JPH0514917A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH0514917A JPH0514917A JP16151691A JP16151691A JPH0514917A JP H0514917 A JPH0514917 A JP H0514917A JP 16151691 A JP16151691 A JP 16151691A JP 16151691 A JP16151691 A JP 16151691A JP H0514917 A JPH0514917 A JP H0514917A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- color
- added
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成により、カラーバースト信号の振
幅と位相を独立して制御し、クロマ信号に付加する事が
できる画像信号処理装置を提供する事を目的とする。 【構成】 夫々に流れる電流の比と該電流値の合計が独
立に制御可能な２つの電流源を有し、該２つの電流源に
流れる電流の各々をバースト期間だけ、互いに抵抗値が
等しくかつ一端が定電圧源に接続されている２本の抵抗
器に流す事により、各々の抵抗器の定電圧源に接続され
ていない一端から各々２種類のバーストフラグパルスを
発生し、発生されたバーストフラグパルスを２種類のベ
ースバンド色差信号に各々加算し、２種類の色副搬送波
に基づき平衡変調した後、両者を加算する事によりカラ
ーバースト信号が付加されたクロマ信号を形成する様に
構成するものである。
幅と位相を独立して制御し、クロマ信号に付加する事が
できる画像信号処理装置を提供する事を目的とする。 【構成】 夫々に流れる電流の比と該電流値の合計が独
立に制御可能な２つの電流源を有し、該２つの電流源に
流れる電流の各々をバースト期間だけ、互いに抵抗値が
等しくかつ一端が定電圧源に接続されている２本の抵抗
器に流す事により、各々の抵抗器の定電圧源に接続され
ていない一端から各々２種類のバーストフラグパルスを
発生し、発生されたバーストフラグパルスを２種類のベ
ースバンド色差信号に各々加算し、２種類の色副搬送波
に基づき平衡変調した後、両者を加算する事によりカラ
ーバースト信号が付加されたクロマ信号を形成する様に
構成するものである。
Description
【０００１】
【産業上の利用分野】本発明は画像信号を処理する画像
信号処理装置に関するものである。
信号処理装置に関するものである。
【０００２】
【従来の技術】従来から、画像信号を処理する画像信号
処理回路として、Ｒ−Ｙ、Ｂ−Ｙ色差信号を色副搬送波
に従って直角二相変調し、クロマ信号を形成すると共
に、該クロマ信号よりＲ−Ｙ、Ｂ−Ｙ色差信号を復調す
る際の基準となるカラーバースト信号をクロマ信号に付
加するカラーエンコーダ回路がある。
処理回路として、Ｒ−Ｙ、Ｂ−Ｙ色差信号を色副搬送波
に従って直角二相変調し、クロマ信号を形成すると共
に、該クロマ信号よりＲ−Ｙ、Ｂ−Ｙ色差信号を復調す
る際の基準となるカラーバースト信号をクロマ信号に付
加するカラーエンコーダ回路がある。
【０００３】図３は従来のカラーエンコーダ回路の概略
構成を示したブロック図であり、図３において１はバー
ストフラグ調整回路、１１、１２は利得調整回路、２、
５、８は加算器、３、６は電圧制御回路、４はＲ−Ｙ信
号を平衡変調する平衡変調回路、７はＢ−Ｙ信号を平衡
変調する平衡変調回路である。
構成を示したブロック図であり、図３において１はバー
ストフラグ調整回路、１１、１２は利得調整回路、２、
５、８は加算器、３、６は電圧制御回路、４はＲ−Ｙ信
号を平衡変調する平衡変調回路、７はＢ−Ｙ信号を平衡
変調する平衡変調回路である。
【０００４】図３において、入力端子より入力されたバ
ーストフラグパルスＢＦＰはバーストフラグ調整回路１
内の利得調整回路５において、入力端子より供給されて
いる振幅制御信号により設定される電位Ｖbgに従って振
幅が調整された後、加算器５及び利得調整回路１２に供
給される。
ーストフラグパルスＢＦＰはバーストフラグ調整回路１
内の利得調整回路５において、入力端子より供給されて
いる振幅制御信号により設定される電位Ｖbgに従って振
幅が調整された後、加算器５及び利得調整回路１２に供
給される。
【０００５】加算器５では入力端子より入力されるＢ−
Ｙ信号と前記利得調整回路１１において振幅が調整され
たＢＦＰとが加算され、電圧制御回路３に供給される。
Ｙ信号と前記利得調整回路１１において振幅が調整され
たＢＦＰとが加算され、電圧制御回路３に供給される。
【０００６】また、利得調整回路１２では加算器２にお
いて入力端子より入力されるＲ−Ｙ信号に加算されるＢ
ＦＰの振幅を、入力端子より入力されるＮＴＳＣ／ＰＡ
Ｌ切り換え信号により設定される電位Ｖbpに基づき設定
される、前記Ｂ−Ｙ信号に加算されるＢＦＰに対する比
率に応じた振幅に調整し、加算器１０においてＲ−Ｙ信
号と加算し、電圧制御回路３に供給される。
いて入力端子より入力されるＲ−Ｙ信号に加算されるＢ
ＦＰの振幅を、入力端子より入力されるＮＴＳＣ／ＰＡ
Ｌ切り換え信号により設定される電位Ｖbpに基づき設定
される、前記Ｂ−Ｙ信号に加算されるＢＦＰに対する比
率に応じた振幅に調整し、加算器１０においてＲ−Ｙ信
号と加算し、電圧制御回路３に供給される。
【０００７】ところで、ＮＴＳＣテレビジョン方式に対
応したクロマ信号を形成する場合に、第１色副搬送波信
号ＳＣ１は第２色副搬送波信号ＳＣ２に対して９０°の
位相差を有しているが、ＰＡＬテレビジョン方式に対応
したクロマ信号を形成する場合に、第１色副搬送波信号
ＳＣ１は１水平走査期間毎に位相が反転し、第２色副搬
送波ＳＣ２に対して±９０°の位相差を有しているの
で、色差信号に加算されるＢＦＰは上述の様に利得調整
回路１１、１２において、後述の様なカラーバースト信
号中における第１色副搬送波信号ＳＣ１と第２色副搬送
波信号ＳＣ２との比率に基づき振幅が調整された後、加
算器２、５にて色差信号Ｒ−Ｙ、Ｂ−Ｙと加算される事
になる。
応したクロマ信号を形成する場合に、第１色副搬送波信
号ＳＣ１は第２色副搬送波信号ＳＣ２に対して９０°の
位相差を有しているが、ＰＡＬテレビジョン方式に対応
したクロマ信号を形成する場合に、第１色副搬送波信号
ＳＣ１は１水平走査期間毎に位相が反転し、第２色副搬
送波ＳＣ２に対して±９０°の位相差を有しているの
で、色差信号に加算されるＢＦＰは上述の様に利得調整
回路１１、１２において、後述の様なカラーバースト信
号中における第１色副搬送波信号ＳＣ１と第２色副搬送
波信号ＳＣ２との比率に基づき振幅が調整された後、加
算器２、５にて色差信号Ｒ−Ｙ、Ｂ−Ｙと加算される事
になる。
【０００８】尚、クロマ信号のカラーバースト信号中に
おける第１色副搬送波信号ＳＣ１と第２色副搬送波信号
ＳＣ２との比率は、ＮＴＳＣテレビジョン方式の場合Ｓ
Ｃ１：ＳＣ２＝０：１、ＰＡＬテレビジョン方式の場合
ＳＣ１：ＳＣ２＝１：１となるため、前記利得調整回路
１２では入力端子より供給されるＮＴＳＣ／ＰＡＬ切り
換え信号に従って、利得を”０”と”１”とで切り換
え、入力されるＢＦＰの振幅を調整している。
おける第１色副搬送波信号ＳＣ１と第２色副搬送波信号
ＳＣ２との比率は、ＮＴＳＣテレビジョン方式の場合Ｓ
Ｃ１：ＳＣ２＝０：１、ＰＡＬテレビジョン方式の場合
ＳＣ１：ＳＣ２＝１：１となるため、前記利得調整回路
１２では入力端子より供給されるＮＴＳＣ／ＰＡＬ切り
換え信号に従って、利得を”０”と”１”とで切り換
え、入力されるＢＦＰの振幅を調整している。
【０００９】そして、上述の様に振幅が調整されたＢＦ
Ｐが加算されたＲ−Ｙ信号、Ｂ−Ｙ信号は夫々電圧制御
回路３、６にてブランキング期間の電位が後段の平衡変
調回路４、７の入力中心電位Ｖref となる様にＤＣレベ
ルが制御された後、夫々平衡変調回路４、７において第
１色副搬送波信号ＳＣ１、第２色副搬送波信号ＳＣ２に
従って夫々平衡変調され、加算器８において加算され、
カラーバースト信号が付加されたクロマ信号として出力
端子を介して出力される。
Ｐが加算されたＲ−Ｙ信号、Ｂ−Ｙ信号は夫々電圧制御
回路３、６にてブランキング期間の電位が後段の平衡変
調回路４、７の入力中心電位Ｖref となる様にＤＣレベ
ルが制御された後、夫々平衡変調回路４、７において第
１色副搬送波信号ＳＣ１、第２色副搬送波信号ＳＣ２に
従って夫々平衡変調され、加算器８において加算され、
カラーバースト信号が付加されたクロマ信号として出力
端子を介して出力される。
【００１０】以上の様に、図３に示したカラーエンコー
ダ回路においては色差信号にバーストフラグパルスを加
算した後、色副搬送波信号に従って平衡変調しているた
め、クロマ信号とカラーバースト信号との位相関係が変
動する事はなく、複雑な調整等が不要で、カラーバース
ト信号が付加されたクロマ信号を安定的に得る事ができ
るものである。
ダ回路においては色差信号にバーストフラグパルスを加
算した後、色副搬送波信号に従って平衡変調しているた
め、クロマ信号とカラーバースト信号との位相関係が変
動する事はなく、複雑な調整等が不要で、カラーバース
ト信号が付加されたクロマ信号を安定的に得る事ができ
るものである。
【００１１】図４は図３に示したカラーエンコーダ回路
における利得調整回路１１の具体的な回路構成を示した
図である。
における利得調整回路１１の具体的な回路構成を示した
図である。
【００１２】図４において、Ｑ１〜Ｑ８はトランジス
タ、Ｒ６〜Ｒ９は抵抗器、Ｉｓ５〜Ｉｓ１０は定電流
源、Ａ１は差動アンプ、Ｖref は定電圧源、Ｖccは電源
である。
タ、Ｒ６〜Ｒ９は抵抗器、Ｉｓ５〜Ｉｓ１０は定電流
源、Ａ１は差動アンプ、Ｖref は定電圧源、Ｖccは電源
である。
【００１３】図４において、入力端子より入力される電
位Ｖbfを示す振幅制御信号はトランジスタＱ７のベース
に供給されており、トランジスタＱ７、Ｑ８により構成
される差動増幅器において、定電圧源により設定されて
いる基準電位Ｖref との差分が取り出され、その差動出
力は各々トランジスタＱ１、Ｑ４のベース、トランジス
タＱ２、Ｑ３のベースに供給される。
位Ｖbfを示す振幅制御信号はトランジスタＱ７のベース
に供給されており、トランジスタＱ７、Ｑ８により構成
される差動増幅器において、定電圧源により設定されて
いる基準電位Ｖref との差分が取り出され、その差動出
力は各々トランジスタＱ１、Ｑ４のベース、トランジス
タＱ２、Ｑ３のベースに供給される。
【００１４】一方、バーストフラグパルスＢＦＰはトラ
ンジスタＱ５のベースに供給されており、また、該トラ
ンジスタＱ５と対をなすトランジスタＱ６のベースには
前記基準電位Ｖref が供給されており、その結果、入力
されたＢＦＰとＶref との差分が、前記ＶbgとＶref と
の差分に応じて利得制御され、トランジスタＱ１、Ｑ４
のコレクタから差動形式で出力され、更に差動アンプＡ
１を経てバーストフラグパルスＢ−Ｙ・ＢＦＰとして出
力している。
ンジスタＱ５のベースに供給されており、また、該トラ
ンジスタＱ５と対をなすトランジスタＱ６のベースには
前記基準電位Ｖref が供給されており、その結果、入力
されたＢＦＰとＶref との差分が、前記ＶbgとＶref と
の差分に応じて利得制御され、トランジスタＱ１、Ｑ４
のコレクタから差動形式で出力され、更に差動アンプＡ
１を経てバーストフラグパルスＢ−Ｙ・ＢＦＰとして出
力している。
【００１５】尚、図３の利得調整回路１２も上記利得調
整回路１１と同様の回路にて構成されており、ＮＴＳＣ
／ＰＡＬ切り換え制御信号により設定される電位Ｖbpに
応じてバーストフラグパルスＲ−Ｙ・ＢＦＰの振幅を制
御し、出力している。
整回路１１と同様の回路にて構成されており、ＮＴＳＣ
／ＰＡＬ切り換え制御信号により設定される電位Ｖbpに
応じてバーストフラグパルスＲ−Ｙ・ＢＦＰの振幅を制
御し、出力している。
【００１６】
【発明が解決しようとする課題】しかしながら、上述の
様な図３に示した従来のカラーエンコーダ回路において
は、図４に示した様なバーストフラグ調整回路によっ
て、バーストフラグパルスの振幅を変化させるとクロマ
信号に付加されるカラーバースト信号の位相も変化して
しまうため、カラーバースト信号の調整が困難であり、
また、該バーストフラグ調整回路を構成するには利得調
整回路が２つ必要となるため、回路構成が複雑になって
しまうという欠点を有していた。
様な図３に示した従来のカラーエンコーダ回路において
は、図４に示した様なバーストフラグ調整回路によっ
て、バーストフラグパルスの振幅を変化させるとクロマ
信号に付加されるカラーバースト信号の位相も変化して
しまうため、カラーバースト信号の調整が困難であり、
また、該バーストフラグ調整回路を構成するには利得調
整回路が２つ必要となるため、回路構成が複雑になって
しまうという欠点を有していた。
【００１７】また、図３において、利得調整回路１１か
ら出力されるバーストフラグパルスＢ−Ｙ・ＢＦＰのＤ
Ｃ電位は必ずしも加算器５及び利得調整回路１２の入力
として適した電位となり、また、利得調整回路１２から
出力されるバーストフラグパルスＲ−Ｙ・ＢＦＰのＤＣ
電位も加算器２の入力として適した電位となるとは限ら
ないため、電圧制御回路３、６を設けなければならず、
回路構成が複雑となり、また、回路のバイアス条件等が
最適化されていないと、振幅制御信号により設定される
電位Ｖbf及びＮＴＳＣ／ＰＡＬ切り換え信号により設定
される電位Ｖbpの変化によって、バーストフラグパルス
のＤＣ電位が変化してしまうという不都合があった。
ら出力されるバーストフラグパルスＢ−Ｙ・ＢＦＰのＤ
Ｃ電位は必ずしも加算器５及び利得調整回路１２の入力
として適した電位となり、また、利得調整回路１２から
出力されるバーストフラグパルスＲ−Ｙ・ＢＦＰのＤＣ
電位も加算器２の入力として適した電位となるとは限ら
ないため、電圧制御回路３、６を設けなければならず、
回路構成が複雑となり、また、回路のバイアス条件等が
最適化されていないと、振幅制御信号により設定される
電位Ｖbf及びＮＴＳＣ／ＰＡＬ切り換え信号により設定
される電位Ｖbpの変化によって、バーストフラグパルス
のＤＣ電位が変化してしまうという不都合があった。
【００１８】本発明は簡単な構成により、カラーバース
ト信号の振幅と位相を独立して制御し、クロマ信号に付
加する事ができる画像信号処理装置を提供する事を目的
とする。
ト信号の振幅と位相を独立して制御し、クロマ信号に付
加する事ができる画像信号処理装置を提供する事を目的
とする。
【００１９】
【課題を解決するための手段】本発明の画像信号処理装
置は、画像信号を処理する装置であって、夫々に流れる
電流の比と該電流値の合計が独立に制御可能な２つの電
流源を有し、該２つの電流源に流れる電流の各々をバー
スト期間だけ、互いに抵抗値が等しくかつ一端が定電圧
源に接続されている２本の抵抗器に流す事により、各々
の抵抗器の定電圧源に接続されていない一端から各々２
種類のバーストフラグパルスを発生するバーストフラグ
パルス発生手段と、前記バーストフラグパルス発生手段
より発生されたバーストフラグパルスを２種類のベース
バンド色差信号に各々加算し、２種類の色副搬送波に基
づき平衡変調した後、両者を加算する事によりカラーバ
ースト信号が付加されたクロマ信号を形成するクロマ信
号形成手段とを有するものである。
置は、画像信号を処理する装置であって、夫々に流れる
電流の比と該電流値の合計が独立に制御可能な２つの電
流源を有し、該２つの電流源に流れる電流の各々をバー
スト期間だけ、互いに抵抗値が等しくかつ一端が定電圧
源に接続されている２本の抵抗器に流す事により、各々
の抵抗器の定電圧源に接続されていない一端から各々２
種類のバーストフラグパルスを発生するバーストフラグ
パルス発生手段と、前記バーストフラグパルス発生手段
より発生されたバーストフラグパルスを２種類のベース
バンド色差信号に各々加算し、２種類の色副搬送波に基
づき平衡変調した後、両者を加算する事によりカラーバ
ースト信号が付加されたクロマ信号を形成するクロマ信
号形成手段とを有するものである。
【００２０】
【作用】上述の様な構成によれば、簡単な構成により、
カラーバースト信号の振幅と位相を独立して制御し、ク
ロマ信号に付加する事ができる様になる。
カラーバースト信号の振幅と位相を独立して制御し、ク
ロマ信号に付加する事ができる様になる。
【００２１】
【実施例】以下、本発明を本発明の実施例を用いて詳細
に説明する。
に説明する。
【００２２】図１は本発明の一実施例として、本発明を
適用したバーストフラグ調整回路の具体的な回路構成例
を示した図である。
適用したバーストフラグ調整回路の具体的な回路構成例
を示した図である。
【００２３】図１において、Ｑ９〜Ｑ２０はトランジス
タ、Ｒ１〜Ｒ５は抵抗器、Ｉｓ１〜Ｉｓ４は定電流源、
Ｓ１、Ｓ２はスイッチ、Ｖref は定電圧源、Ｖccは電源
である。
タ、Ｒ１〜Ｒ５は抵抗器、Ｉｓ１〜Ｉｓ４は定電流源、
Ｓ１、Ｓ２はスイッチ、Ｖref は定電圧源、Ｖccは電源
である。
【００２４】図１において、入力端子より入力されるＮ
ＴＳＣ／ＰＡＬ切り換え信号により設定される電位Ｖbp
が基準電位Ｖref と等しい場合には、トランジスタＱ１
１、Ｑ１２のコレクタから出力される電位は等しく、ト
ランジスタＱ１７とＱ１８のベース電位が等しいため、
トランジスタＱ１７とＱ１８のコレクタ電流は等しくな
る。
ＴＳＣ／ＰＡＬ切り換え信号により設定される電位Ｖbp
が基準電位Ｖref と等しい場合には、トランジスタＱ１
１、Ｑ１２のコレクタから出力される電位は等しく、ト
ランジスタＱ１７とＱ１８のベース電位が等しいため、
トランジスタＱ１７とＱ１８のコレクタ電流は等しくな
る。
【００２５】このため、トランジスタＱ１４とＱ１５の
コレクタ電流も等しくなり、トランジスタＱ１４及びＱ
１５とカレントミラー構成となるトランジスタＱ１３及
びＱ１６のコレクタ電流も等しくなる。
コレクタ電流も等しくなり、トランジスタＱ１４及びＱ
１５とカレントミラー構成となるトランジスタＱ１３及
びＱ１６のコレクタ電流も等しくなる。
【００２６】そして、トランジスタＱ１３から出力され
る電流Ｉ１はスイッチＳ１に供給されており、該スイッ
チＳ１は入力端子より入力されるバーストフラグパルス
ＢＦＰによって切り換え動作が制御されており、バース
ト期間中は図中のｂ端子側に接続されるため、該電流Ｉ
１は抵抗器Ｒ１に流れる。
る電流Ｉ１はスイッチＳ１に供給されており、該スイッ
チＳ１は入力端子より入力されるバーストフラグパルス
ＢＦＰによって切り換え動作が制御されており、バース
ト期間中は図中のｂ端子側に接続されるため、該電流Ｉ
１は抵抗器Ｒ１に流れる。
【００２７】尚、抵抗器Ｒ１はスイッチＳ１と基準電位
Ｖref を発生する定電圧源との間に接続されており、ま
た、前記スイッチＳ１はバースト期間以外は図中のａ端
子側に接続され、開放状態となるため、抵抗器Ｒ１とス
イッチＳ１との間から取り出されるバーストフラグパル
スＲ−Ｙ・ＢＦＰの電位は基準電位Ｖref と等しくな
り、また、バースト期間中は、前記抵抗器Ｒ１における
Ｉ１による電圧降下によって、バーストフラグパルスＲ
−Ｙ・ＢＦＰの電位は Ｖref ＋（Ｒ１×Ｉ１） となる。
Ｖref を発生する定電圧源との間に接続されており、ま
た、前記スイッチＳ１はバースト期間以外は図中のａ端
子側に接続され、開放状態となるため、抵抗器Ｒ１とス
イッチＳ１との間から取り出されるバーストフラグパル
スＲ−Ｙ・ＢＦＰの電位は基準電位Ｖref と等しくな
り、また、バースト期間中は、前記抵抗器Ｒ１における
Ｉ１による電圧降下によって、バーストフラグパルスＲ
−Ｙ・ＢＦＰの電位は Ｖref ＋（Ｒ１×Ｉ１） となる。
【００２８】一方、トランジスタＱ１６から出力される
電流Ｉ２はスイッチＳ２に供給されており、該スイッチ
Ｓ２も入力端子より入力されるバーストフラグパルスＢ
ＦＰによって切り換え動作が制御されており、バースト
期間中は図中のｂ端子側に接続されるため、該電流Ｉ２
は抵抗器Ｒ２に流れる。
電流Ｉ２はスイッチＳ２に供給されており、該スイッチ
Ｓ２も入力端子より入力されるバーストフラグパルスＢ
ＦＰによって切り換え動作が制御されており、バースト
期間中は図中のｂ端子側に接続されるため、該電流Ｉ２
は抵抗器Ｒ２に流れる。
【００２９】尚、抵抗器Ｒ２もスイッチＳ２と基準電位
Ｖref を発生する定電圧源との間に接続されており、ま
た、前記スイッチＳ２はバースト期間以外は図中のａ端
子側に接続され、開放状態となるため、抵抗器Ｒ２とス
イッチＳ２との間から取り出されるバーストフラグパル
スＢ−Ｙ・ＢＦＰの電位は基準電位Ｖref と等しくな
り、また、バースト期間中は、前記抵抗器Ｒ２における
Ｉ２による電圧降下によって、バーストフラグパルスＢ
−Ｙ・ＢＦＰの電位は Ｖref ＋（Ｒ２×Ｉ２） となる。
Ｖref を発生する定電圧源との間に接続されており、ま
た、前記スイッチＳ２はバースト期間以外は図中のａ端
子側に接続され、開放状態となるため、抵抗器Ｒ２とス
イッチＳ２との間から取り出されるバーストフラグパル
スＢ−Ｙ・ＢＦＰの電位は基準電位Ｖref と等しくな
り、また、バースト期間中は、前記抵抗器Ｒ２における
Ｉ２による電圧降下によって、バーストフラグパルスＢ
−Ｙ・ＢＦＰの電位は Ｖref ＋（Ｒ２×Ｉ２） となる。
【００３０】そして、抵抗器Ｒ１とＲ２の値が等しく、
かつＮＴＳＣ／ＰＡＬ切り換え信号により設定される電
位Ｖbpと基準電位Ｖref とが等しい場合には、電流Ｉ１
とＩ２が等しいため、バーストフラグパルスＲ−Ｙ・Ｂ
ＦＰとＢ−Ｙ・ＢＦＰは等しくなる。
かつＮＴＳＣ／ＰＡＬ切り換え信号により設定される電
位Ｖbpと基準電位Ｖref とが等しい場合には、電流Ｉ１
とＩ２が等しいため、バーストフラグパルスＲ−Ｙ・Ｂ
ＦＰとＢ−Ｙ・ＢＦＰは等しくなる。
【００３１】そして、ＮＴＳＣ／ＰＡＬ切り換え信号に
より設定される電位Ｖbpを変化させると、トランジスタ
Ｑ２０のコレクタ電位が変化し、その結果、電流Ｉ１と
Ｉ２が同時に変化するため、バーストフラグパルスＲ−
Ｙ・ＢＦＰ、Ｂ−Ｙ・ＢＦＰの振幅を制御する事ができ
る。
より設定される電位Ｖbpを変化させると、トランジスタ
Ｑ２０のコレクタ電位が変化し、その結果、電流Ｉ１と
Ｉ２が同時に変化するため、バーストフラグパルスＲ−
Ｙ・ＢＦＰ、Ｂ−Ｙ・ＢＦＰの振幅を制御する事ができ
る。
【００３２】次に、入力端子より入力される振幅制御信
号により設定される電位Ｖbgを変化させると、トランジ
スタＱ１７とＱ１８のベース電位に差が生じ、その結
果、電流Ｉ１とＩ２の比率は変化するが、トランジスタ
Ｑ２０のコレクタ電流は変化しないため、結果として、
電流Ｉ１とＩ２の合計の電流値は一定となり、バースト
フラグパルスＲ−Ｙ・ＢＦＰ、Ｂ−Ｙ・ＢＦＰの振幅の
和は一定となる。
号により設定される電位Ｖbgを変化させると、トランジ
スタＱ１７とＱ１８のベース電位に差が生じ、その結
果、電流Ｉ１とＩ２の比率は変化するが、トランジスタ
Ｑ２０のコレクタ電流は変化しないため、結果として、
電流Ｉ１とＩ２の合計の電流値は一定となり、バースト
フラグパルスＲ−Ｙ・ＢＦＰ、Ｂ−Ｙ・ＢＦＰの振幅の
和は一定となる。
【００３３】以上の様なバーストフラグ調整回路によ
り、振幅が調整されたバーストフラグパルスＲ−Ｙ・Ｂ
ＦＰ、Ｂ−Ｙ・ＢＦＰをベースバンドの色差信号Ｒ−
Ｙ、Ｂ−Ｙに加算し、平衡変調回路にて互いに位相が９
０°異なる２つの色副搬送波信号に従って平衡変調した
後、加算する事により、クロマ信号におけるカラーバー
スト信号の振幅及び位相を制御する事ができる。
り、振幅が調整されたバーストフラグパルスＲ−Ｙ・Ｂ
ＦＰ、Ｂ−Ｙ・ＢＦＰをベースバンドの色差信号Ｒ−
Ｙ、Ｂ−Ｙに加算し、平衡変調回路にて互いに位相が９
０°異なる２つの色副搬送波信号に従って平衡変調した
後、加算する事により、クロマ信号におけるカラーバー
スト信号の振幅及び位相を制御する事ができる。
【００３４】図２は図１に示したバーストフラグ調整回
路を用いたカラーエンコーダ回路の概略構成を示したブ
ロック図である。
路を用いたカラーエンコーダ回路の概略構成を示したブ
ロック図である。
【００３５】尚、図２において、９は前記図１に示した
回路構成のバーストフラグ調整回路で、また、前記図３
に示したカラーエンコーダ回路と同様の構成には同一の
符番を付し詳細な説明は省略する。
回路構成のバーストフラグ調整回路で、また、前記図３
に示したカラーエンコーダ回路と同様の構成には同一の
符番を付し詳細な説明は省略する。
【００３６】図２において、バーストフラグ調整回路９
より出力されるバーストフラグパルスＲ−Ｙ・ＢＦＰ、
Ｂ−Ｙ・ＢＦＰは夫々加算器２、５において入力端子よ
り入力されるベースバンド色差信号Ｒ−Ｙ、Ｂ−Ｙに加
算された後、平衡変調回路４、５において、入力端子よ
り入力される第１色副搬送波信号ＳＣ１、第２色副搬送
波信号ＳＣ２に従って平衡変調され、加算器８において
加算され、カラーバースト信号が付加されたクロマ信号
として、出力端子より出力される。
より出力されるバーストフラグパルスＲ−Ｙ・ＢＦＰ、
Ｂ−Ｙ・ＢＦＰは夫々加算器２、５において入力端子よ
り入力されるベースバンド色差信号Ｒ−Ｙ、Ｂ−Ｙに加
算された後、平衡変調回路４、５において、入力端子よ
り入力される第１色副搬送波信号ＳＣ１、第２色副搬送
波信号ＳＣ２に従って平衡変調され、加算器８において
加算され、カラーバースト信号が付加されたクロマ信号
として、出力端子より出力される。
【００３７】以上説明した様に、本実施例に示したカラ
ーエンコード回路においては、バーストフラグ調整回路
により、色差信号に加算するバーストフラグパルスのＤ
Ｃ電位を任意に設定する事ができるので、加算器２、５
において色差信号を加算する事によって、色差信号のＤ
Ｃ電位を任意に変化させる事ができる様になり、従来必
要であった電圧制御回路を省略する事ができると共に、
カラーバースト信号の振幅と位相を独立して制御し、ク
ロマ信号に付加する事ができる様になる。
ーエンコード回路においては、バーストフラグ調整回路
により、色差信号に加算するバーストフラグパルスのＤ
Ｃ電位を任意に設定する事ができるので、加算器２、５
において色差信号を加算する事によって、色差信号のＤ
Ｃ電位を任意に変化させる事ができる様になり、従来必
要であった電圧制御回路を省略する事ができると共に、
カラーバースト信号の振幅と位相を独立して制御し、ク
ロマ信号に付加する事ができる様になる。
【００３８】
【発明の効果】以上説明した様に、本発明によれば、簡
単な構成により、カラーバースト信号の振幅と位相を独
立して制御し、クロマ信号に付加する事ができる画像信
号処理装置を提供する事ができる様になる。
単な構成により、カラーバースト信号の振幅と位相を独
立して制御し、クロマ信号に付加する事ができる画像信
号処理装置を提供する事ができる様になる。
【図１】本発明の一実施例として、本発明を適用したバ
ーストフラグ調整回路の具体的な回路構成を示した図で
ある。
ーストフラグ調整回路の具体的な回路構成を示した図で
ある。
【図２】図１に示したバーストフラグ調整回路を用いた
カラーエンコーダ回路の概略構成を示したブロック図で
ある。
カラーエンコーダ回路の概略構成を示したブロック図で
ある。
【図３】従来のカラーエンコーダ回路の概略構成を示し
たブロック図である。
たブロック図である。
【図４】図３に示したカラーエンコーダ回路における利
得調整回路１１の具体的な回路構成を示した図である。
得調整回路１１の具体的な回路構成を示した図である。
Ｑ９ トランジスタ Ｑ１０ トランジスタ Ｑ１１ トランジスタ Ｑ１２ トランジスタ Ｑ１３ トランジスタ Ｑ１４ トランジスタ Ｑ１５ トランジスタ Ｑ１６ トランジスタ Ｑ１７ トランジスタ Ｑ１８ トランジスタ Ｑ１９ トランジスタ Ｑ２０ トランジスタ Ｒ１ 抵抗器 Ｒ２ 抵抗器 Ｒ３ 抵抗器 Ｒ４ 抵抗器 Ｒ５ 抵抗器 Ｉｓ１ 定電流源 Ｉｓ２ 定電流源 Ｉｓ３ 定電流源 Ｉｓ４ 定電流源 Ｖcc 電源 Ｖref 定電圧源 ２ 加算器 ４ 平衡変調回路 ５ 加算器 ７ 平衡変調回路 ８ 加算器 ９ バーストフラグ調整回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 画像信号を処理する装置であって、 夫々に流れる電流の比と該電流値の合計が独立に制御可
能な２つの電流源を有し、該２つの電流源に流れる電流
の各々をバースト期間だけ、互いに抵抗値が等しくかつ
一端が定電圧源に接続されている２本の抵抗器に流す事
により、各々の抵抗器の定電圧源に接続されていない一
端から各々２種類のバーストフラグパルスを発生するバ
ーストフラグパルス発生手段と、 前記バーストフラグパルス発生手段より発生されたバー
ストフラグパルスを２種類のベースバンド色差信号に各
々加算し、２種類の色副搬送波に基づき平衡変調した
後、両者を加算する事によりカラーバースト信号が付加
されたクロマ信号を形成するクロマ信号形成手段とを有
する事を特徴とする画像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16151691A JPH0514917A (ja) | 1991-07-02 | 1991-07-02 | 画像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16151691A JPH0514917A (ja) | 1991-07-02 | 1991-07-02 | 画像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514917A true JPH0514917A (ja) | 1993-01-22 |
Family
ID=15736560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16151691A Pending JPH0514917A (ja) | 1991-07-02 | 1991-07-02 | 画像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514917A (ja) |
-
1991
- 1991-07-02 JP JP16151691A patent/JPH0514917A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4183050A (en) | Clamping circuit for color television signals | |
| US4051519A (en) | Phase control circuit suitable for use in a tint control stage of a color television system | |
| JPS62295591A (ja) | 色同期回路 | |
| US4343018A (en) | Chrominance signal processing circuit | |
| JPH0514917A (ja) | 画像信号処理装置 | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| KR950008131B1 (ko) | 화상신호처리장치 | |
| JPH01296889A (ja) | 色相歪み補正装置及び方法 | |
| JPH0369237B2 (ja) | ||
| US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
| US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
| JPH0514916A (ja) | 画像信号処理装置 | |
| JP2519118B2 (ja) | カラ―ディスプレイ装置 | |
| JPS6246393Y2 (ja) | ||
| EP0040273A1 (en) | Phase detector for television tuning systems and the like | |
| US3679981A (en) | Synchronous demodulator employing common base transistor amplifier input and base-emitter clamping action | |
| US4408222A (en) | Phase detector for television tuning systems and the like | |
| KR840002012B1 (ko) | 색 신호 처리 회로 | |
| JPS5939952B2 (ja) | ハンソウイロシンゴウシヨリカイロ | |
| KR800001025B1 (ko) | 위상 제어회로 | |
| Harwood et al. | Integrated NTSC Chrominance/Luminance Processor | |
| JPS622791A (ja) | クロミナンス成分復調装置 | |
| JPH03135292A (ja) | カラーディスプレイ装置 | |
| JPH0227664Y2 (ja) | ||
| JPH0513091Y2 (ja) |