JPH0514591Y2 - - Google Patents

Info

Publication number
JPH0514591Y2
JPH0514591Y2 JP1986171127U JP17112786U JPH0514591Y2 JP H0514591 Y2 JPH0514591 Y2 JP H0514591Y2 JP 1986171127 U JP1986171127 U JP 1986171127U JP 17112786 U JP17112786 U JP 17112786U JP H0514591 Y2 JPH0514591 Y2 JP H0514591Y2
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
tuner
tuner section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986171127U
Other languages
English (en)
Other versions
JPS6378443U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986171127U priority Critical patent/JPH0514591Y2/ja
Publication of JPS6378443U publication Critical patent/JPS6378443U/ja
Application granted granted Critical
Publication of JPH0514591Y2 publication Critical patent/JPH0514591Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【考案の詳細な説明】 技術分野 本考案は、受信機の電源回路に関し、特に少な
くともTVチユーナ部及びAMチユーナ部を備え
た受信機において直流電源を電力源とした電源回
路に関するものである。
背景技術 受信機には、例えば、TV,FM,AMの各々
チユーナ部を一体に備えたものがある。これら各
チユーナ部の基本的な構成は同じであり、例え
ば、PLLシンセサイザチユーナの構成について
第3図を参照しつつ説明する。
第3図において、アンテナ1に到来した電波は
RF(高周波)同調回路2に供給される。RF同調
回路2は可変容量ダイオード(バリキヤツプ)を
含むLC同調回路によつて構成され、当該可変容
量ダイオードがPLL(フエイズ・ロツクド・ルー
プ)回路3から供給される同調制御電圧に応じた
容量値をとることにより、受信せんとするRF信
号に同調をとる。RF同調回路2の出力信号はRF
増幅回路4を経て混合回路5に供給される。混合
回路5はRF増幅回路4の出力信号とVCO(電圧
制御発振器)6から供給される局発信号とを混合
してそれらのビート周波数成分からなるIF(中間
周波)信号を得て、IF増幅段(図示せず)に供
給する。以上によつてフロントエンド9が構成さ
れる。
一方、キーボード7からはコントローラ8に対
して受信チヤンネル選択指令信号が出力され、コ
ントローラ8は当該受信チヤンネル選択指令信号
に対応してPLL回路3及びVCO6によつて構成
される周波数シンセサイザの分周比を指定する。
PLL回路3は、第4図に示すように、基準発振
器30、プログラマブル分周器31、位相比較器
32及びループフイルタ33から構成されてお
り、ループフイルタ33の出力電圧がRF同調回
路2及びVCO6の各制御電圧として供給される。
ところで、TV,FM,AMの各チユーナ部を
一体に備えた受信機を例えば車両に搭載して用い
る場合、FMやAMの各チユーナ部における同調
電圧は10[V]程度であれば良いが、TVチユー
ナ部における同調電圧は30[V]程度まで必要と
する。このため、車載用受信器においては、第5
図に示すように、FM及びAMの各フロントエン
ド9FM,9AMに対して共用されたループフイルタ
33aに、直流電源であるバツテリ10の電源電
圧を抵抗R0、コンデンサC0からなる積分回路を
介して直接供給するのに対し、TVフロントエン
ド9TVに対するループフイルタ33bにはバツテ
リ10の電源電圧をDC−DCコンバータ11で35
〜40[V]程度まで昇圧して供給している。なお、
ループフイルタ33a,33bは第4図のPLL
回路におけるループフイルタ33に相当するもの
である。
このように構成された、従来の受信機では、
TVチユーナ用として設けられたDC−DCコンバ
ータ11がTV受信時以外にも動作するようにな
つていたので、AM受信時にDC−DCコンバータ
11のスイツチングノイズがRF信号に混入して、
AMを弱電界で受信する場合に妨害を与えるとい
う欠点があつた。
考案の概要 本考案は、上記のような従来のものの欠点を除
去すべくなされたもので、AM受信に対するDC
−DCコンバータによる妨害を排除し、良好な
AM受信を可能にした受信機の電源回路を提供す
ることを目的とする。
本考案による受信機の電源回路は、少なくとも
TVチユーナ部及びAMチユーナ部を備えた受信
機の電源回路であつて、前記AMチユーナ部の駆
動が可能な電源電圧を有する直流電源と、前記直
流電源の電源電圧を交流電圧に変換するチヨツパ
ドライブ部及び前記交流電圧を直流電圧に変換し
て出力する整流回路からなるチヨツパ型DC−DC
コンバータと、前記整流回路から出力される力流
電圧を前記TVチユーナ部及びAMチユーナ部の
双方に供給する中継手段とからなり、前記チヨツ
パドライブ部は、前記電源電圧を中継するインダ
クタンスと、前記直流電源及び前記インダクタン
スからなる直列回路を短絡し得るスイツチ手段
と、前記TVチユーナ部による受信部は前記スイ
ツチ手段をして断続的に短絡動作せしめ前記AM
チユーナ部による受信時は前記スイツチ手段の短
絡動作を停止せしめるべく制御する制御手段とか
らなる構成となつている。
実施例 以下、本考案の実施例を図に基づいて詳細に説
明する。
第1図は、本考案の一実施例を示すブロツク図
であり、図中第5図と同等部分は同一符号により
示されている。図において、操作部12のモード
選択スイツチ(図示せず)によつてAMモードが
選択され、操作部12からAMチユーナ選択指令
信号が出力されると、制御回路13はこのAMチ
ユーナ選択指令信号に応答してDC−DCコンバー
タ11Aの動作を停止せしめるべく制御する。制
御回路13としては、例えば、フリツプフロツプ
等のように2安定状態をとり得、AM受信時に一
方の安定状態となる構成のものを用い得る。
なお、操作部12は第3図におけるキーボード
機能をも含むものであり、当該操作部12からは
各選択モード毎に受信チヤンネル選択指令信号が
出力される。そして、第3図及び第4図の回路動
作により、この受信チヤンネル選択指令信号に対
応した電圧E0がループフイルタ33a又は33
bに供給され、ループフイルタ33a又は33b
からは受信チヤンネル選択指令信号に対応した同
調電圧VTが各フロントエンド9TV,9FM,9AM
供給されるのである。
また、第3図及び第4図におけるコントローラ
8、基準発振器30、プログラマブル分周器31
及び位相比較器32をマイクロコンピユータによ
つて構成することにより、1つのマイクロコンピ
ユータで各選択モードにおける選局制御を行なう
ことができる。このとき、制御回路13の制御動
作をもマイクロコンピユータによつて実行するこ
とができる。
本考案においては、DC−DCコンバータ11A
がチヨツパ型コンバータであつてループフイルタ
33bのみならずループフイルタ33aにも昇圧
した電圧を供給する構成となつている。DC−DC
コンバータ11Aは、コンデンサC、ダイオード
Dからなる整流回路と、コイルL、スイツチング
手段SW及びドライブ回路14からなるチヨツパ
ドライブ部とから構成されており、AM受信時に
は制御回路13によつてドライブ回路14の動作
が停止せしめられる。
このように、チヨツパ型のDC−DCコンバータ
11Aを用いてループフイルタ33a,33bの
双方に昇圧した電圧を供給する構成のものにおい
て、ドライブ回路14の動作を選択的に停止せし
めることにより、AM受信時のスイツチング動作
に起因する妨害を除去できると共に、AM/FM
受信時にはDC−DCコンバータ11AがLCのリ
ツプルフイルタとして動作するので、第5図にお
ける抵抗R0、コンデンサC0からなる積分回路を
省略できるという効果も得ることができる。
第2図は、本考案の更に他の実施例を示すブロ
ツク図である。本実施例においては、各フロント
エンド9TV,9FM,9AMに対して単一のループフ
イルタ33cを共用する。
なお、上記各実施例においては、車載用受信機
に適用した場合について説明したが、これに限定
されるものではなく、例えば乾電池を電力源とす
る携帯用受信機等にも適用し得るものである。
また、上記各実施例では、受信機がTVチユー
ナ部、FMチユーナ部及びAMチユーナ部を備え
た場合について説明したが、少なくともTVチユ
ーナ部及びAMチユーナ部を備えた受信機であれ
ば良い。
考案の効果 以上説明したように、本考案による受信機の電
源回路は、AMチユーナによるAM受信時はチヨ
ツパドライブ型DC−DCコンバータのチヨツパド
ライブ部を停止することにより、このDC−DCコ
ンバータの1出力端から、電源電圧の異なるAM
チユーナ及びTVチユーナ双方に電源の供給を行
なえる構成としている。上述の構成によると、
AMチユーナによるAM受信時はチヨツパドライ
ブ部の動作が停止するので、DC−DCコンバータ
のスイツチングによる妨害を排除でき、常に良好
なAM受信が可能となる。さらにこの際、DC−
DCコンバータ自体はリツプルフイルタとして動
作するので、従来電源供給ラインに設けられてい
たコンデンサ及び抵抗からなる積分回路が不要と
なる。
【図面の簡単な説明】
第1図は本考案の一実施例を示すブロツク図、
第2図は本考案の他の実施例を示すブロツク図、
第3図はPLLシンセサイザチユーナの基本的な
構成を示すブロツク図、第4図は第3図における
PLL回路の構成を示すブロツク図、第5図は従
来例を示すブロツク図である。 主要部分の符号の説明、3……PLL回路、6
……電圧制御発振器、9,9TV,9FM,9AM……
フロントエンド、10……バツテリ、11,11
A……DC−DCコンバータ、13……制御回路、
33,33a〜33c……ループフイルタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 少なくともTVチユーナ部及びAMチユーナ部
    を備えた受信機の電源回路であつて、 前記AMチユーナ部の駆動が可能な電源電圧を
    有する直流電源と、前記直流電源の電源電圧を交
    流電圧に変換するチヨツパドライブ部及び前記交
    流電圧を直流電圧に変換して出力する整流回路か
    らなるチヨツパ型DC−DCコンバータと、前記整
    流回路から出力される直流電圧を前記TVチユー
    ナ部及びAMチユーナ部の双方に供給する中継手
    段とからなり、 前記チヨツパドライブ部は、前記電源電圧を中
    継するインダクタンスと、前記直流電源及び前記
    インダクタンスからなる直列回路を短絡し得るス
    イツチ手段と、前記TVチユーナ部による受信時
    は前記スイツチ手段をして断続的に短絡動作せし
    め前記AMチユーナ部による受信時は前記スイツ
    チ手段の短絡動作を停止せしめるべく制御する制
    御手段とからなることを特徴とする受信機の電源
    回路。
JP1986171127U 1986-11-07 1986-11-07 Expired - Lifetime JPH0514591Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986171127U JPH0514591Y2 (ja) 1986-11-07 1986-11-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986171127U JPH0514591Y2 (ja) 1986-11-07 1986-11-07

Publications (2)

Publication Number Publication Date
JPS6378443U JPS6378443U (ja) 1988-05-24
JPH0514591Y2 true JPH0514591Y2 (ja) 1993-04-19

Family

ID=31106473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986171127U Expired - Lifetime JPH0514591Y2 (ja) 1986-11-07 1986-11-07

Country Status (1)

Country Link
JP (1) JPH0514591Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829392A (ja) * 1981-08-14 1983-02-21 Nippon Radiator Co Ltd チヨツパ電力制御回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582861U (ja) * 1978-12-01 1980-06-07
JPS5888467U (ja) * 1981-12-11 1983-06-15 株式会社日立製作所 音声合成ラジオ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829392A (ja) * 1981-08-14 1983-02-21 Nippon Radiator Co Ltd チヨツパ電力制御回路

Also Published As

Publication number Publication date
JPS6378443U (ja) 1988-05-24

Similar Documents

Publication Publication Date Title
JPS63242030A (ja) 広帯域周波数シンセサイザ受信機
JP4208864B2 (ja) チューナー用半導体装置及びダイバーシティ受信機
JPH0514591Y2 (ja)
JP3591704B2 (ja) Dab受信機
KR100551235B1 (ko) 라디오수신기용아이씨
JP3495660B2 (ja) Dc−dcコンバータ回路
JPS6123884Y2 (ja)
JP2001103738A (ja) Dc−dcコンバータ
JPH048675Y2 (ja)
JPS624012B2 (ja)
JP4277154B2 (ja) 電圧制御発振器およびシンセサイザ受信機
JPS5936026Y2 (ja) 電子同調チュ_ナのバイアス回路
JPS6342601Y2 (ja)
JPS5850654Y2 (ja) Am・fmステレオラジオ受信機
JPH09261087A (ja) 受信機
JPS60223335A (ja) Am/fm受信機のチユ−ナ
JPS6133720Y2 (ja)
JPS6143319Y2 (ja)
KR910007020B1 (ko) 저전류 소모형 주파수 합성기
JP2005039373A (ja) 地上波デジタル放送受信チューナ
JPH0113466Y2 (ja)
JPH0514569Y2 (ja)
JPH036150Y2 (ja)
JPH0540590Y2 (ja)
JPS63140724U (ja)