JPH05144935A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05144935A JPH05144935A JP3334179A JP33417991A JPH05144935A JP H05144935 A JPH05144935 A JP H05144935A JP 3334179 A JP3334179 A JP 3334179A JP 33417991 A JP33417991 A JP 33417991A JP H05144935 A JPH05144935 A JP H05144935A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- polycrystalline silicon
- integrated circuit
- semiconductor integrated
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 高周波帯域における素子間絶縁分離の改良
【構成】 第１の絶縁膜１を挟み込んで接合した２枚の
単結晶シリコン基板１０，２０と、一方のシリコン基板
１０の各素子形成領域６ａの周囲において、第１の絶縁
膜１に略垂直方向にシリコン基板１０の表面から第１の
絶縁膜１に至るように形成された分離溝３と、分離溝３
の内表面に形成された第２の絶縁膜４と、第１の絶縁膜
１及び第２の絶縁膜４で被覆された分離溝３に充填され
た多結晶シリコン壁５とから成る半導体集積回路におい
て、多結晶シリコン壁５を、濃度１×１０16／cm3 以上
に不純物でドープし、その多結晶シリコン壁５をアース
に接続した。各素子形成領域は第２の絶縁膜４及び伝導
性のある多結晶シリコン壁５により対アース間で浮遊容
量が形成され、素子間の高周波結合がなくなる。
単結晶シリコン基板１０，２０と、一方のシリコン基板
１０の各素子形成領域６ａの周囲において、第１の絶縁
膜１に略垂直方向にシリコン基板１０の表面から第１の
絶縁膜１に至るように形成された分離溝３と、分離溝３
の内表面に形成された第２の絶縁膜４と、第１の絶縁膜
１及び第２の絶縁膜４で被覆された分離溝３に充填され
た多結晶シリコン壁５とから成る半導体集積回路におい
て、多結晶シリコン壁５を、濃度１×１０16／cm3 以上
に不純物でドープし、その多結晶シリコン壁５をアース
に接続した。各素子形成領域は第２の絶縁膜４及び伝導
性のある多結晶シリコン壁５により対アース間で浮遊容
量が形成され、素子間の高周波結合がなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、モノリシック半導体集
積回路における素子間の高周波信号に対する絶縁分離の
改良に関する。
積回路における素子間の高周波信号に対する絶縁分離の
改良に関する。
【０００２】
【従来の技術】従来、モノリシック半導体集積回路の素
子間の絶縁分離構造の１例として、誘電体分離やトレン
チアイソレションという方法がある。誘電体分離法は多
結晶シリコンを厚く堆積させたり、シリコン基板の大半
を研磨除去しなければないないという欠点がある。又、
トレンチアイソレション法は、横方向の絶縁分離は良好
であっても、基板の主面に垂直な方向の絶縁分離にはｐ
ｎ接合を用いなければならず、ｐｎ接合分離法に基づく
欠点がある。
子間の絶縁分離構造の１例として、誘電体分離やトレン
チアイソレションという方法がある。誘電体分離法は多
結晶シリコンを厚く堆積させたり、シリコン基板の大半
を研磨除去しなければないないという欠点がある。又、
トレンチアイソレション法は、横方向の絶縁分離は良好
であっても、基板の主面に垂直な方向の絶縁分離にはｐ
ｎ接合を用いなければならず、ｐｎ接合分離法に基づく
欠点がある。
【０００３】これらの欠点を改良するために、トレンチ
アイソレション法を改良した技術が知られている（特開
昭61-59852号公報) 。この方法は、２枚の単結晶シリコ
ン基板を絶縁膜を介在させて接合させ、一方の単結晶シ
リコン基板に対して、表面から絶縁膜に至る分離溝を形
成し、その分離溝の内面に絶縁膜を形成して、絶縁膜の
形成された分離溝に不純物のドープされていない多結晶
シリコンを充填させるというものである。この方法は、
シリコン基板の主面に垂直な方向にも絶縁膜で分離され
るために、各素子の全周囲が絶縁膜で分離されるという
利点がある。
アイソレション法を改良した技術が知られている（特開
昭61-59852号公報) 。この方法は、２枚の単結晶シリコ
ン基板を絶縁膜を介在させて接合させ、一方の単結晶シ
リコン基板に対して、表面から絶縁膜に至る分離溝を形
成し、その分離溝の内面に絶縁膜を形成して、絶縁膜の
形成された分離溝に不純物のドープされていない多結晶
シリコンを充填させるというものである。この方法は、
シリコン基板の主面に垂直な方向にも絶縁膜で分離され
るために、各素子の全周囲が絶縁膜で分離されるという
利点がある。
【０００４】
【発明が解決しようとする課題】しかし、上記の特開昭
61-59852号公報に開示された構造では、各素子は分離溝
によって直流的には絶縁されるが、分離溝が素子間の浮
遊容量として作用し、高周波信号が隣接素子に伝播し、
隣接素子に雑音障害が発生したり、誤動作したりすると
いう問題があった。
61-59852号公報に開示された構造では、各素子は分離溝
によって直流的には絶縁されるが、分離溝が素子間の浮
遊容量として作用し、高周波信号が隣接素子に伝播し、
隣接素子に雑音障害が発生したり、誤動作したりすると
いう問題があった。
【０００５】本発明は、上記の課題を解決するためにな
されたものであり、その目的は半導体集積回路におい
て、高周波帯域における素子間絶縁分離を完全にするこ
とである。
されたものであり、その目的は半導体集積回路におい
て、高周波帯域における素子間絶縁分離を完全にするこ
とである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の発明の構成は、第１の絶縁膜を挟み込んで接合した２
枚の単結晶シリコン基板と、一方のシリコン基板の各素
子形成領域の周囲において、第１の絶縁膜に略垂直方向
にシリコン基板の表面から第１の絶縁膜に至るように形
成された分離溝と、分離溝の内表面に形成された第２の
絶縁膜と、第１の絶縁膜及び第２の絶縁膜で被覆された
分離溝に充填された多結晶シリコン壁とから成る半導体
集積回路において、多結晶シリコン壁を、濃度１×１０
16／cm3 以上に不純物でドープし、その多結晶シリコン
壁をアースに接続したことである。
の発明の構成は、第１の絶縁膜を挟み込んで接合した２
枚の単結晶シリコン基板と、一方のシリコン基板の各素
子形成領域の周囲において、第１の絶縁膜に略垂直方向
にシリコン基板の表面から第１の絶縁膜に至るように形
成された分離溝と、分離溝の内表面に形成された第２の
絶縁膜と、第１の絶縁膜及び第２の絶縁膜で被覆された
分離溝に充填された多結晶シリコン壁とから成る半導体
集積回路において、多結晶シリコン壁を、濃度１×１０
16／cm3 以上に不純物でドープし、その多結晶シリコン
壁をアースに接続したことである。
【０００７】
【作用】単結晶シリコン基板中に作成される各素子形成
領域は、基板の主面に垂直な方向（縦方向）には第１の
絶縁膜により、主面と平行な方向（横方向）には分離溝
の内面に形成された第２の絶縁膜により、直流的に完全
に絶縁分離される。
領域は、基板の主面に垂直な方向（縦方向）には第１の
絶縁膜により、主面と平行な方向（横方向）には分離溝
の内面に形成された第２の絶縁膜により、直流的に完全
に絶縁分離される。
【０００８】一方、分離溝には不純物が濃度１×１０16
／cm3 以上にドープされた多結晶シリコン壁が充填され
て形成されている。この多結晶シリコン壁は、不純物ド
ープにより導電性があり、しかも、アースされている。
よって、分離溝に形成された第２の絶縁膜の内面側（多
結晶シリコンの充填されている側）はアース電位とな
る。この結果、各素子は分離溝に形成された第２の絶縁
膜により対アース間で浮遊容量が形成され、各素子間を
直結する浮遊容量がなくなる。従って、素子間の高周波
結合がなくなり、高周波信号が隣接素子にもれて雑音障
害を与えることが防止される。
／cm3 以上にドープされた多結晶シリコン壁が充填され
て形成されている。この多結晶シリコン壁は、不純物ド
ープにより導電性があり、しかも、アースされている。
よって、分離溝に形成された第２の絶縁膜の内面側（多
結晶シリコンの充填されている側）はアース電位とな
る。この結果、各素子は分離溝に形成された第２の絶縁
膜により対アース間で浮遊容量が形成され、各素子間を
直結する浮遊容量がなくなる。従って、素子間の高周波
結合がなくなり、高周波信号が隣接素子にもれて雑音障
害を与えることが防止される。
【０００９】
【発明の効果】本発明は、単結晶シリコン半導体の各素
子形成領域を囲む第１の絶縁膜及び第２の絶縁膜を有し
ているので、隣接する各素子領域は直流的に完全に絶縁
分離される。又、各素子形成領域の周囲に形成された分
離溝には第２の絶縁膜を介在させて所定濃度以上に不純
物のドープされた多結晶シリコン壁が充填されており、
そのシリコン壁は導電性がありしかもアースに接続され
ているので、各素子の高周波信号はアースに漏れるた
め、隣接する素子領域には伝播しない。よって、半導体
集積回路における素子間の高周波領域での絶縁分離が良
好となる。
子形成領域を囲む第１の絶縁膜及び第２の絶縁膜を有し
ているので、隣接する各素子領域は直流的に完全に絶縁
分離される。又、各素子形成領域の周囲に形成された分
離溝には第２の絶縁膜を介在させて所定濃度以上に不純
物のドープされた多結晶シリコン壁が充填されており、
そのシリコン壁は導電性がありしかもアースに接続され
ているので、各素子の高周波信号はアースに漏れるた
め、隣接する素子領域には伝播しない。よって、半導体
集積回路における素子間の高周波領域での絶縁分離が良
好となる。
【００１０】
【実施例】以下、本発明を具体的な一実施例に基づいて
説明する。図１は本発明の具体的な実施例に係る半導体
集積回路の構成を示した断面図であり、図２はその平面
図である。以下、本装置の製造方法を図３〜図８に従っ
て説明する。図３に示すように、第２の単結晶シリコン
基板２０の主面２０ａに鏡面研磨を施した後、その主面
２０ａを熱酸化することで、ＳｉＯ2 層１（第１の絶縁
膜）を形成する。次に、第１の単結晶シリコン基板１０
の主面１０ａ（接合面）に鏡面研磨を施した後、その主
面１０ａと第２の単結晶シリコン基板２０の主面２０ａ
とを十分に清浄な雰囲気中において２００℃以上に加熱
して密着させる。この結果、図４に示すように、第２の
単結晶シリコン基板２０と第１の単結晶シリコン基板１
０はＳｉＯ2 層１を介在させて接合された。
説明する。図１は本発明の具体的な実施例に係る半導体
集積回路の構成を示した断面図であり、図２はその平面
図である。以下、本装置の製造方法を図３〜図８に従っ
て説明する。図３に示すように、第２の単結晶シリコン
基板２０の主面２０ａに鏡面研磨を施した後、その主面
２０ａを熱酸化することで、ＳｉＯ2 層１（第１の絶縁
膜）を形成する。次に、第１の単結晶シリコン基板１０
の主面１０ａ（接合面）に鏡面研磨を施した後、その主
面１０ａと第２の単結晶シリコン基板２０の主面２０ａ
とを十分に清浄な雰囲気中において２００℃以上に加熱
して密着させる。この結果、図４に示すように、第２の
単結晶シリコン基板２０と第１の単結晶シリコン基板１
０はＳｉＯ2 層１を介在させて接合された。
【００１１】次に、後の工程で第１の単結晶シリコン基
板１０中にトランジスタ等の素子が形成される各素子領
域６ａ，６ｂ等の周囲に、図５に示すように、格子状に
分離溝３が形成される。この分離溝３はＳｉＯ2 層１に
至るまで、フォトリソグラフ及びリアクティブ・イオン
・エッチング等の異方性エッチングにより幅２μｍ、深
さ８μｍに形成された。
板１０中にトランジスタ等の素子が形成される各素子領
域６ａ，６ｂ等の周囲に、図５に示すように、格子状に
分離溝３が形成される。この分離溝３はＳｉＯ2 層１に
至るまで、フォトリソグラフ及びリアクティブ・イオン
・エッチング等の異方性エッチングにより幅２μｍ、深
さ８μｍに形成された。
【００１２】次に、図６に示すように、第１の単結晶シ
リコン基板１０の表面を熱酸化して、分離溝３の内表面
に厚さ5000ÅのＳｉＯ2 から成る酸化膜４（第２の絶縁
膜）を形成した。次に、図７に示すように、第１の単結
晶シリコン基板１０の表面に多結晶シリコンを堆積する
ことで、分離溝３に充填された多結晶シリコン壁５を形
成した。多結晶シリコンの成長過程において、多結晶シ
リコンが酸化膜４が直接接触している素子形成領域６
ａ，６ｂ等の伝導型（ｎ型伝導又はｐ型伝導）と逆の伝
導型（ｐ型伝導又はｎ型伝導）をもつように、１×１０
16ｃｍ-3以上の不純物濃度でドーピングされた。
リコン基板１０の表面を熱酸化して、分離溝３の内表面
に厚さ5000ÅのＳｉＯ2 から成る酸化膜４（第２の絶縁
膜）を形成した。次に、図７に示すように、第１の単結
晶シリコン基板１０の表面に多結晶シリコンを堆積する
ことで、分離溝３に充填された多結晶シリコン壁５を形
成した。多結晶シリコンの成長過程において、多結晶シ
リコンが酸化膜４が直接接触している素子形成領域６
ａ，６ｂ等の伝導型（ｎ型伝導又はｐ型伝導）と逆の伝
導型（ｐ型伝導又はｎ型伝導）をもつように、１×１０
16ｃｍ-3以上の不純物濃度でドーピングされた。
【００１３】次に、分離溝３からはみ出た多結晶シリコ
ン５０及び酸化膜４０を研磨して除去することで、図８
に示す構成のウエハが形成された。次に、通常の集積回
路作成プロセスにより、トランジスタ等の素子を素子形
成領域６ａ，６ｂ等に形成した。尚、７はベース拡散
層、８はエミッタ拡散層、９はコレクタ拡散層である。
３０はＢＰＳＧから成る層間絶縁膜である。３１はアル
ミニウム電極で、層間絶縁膜３０に開けたコンタクトホ
ールを通して、ベース拡散層７、エミッタ拡散層８、コ
レクタ拡散層ベース９等にオーミック接触されている。
ン５０及び酸化膜４０を研磨して除去することで、図８
に示す構成のウエハが形成された。次に、通常の集積回
路作成プロセスにより、トランジスタ等の素子を素子形
成領域６ａ，６ｂ等に形成した。尚、７はベース拡散
層、８はエミッタ拡散層、９はコレクタ拡散層である。
３０はＢＰＳＧから成る層間絶縁膜である。３１はアル
ミニウム電極で、層間絶縁膜３０に開けたコンタクトホ
ールを通して、ベース拡散層７、エミッタ拡散層８、コ
レクタ拡散層ベース９等にオーミック接触されている。
【００１４】上記構成の多結晶シリコン壁５は、１つの
集積回路チップ内において、連続して形成されている。
そして、そのチップの任意の取り出し位置において、各
素子のアルミニウム電極３１の形成工程と同一工程に
て、層間絶縁膜３０に形成されたコンタクトホールを介
して、下層の多結晶シリコン壁５に接続された取出電極
３２が形成される。そして、その取出電極３２とグラン
ドパッド３３とが接続されている。このグランドパッド
３３はワイヤボンディングによりリードピンのアース
（グランド）端子に接続される。
集積回路チップ内において、連続して形成されている。
そして、そのチップの任意の取り出し位置において、各
素子のアルミニウム電極３１の形成工程と同一工程に
て、層間絶縁膜３０に形成されたコンタクトホールを介
して、下層の多結晶シリコン壁５に接続された取出電極
３２が形成される。そして、その取出電極３２とグラン
ドパッド３３とが接続されている。このグランドパッド
３３はワイヤボンディングによりリードピンのアース
（グランド）端子に接続される。
【００１５】尚、本実施例では、埋め込み層３４と側壁
拡散層３５を有している。埋め込み層３４は、第１の単
結晶シリコン基板１０を第２の単結晶シリコン基板２０
に接合する前に形成されたものであり、側壁拡散層３５
は分離溝３の内表面に絶縁膜４を形成する前に形成され
たものである。これらの埋め込み層３４と側壁拡散層３
５が存在しても、本発明の効果を妨げない。
拡散層３５を有している。埋め込み層３４は、第１の単
結晶シリコン基板１０を第２の単結晶シリコン基板２０
に接合する前に形成されたものであり、側壁拡散層３５
は分離溝３の内表面に絶縁膜４を形成する前に形成され
たものである。これらの埋め込み層３４と側壁拡散層３
５が存在しても、本発明の効果を妨げない。
【００１６】上記の構成により、各素子形成領域６ａ，
６ｂ等は縦方向にはＳｉＯ2 層１により、横方向には分
離溝３の内表面に形成された絶縁膜４により、他の素子
形成領域に対して直流的には完全に絶縁分離される。そ
して、本実施例の半導体集積回路では、多結晶シリコン
壁５が不純物ドープにより導電性を有しており、しか
も、アース（グランド）に接続されている。各素子形成
領域６ａ，６ｂ等は境界において、アース電位の多結晶
シリコン壁５と各素子形成領域６ａ，６ｂ等との間に介
在する絶縁膜４によって浮遊容量が形成される。しか
し、その浮遊容量の一端はアースに接続されていること
になるため、各素子形成領域６ａ，６ｂ等間で高周波信
号の伝播は抑制される。この結果、各素子形成領域６
ａ，６ｂ等は、直流的にも高周波的にも完全に絶縁分離
されることになる。従って、隣接素子間での干渉が防止
される。
６ｂ等は縦方向にはＳｉＯ2 層１により、横方向には分
離溝３の内表面に形成された絶縁膜４により、他の素子
形成領域に対して直流的には完全に絶縁分離される。そ
して、本実施例の半導体集積回路では、多結晶シリコン
壁５が不純物ドープにより導電性を有しており、しか
も、アース（グランド）に接続されている。各素子形成
領域６ａ，６ｂ等は境界において、アース電位の多結晶
シリコン壁５と各素子形成領域６ａ，６ｂ等との間に介
在する絶縁膜４によって浮遊容量が形成される。しか
し、その浮遊容量の一端はアースに接続されていること
になるため、各素子形成領域６ａ，６ｂ等間で高周波信
号の伝播は抑制される。この結果、各素子形成領域６
ａ，６ｂ等は、直流的にも高周波的にも完全に絶縁分離
されることになる。従って、隣接素子間での干渉が防止
される。
【００１７】図９は、この効果を示したデバイスシミュ
レーション結果を示している。分離溝３の内表面に絶縁
膜４を形成した後、（Ａ）分離溝３に不純物を濃度１×
１０20／cm3 でドープした多結晶シリコンを充填する
が、その電位をフローティング状態にした場合、（Ｂ）
分離溝３に不純物をドープしない多結晶シリコンを充填
して、その電位をフローティング状態にした場合、
（Ｃ）分離溝３にＳｉＯ2 を充填し、その電位をフロー
ティング状態にした場合、（Ｄ）分離溝３に不純物を濃
度１×１０12〜１×１０14／cm3 でドープした多結晶シ
リコンを充填し、その電位をアース電位とした場合、
（Ｅ）分離溝３に不純物を濃度１×１０16／cm3 でドー
プした多結晶シリコンを充填し、その電位をアース電位
とした場合、（Ｆ）分離溝３に不純物を濃度１×１０18
／cm3 でドープした多結晶シリコンを充填し、その電位
をアース電位とした場合、（Ｇ）分離溝３に不純物を濃
度１×１０20／cm3 でドープした多結晶シリコンを充填
し、その電位をアース電位とした場合について、シュミ
レーションを行った。上記の各場合について、１つの素
子形成領域６ａにステップ電圧を印加した時に、隣接し
た素子形成領域６ｂに現れる電圧波形を観測した。その
波形を上記各場合について図９に示す。
レーション結果を示している。分離溝３の内表面に絶縁
膜４を形成した後、（Ａ）分離溝３に不純物を濃度１×
１０20／cm3 でドープした多結晶シリコンを充填する
が、その電位をフローティング状態にした場合、（Ｂ）
分離溝３に不純物をドープしない多結晶シリコンを充填
して、その電位をフローティング状態にした場合、
（Ｃ）分離溝３にＳｉＯ2 を充填し、その電位をフロー
ティング状態にした場合、（Ｄ）分離溝３に不純物を濃
度１×１０12〜１×１０14／cm3 でドープした多結晶シ
リコンを充填し、その電位をアース電位とした場合、
（Ｅ）分離溝３に不純物を濃度１×１０16／cm3 でドー
プした多結晶シリコンを充填し、その電位をアース電位
とした場合、（Ｆ）分離溝３に不純物を濃度１×１０18
／cm3 でドープした多結晶シリコンを充填し、その電位
をアース電位とした場合、（Ｇ）分離溝３に不純物を濃
度１×１０20／cm3 でドープした多結晶シリコンを充填
し、その電位をアース電位とした場合について、シュミ
レーションを行った。上記の各場合について、１つの素
子形成領域６ａにステップ電圧を印加した時に、隣接し
た素子形成領域６ｂに現れる電圧波形を観測した。その
波形を上記各場合について図９に示す。
【００１８】以上のシュミレーションから次の結論が得
られた。 （１）分離溝３の充填物をアースしない場合には、高周
波信号の隣接素子への漏れが大きい。その程度は、充填
物の導電率が大きい程大きい。 （２）分離溝３の充填物をアースした場合には、その充
填物の導電率が大きくなる程、高周波信号の隣接素子へ
の漏れが小さい。 （３）分離溝３を濃度１×１０20ｃｍ-3 のｎ又はｐ型
の不純物をドープした多結晶シリコンで満たし、アース
した場合には、特開昭61-59852号公報に開示された構造
の従来例（Ｂ）に比べて、高周波信号の隣接素子への漏
れ量は、２桁以上低下した。 （４）分離溝３に充填される多結晶シリコンをアースし
た場合、多結晶シリコンの不純物濃度が１×１０16／cm
3 以上の場合に、ノンドープ多結晶シリコンを用いた場
合に比べて、１０倍以上の干渉電流抑制防止効果が得ら
れる。
られた。 （１）分離溝３の充填物をアースしない場合には、高周
波信号の隣接素子への漏れが大きい。その程度は、充填
物の導電率が大きい程大きい。 （２）分離溝３の充填物をアースした場合には、その充
填物の導電率が大きくなる程、高周波信号の隣接素子へ
の漏れが小さい。 （３）分離溝３を濃度１×１０20ｃｍ-3 のｎ又はｐ型
の不純物をドープした多結晶シリコンで満たし、アース
した場合には、特開昭61-59852号公報に開示された構造
の従来例（Ｂ）に比べて、高周波信号の隣接素子への漏
れ量は、２桁以上低下した。 （４）分離溝３に充填される多結晶シリコンをアースし
た場合、多結晶シリコンの不純物濃度が１×１０16／cm
3 以上の場合に、ノンドープ多結晶シリコンを用いた場
合に比べて、１０倍以上の干渉電流抑制防止効果が得ら
れる。
【００１９】上記の（Ａ）、（Ｇ）の場合について、実
際に実験を行い、上記の結論を確認した。そのことを示
す波形図を図１０に示す。（Ｇ）の場合には、高周波成
分の漏れが完成になくなっている（測定系のノイズに完
全に埋もれている。）ことが分かる。
際に実験を行い、上記の結論を確認した。そのことを示
す波形図を図１０に示す。（Ｇ）の場合には、高周波成
分の漏れが完成になくなっている（測定系のノイズに完
全に埋もれている。）ことが分かる。
【００２０】次に、図９に示す（Ｄ），（Ｅ），
（Ｆ），（Ｇ）に関し、各曲線毎の面積（干渉電の大き
さ×時間）の、（Ｂ）ノンドープ多結晶シリコンかつフ
ローティングの場合の曲線の面積に対する比ｒを求め、
比ｒと不純物濃度との関係を求めた。その結果を図１１
に示す。図１１から、多結晶シリコンの不純物濃度が１
×１０16ｃｍ-3以上の場合に、多結晶シリコンをアース
することにより、ノンドープ多結晶シリコンの場合に比
べて、高周波信号の漏れ電力は、１桁以上の減少したこ
とが分かる。
（Ｆ），（Ｇ）に関し、各曲線毎の面積（干渉電の大き
さ×時間）の、（Ｂ）ノンドープ多結晶シリコンかつフ
ローティングの場合の曲線の面積に対する比ｒを求め、
比ｒと不純物濃度との関係を求めた。その結果を図１１
に示す。図１１から、多結晶シリコンの不純物濃度が１
×１０16ｃｍ-3以上の場合に、多結晶シリコンをアース
することにより、ノンドープ多結晶シリコンの場合に比
べて、高周波信号の漏れ電力は、１桁以上の減少したこ
とが分かる。
【００２１】上記実施例では、多結晶シリコン壁５にド
ープされる不純物は、多結晶シリコン壁５が素子形成領
域６ａ，６ｂ等の伝導型と反対の伝導型を示す不純物が
選択されている。この結果、例え、分離溝３の内表面に
形成された絶縁膜４にピンホール等が発生しても、素子
形成領域６ａ，６ｂ等と多結晶シリコン壁５とでｐｎ接
合が形成されるので、そのｐｎ接合に逆バイアスが印加
されるように半導体集積回路を用いることで、直流に対
する絶縁分離が行われる。又、高周波信号に対する漏れ
防止効果は、絶縁膜４にピンホール等が発生しても、ｐ
ｎ接合が逆バイアスされている限り、上述の通り生じ
る。
ープされる不純物は、多結晶シリコン壁５が素子形成領
域６ａ，６ｂ等の伝導型と反対の伝導型を示す不純物が
選択されている。この結果、例え、分離溝３の内表面に
形成された絶縁膜４にピンホール等が発生しても、素子
形成領域６ａ，６ｂ等と多結晶シリコン壁５とでｐｎ接
合が形成されるので、そのｐｎ接合に逆バイアスが印加
されるように半導体集積回路を用いることで、直流に対
する絶縁分離が行われる。又、高周波信号に対する漏れ
防止効果は、絶縁膜４にピンホール等が発生しても、ｐ
ｎ接合が逆バイアスされている限り、上述の通り生じ
る。
【００２２】尚、絶縁膜４がピンホールを生じることな
く形成できれば、多結晶シリコン壁５と素子形成領域６
ａ，６ｂ等とを同一の伝導型にしても、上記のような高
周波信号に対する漏れ防止効果は同様に生じる。また、
上記の第１の絶縁膜１及び第２の絶縁膜４はＳｉＯ2 を
用いたが、Ｓｉ3Ｎ4等の他の絶縁膜を用いることもでき
る。
く形成できれば、多結晶シリコン壁５と素子形成領域６
ａ，６ｂ等とを同一の伝導型にしても、上記のような高
周波信号に対する漏れ防止効果は同様に生じる。また、
上記の第１の絶縁膜１及び第２の絶縁膜４はＳｉＯ2 を
用いたが、Ｓｉ3Ｎ4等の他の絶縁膜を用いることもでき
る。
【図１】本発明の具体的な一実施例に係る半導体集積回
路の構成を示した断面図。
路の構成を示した断面図。
【図２】同実施例に係る半導体集積回路の平面図。
【図３】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図５】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図６】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図７】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図８】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図９】高周波信号の素子間の漏れをシュミレートした
結果を示した波形図。
結果を示した波形図。
【図１０】高周波信号の素子間の漏れを測定した波形
図。
図。
【図１１】高周波信号の漏れ量と不純物濃度との関係を
示した特性図。
示した特性図。
１０…第１のシリコン基板 ２０…第２のシリコン基板 ３…分離溝 １…Ｓｉ０2 層（第１の絶縁膜） ４…絶縁膜（第２の絶縁膜） ５…多結晶シリコン壁 ６ａ，６ｂ，６ｃ，６ｄ…素子形成領域 ３２…取出電極 ３３…グランドパッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の具体的な一実施例に係る半導体集積回
路の構成を示した断面図。
路の構成を示した断面図。
【図２】同実施例に係る半導体集積回路の平面図。
【図３】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図４】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図５】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図６】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図７】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図８】同実施例に係る半導体集積回路の製造工程を示
した断面図。
した断面図。
【図９】高周波信号の素子間の漏れをシュミレートした
結果を示した波形図。
結果を示した波形図。
【図１０】高周波信号の素子間の漏れを測定した波形
図。
図。
【図１１】高周波信号の漏れ量と不純物濃度との関係を
示した特性図。
示した特性図。
【符号の説明】 １０…第１のシリコン基板 ２０…第２のシリコン基板 ３…分離溝 １…Ｓｉ０2 層（第１の絶縁膜） ４…絶縁膜（第２の絶縁膜） ５…多結晶シリコン壁 ６ａ，６ｂ，６ｃ，６ｄ…素子形成領域 ３２…取出電極 ３３…グランドパッド
Claims (1)
- 【請求項１】 第１の絶縁膜を挟み込んで接合した２枚
の単結晶シリコン基板と、前記一方のシリコン基板の各
素子形成領域の周囲において、前記第１の絶縁膜に略垂
直方向に前記シリコン基板の表面から前記第１の絶縁膜
に至るように形成された分離溝と、前記分離溝の内表面
に形成された第２の絶縁膜と、前記第１の絶縁膜及び前
記第２の絶縁膜で被覆された前記分離溝に充填された多
結晶シリコン壁とから成る半導体集積回路において、 前記多結晶シリコン壁は、濃度１×１０16／cm3 以上に
不純物でドープされており、前記多結晶シリコン壁は、
アースに接続されていることを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334179A JP3070209B2 (ja) | 1991-11-22 | 1991-11-22 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334179A JP3070209B2 (ja) | 1991-11-22 | 1991-11-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144935A true JPH05144935A (ja) | 1993-06-11 |
| JP3070209B2 JP3070209B2 (ja) | 2000-07-31 |
Family
ID=18274423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3334179A Expired - Lifetime JP3070209B2 (ja) | 1991-11-22 | 1991-11-22 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070209B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755134C1 (de) * | 1997-12-11 | 1999-03-25 | Siemens Ag | Halbleiter-Hochspannungsschalter |
| JP2002343855A (ja) * | 2001-05-11 | 2002-11-29 | Denso Corp | 絶縁分離型半導体装置及びその製造方法 |
-
1991
- 1991-11-22 JP JP3334179A patent/JP3070209B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755134C1 (de) * | 1997-12-11 | 1999-03-25 | Siemens Ag | Halbleiter-Hochspannungsschalter |
| JP2002343855A (ja) * | 2001-05-11 | 2002-11-29 | Denso Corp | 絶縁分離型半導体装置及びその製造方法 |
| JP4608805B2 (ja) * | 2001-05-11 | 2011-01-12 | 株式会社デンソー | 絶縁分離型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070209B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822656B2 (ja) | 半導体装置およびその製造方法 | |
| EP0615286B1 (en) | Semiconductor device provided with isolation region | |
| JP5637632B2 (ja) | ボンドパッド下の溝を特徴とするｒｆ装置及び方法 | |
| US10950543B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN100524688C (zh) | 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 | |
| US7148121B2 (en) | Semiconductor on insulator device architecture and method of construction | |
| JP2526786B2 (ja) | 半導体装置及びその製造方法 | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| US5073810A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| JP3582890B2 (ja) | 半導体装置 | |
| US6104078A (en) | Design for a semiconductor device having elements isolated by insulating regions | |
| US5675173A (en) | Semiconductor device having a trench for isolating elements and a trench for applying a potential to a substrate | |
| JPH05144935A (ja) | 半導体集積回路 | |
| JP2839088B2 (ja) | 半導体装置 | |
| JPH06232149A (ja) | 半導体装置 | |
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JP2668873B2 (ja) | 半導体記憶装置 | |
| JPH07112005B2 (ja) | 半導体装置 | |
| JP3329150B2 (ja) | 絶縁分離型半導体装置 | |
| JPS62145864A (ja) | ダイナミツク型半導体記憶装置の記憶素子構造および製造方法 | |
| JP2529993B2 (ja) | 誘電体分離構造集積回路 | |
| JP3031137B2 (ja) | 絶縁物分離半導体装置 | |
| JP3047871B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |