JPH0514088A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPH0514088A JPH0514088A JP15715391A JP15715391A JPH0514088A JP H0514088 A JPH0514088 A JP H0514088A JP 15715391 A JP15715391 A JP 15715391A JP 15715391 A JP15715391 A JP 15715391A JP H0514088 A JPH0514088 A JP H0514088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- agc
- current
- detection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、複数段のＩＦ増幅器のＡＧＣスピ
ードを一定にしている。 【構成】 本発明に依れば、ＩＦ増幅回路（１１）乃至
（１３）の利得を定めるダイオードに流れる電流の変化
を検出し、その検出出力によりＡＧＣ検波回路（８）の
出力レベルを制御する帰還を施している。
ードを一定にしている。 【構成】 本発明に依れば、ＩＦ増幅回路（１１）乃至
（１３）の利得を定めるダイオードに流れる電流の変化
を検出し、その検出出力によりＡＧＣ検波回路（８）の
出力レベルを制御する帰還を施している。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機や
ラジオ受信機のように複数のＩＦ（中間周波）増幅器を
有する装置のＡＧＣ回路の改良に関する。
ラジオ受信機のように複数のＩＦ（中間周波）増幅器を
有する装置のＡＧＣ回路の改良に関する。
【０００２】
【従来の技術】特開昭５３−１４８２２５号公報には図
２の如き受信機が記載されている。図２の入力端子
（１）には混合回路（図示せず）からのＩＦ信号が印加
され、第１及び第２ＩＦ増幅回路（２）及び（３）で増
幅された後、検波回路（４）で検波され、検波出力信号
が出力端子（５）に得られる。一方、前記検波出力信号
は、コンパレータ（６）とコンデンサ（７）で構成され
るＡＧＣ検波回路（８）で、そのレベルが検波される。
そして、その検波出力に応じて第１及び第２ＡＧＣ（自
動利得制御）回路（９）及び（１０）が順次動作し、第
１及び第２ＩＦ増幅回路（２）及び（３）の利得を制御
する。図３は、第１及び第２ＩＦ増幅回路（２）及び
（３）の入力信号レベルに対する利得の関係を示す特性
図で、実線が第２ＩＦ増幅回路（３）の特性を、点線が
第１ＩＦ増幅回路（２）の特性を示している。図３から
明らかなように、図２では入力ＩＦ信号の増加に伴い、
先に第２ＩＦ増幅回路（３）の利得が低下し、その後第
１ＩＦ増幅回路（２）の利得が低下している。このよう
にすれば、出力端子（５）にＡＧＣ制御の施された出力
信号を得ることが出来る。
２の如き受信機が記載されている。図２の入力端子
（１）には混合回路（図示せず）からのＩＦ信号が印加
され、第１及び第２ＩＦ増幅回路（２）及び（３）で増
幅された後、検波回路（４）で検波され、検波出力信号
が出力端子（５）に得られる。一方、前記検波出力信号
は、コンパレータ（６）とコンデンサ（７）で構成され
るＡＧＣ検波回路（８）で、そのレベルが検波される。
そして、その検波出力に応じて第１及び第２ＡＧＣ（自
動利得制御）回路（９）及び（１０）が順次動作し、第
１及び第２ＩＦ増幅回路（２）及び（３）の利得を制御
する。図３は、第１及び第２ＩＦ増幅回路（２）及び
（３）の入力信号レベルに対する利得の関係を示す特性
図で、実線が第２ＩＦ増幅回路（３）の特性を、点線が
第１ＩＦ増幅回路（２）の特性を示している。図３から
明らかなように、図２では入力ＩＦ信号の増加に伴い、
先に第２ＩＦ増幅回路（３）の利得が低下し、その後第
１ＩＦ増幅回路（２）の利得が低下している。このよう
にすれば、出力端子（５）にＡＧＣ制御の施された出力
信号を得ることが出来る。
【０００３】
【発明が解決しようとする課題】ところで、図２の第１
及び第２ＩＦ増幅回路（２）及び（３）の合計利得と、
入力信号レベルとの関係は、図４の如くなる。図４の特
性は、入力信号レベルが小の時は、最大利得の一定値を
示し、入力信号レベルが大になるにつれてその値が徐々
に低下している様子を示す。ところが、図４の特性で
は、低下している領域の途中で変化量が急激に一時的に
緩やかになる部分が存在する。これはＡＧＣ特性の安定
度、所謂ＡＧＣスピード（エアプレーンフラッタ又はフ
ェージングに対する画面の安定度）の変動となるので問
題であった。理想的には図４の低下の割合は、常に一定
であることが好ましくリニアな特性のものが求められて
いた。この現象は、図３と図４との関係から明らかなよ
うに、第２ＡＧＣ回路（１０）の動作が開始し、第１Ｉ
Ｆ増幅回路（２）が最大利得状態から利得低下開始に切
り換わるポイントで発生している。第１及び第２ＩＦ増
幅回路（２）及び（３）は、ダイオードを負荷とする差
動増幅器で構成されており、前記ダイオードに流す電流
の値を変化させることにより利得を変化させている。第
１ＩＦ増幅回路（２）は、最大利得の時、前記ダイオー
ドに十分な電流を流しているが、その電流の低下し初め
の時の電流変化率と、それ以外の時の電流変化率とが異
なることに起因している。
及び第２ＩＦ増幅回路（２）及び（３）の合計利得と、
入力信号レベルとの関係は、図４の如くなる。図４の特
性は、入力信号レベルが小の時は、最大利得の一定値を
示し、入力信号レベルが大になるにつれてその値が徐々
に低下している様子を示す。ところが、図４の特性で
は、低下している領域の途中で変化量が急激に一時的に
緩やかになる部分が存在する。これはＡＧＣ特性の安定
度、所謂ＡＧＣスピード（エアプレーンフラッタ又はフ
ェージングに対する画面の安定度）の変動となるので問
題であった。理想的には図４の低下の割合は、常に一定
であることが好ましくリニアな特性のものが求められて
いた。この現象は、図３と図４との関係から明らかなよ
うに、第２ＡＧＣ回路（１０）の動作が開始し、第１Ｉ
Ｆ増幅回路（２）が最大利得状態から利得低下開始に切
り換わるポイントで発生している。第１及び第２ＩＦ増
幅回路（２）及び（３）は、ダイオードを負荷とする差
動増幅器で構成されており、前記ダイオードに流す電流
の値を変化させることにより利得を変化させている。第
１ＩＦ増幅回路（２）は、最大利得の時、前記ダイオー
ドに十分な電流を流しているが、その電流の低下し初め
の時の電流変化率と、それ以外の時の電流変化率とが異
なることに起因している。
【０００４】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、利得制御のための制御電流が供給さ
れるダイオードを負荷とする複数の縦続接続されたＩＦ
増幅回路と、該ＩＦ増幅回路の出力ＩＦ信号を検波する
検波回路と、該検波回路の出力信号レベルを検波するＡ
ＧＣ検波回路と、該ＡＧＣ検波回路の検波出力に応じて
前記複数のＩＦ増幅回路の利得を順次制御するＡＧＣ制
御回路と、前記複数のＩＦ増幅回路のダイオードに流れ
る電流を検出する電流検出手段と、該電流検出手段の検
出出力に応じて、前記ＡＧＣ検波回路の出力レベルを変
化させる帰還手段とを備えることを特徴とする。
み成されたもので、利得制御のための制御電流が供給さ
れるダイオードを負荷とする複数の縦続接続されたＩＦ
増幅回路と、該ＩＦ増幅回路の出力ＩＦ信号を検波する
検波回路と、該検波回路の出力信号レベルを検波するＡ
ＧＣ検波回路と、該ＡＧＣ検波回路の検波出力に応じて
前記複数のＩＦ増幅回路の利得を順次制御するＡＧＣ制
御回路と、前記複数のＩＦ増幅回路のダイオードに流れ
る電流を検出する電流検出手段と、該電流検出手段の検
出出力に応じて、前記ＡＧＣ検波回路の出力レベルを変
化させる帰還手段とを備えることを特徴とする。
【０００５】
【作用】本発明に依れば、ＩＦ増幅回路の利得を定める
ダイオードに流れる電流の変化を検出し、その検出出力
によりＡＧＣ検波回路の出力レベルを制御する帰還を施
している。
ダイオードに流れる電流の変化を検出し、その検出出力
によりＡＧＣ検波回路の出力レベルを制御する帰還を施
している。
【０００６】
【実施例】図１は、本発明の一実施例を示す回路図で、
（１１）乃至（１３）は、入力端子（１）からのＩＦ信
号を増幅する第１乃至第３ＩＦ増幅回路、（１４）は、
ＡＧＣ検波回路（８）の出力を平滑する平滑回路、（１
５）は端子（１６）からのＡＧＣ検波信号に応じて端子
（１７）乃至（１９）に利得制御信号を発生する、ＡＧ
Ｃ制御回路、電流検出手段及び帰還手段から構成される
トランジスタ回路である。
（１１）乃至（１３）は、入力端子（１）からのＩＦ信
号を増幅する第１乃至第３ＩＦ増幅回路、（１４）は、
ＡＧＣ検波回路（８）の出力を平滑する平滑回路、（１
５）は端子（１６）からのＡＧＣ検波信号に応じて端子
（１７）乃至（１９）に利得制御信号を発生する、ＡＧ
Ｃ制御回路、電流検出手段及び帰還手段から構成される
トランジスタ回路である。
【０００７】尚、図１において、図２と同一の回路素子
については同一の符号を付し説明を省略する。第１乃至
第３ＩＦ増幅回路（１１）乃至（１３）は、同一の構成
であり図５の如くなる。図５で、端子（２０）からの制
御電流が大の時、ダイオード（２１）及び（２２）のイ
ンピーダンスが小さくなり、増幅回路の利得は大とな
る。逆に前記制御電流が小の時、増幅器の利得は小とな
る。
については同一の符号を付し説明を省略する。第１乃至
第３ＩＦ増幅回路（１１）乃至（１３）は、同一の構成
であり図５の如くなる。図５で、端子（２０）からの制
御電流が大の時、ダイオード（２１）及び（２２）のイ
ンピーダンスが小さくなり、増幅回路の利得は大とな
る。逆に前記制御電流が小の時、増幅器の利得は小とな
る。
【０００８】今、図１の出力端子（５）に得られる出力
信号のレベルが、ＡＧＣが動作するレベルよりも小であ
ったとする。すると、コンパレータ（６）の出力が
「Ｈ」レベルとなり、端子（１６）にも「Ｈ」レベルの
直流が印加される。すると、トランジスタ（２３）及び
（２４）がオンし、一定の直流電流がトランジスタ（２
４）のコレクタに流れる。トランジスタ（２４）のコレ
クタ電流は、電流ミラー回路（２５）で反転されてダイ
オード（２６）乃至（２８）及び抵抗（２９）の直列回
路（３０）に流れる。その為、点Ａ、点Ｂ及び点Ｃには
一定の直流電圧が発生し、該直流電圧の値を高い値にす
ることで各々トランジスタ（３１）乃至（３３）と抵抗
（３４）乃至（３６）を介して端子（１７）乃至（１
９）に所望のＡＧＣ制御電流が流れる。この時、第１乃
至第３ＩＦ増幅回路（１１）乃至（１３）の利得は、等
しく最大利得となっている。
信号のレベルが、ＡＧＣが動作するレベルよりも小であ
ったとする。すると、コンパレータ（６）の出力が
「Ｈ」レベルとなり、端子（１６）にも「Ｈ」レベルの
直流が印加される。すると、トランジスタ（２３）及び
（２４）がオンし、一定の直流電流がトランジスタ（２
４）のコレクタに流れる。トランジスタ（２４）のコレ
クタ電流は、電流ミラー回路（２５）で反転されてダイ
オード（２６）乃至（２８）及び抵抗（２９）の直列回
路（３０）に流れる。その為、点Ａ、点Ｂ及び点Ｃには
一定の直流電圧が発生し、該直流電圧の値を高い値にす
ることで各々トランジスタ（３１）乃至（３３）と抵抗
（３４）乃至（３６）を介して端子（１７）乃至（１
９）に所望のＡＧＣ制御電流が流れる。この時、第１乃
至第３ＩＦ増幅回路（１１）乃至（１３）の利得は、等
しく最大利得となっている。
【０００９】一方、この時、トランジスタ回路（１５）
から第１乃至第３ＩＦ増幅回路（１１）乃至（１３）に
供給される電流が、電流検出手段として動作する電流ミ
ラー回路（３７）で検出される。検出された電流は、更
に電流ミラー回路（３８）で反転され、トランジジタ
（３９）のベースに印加される。その為、トランジスタ
（３９）の導通度により、トランジスタ（２４）のコレ
クタ電流が変化し、全体としてＡＧＣのループに対して
負帰還ループを施すことになる。この事により、第１乃
至第３ＩＦ増幅回路（１１）乃至（１３）→検波回路
（４）→ＡＧＣ検波回路（８）→平滑回路（１４）→ト
ランジスタ回路（１５）→抵抗（３４）乃至（３６）で
構成されるＡＧＣループの利得が安定したある値に定ま
る。
から第１乃至第３ＩＦ増幅回路（１１）乃至（１３）に
供給される電流が、電流検出手段として動作する電流ミ
ラー回路（３７）で検出される。検出された電流は、更
に電流ミラー回路（３８）で反転され、トランジジタ
（３９）のベースに印加される。その為、トランジスタ
（３９）の導通度により、トランジスタ（２４）のコレ
クタ電流が変化し、全体としてＡＧＣのループに対して
負帰還ループを施すことになる。この事により、第１乃
至第３ＩＦ増幅回路（１１）乃至（１３）→検波回路
（４）→ＡＧＣ検波回路（８）→平滑回路（１４）→ト
ランジスタ回路（１５）→抵抗（３４）乃至（３６）で
構成されるＡＧＣループの利得が安定したある値に定ま
る。
【００１０】尚、負帰還信号のレベルは、トランジスタ
回路（１５）の抵抗（４０）及び（４１）により定ま
る。次に上述の状態から、出力端子（５）に得られる出
力信号レベルが徐々に増大したとする。すると、コンパ
レータ（６）の出力レベルが「Ｌ」レベルに変化し、平
滑回路（１４）の出力レベルも低下するので、トランジ
スタ（２３）及び（２４）のベース電圧が低下し、その
コレクタ電流が低下する。すると、直列回路（３０）に
流れる電流も同様に低下し、点Ａ、点Ｂ及び点Ｃの出力
電圧が低下する。第１乃至第３ＩＦ増幅回路（１１）乃
至（１３）が有する各ダイオードのカソード電極の電圧
は、全て等しい値に設定されている。それ故、直列回路
（３０）に流れる電流の低下に伴い、最初に抵抗（３
６）に流れる電流が減少し、やがて零となり、続いて抵
抗（３５）に流れる電流が低下し始める。更に同様の変
化が、抵抗（３５）及び（３４）の間で起こる。このＡ
ＧＣ制御による、制御電流の変化は、全て電流ミラー回
路（３７）で検出され、トランジスタ（２４）に負帰還
されている。その為、ＡＧＣループは、第１乃至第３Ｉ
Ｆ増幅回路（１１）乃至（１３）に供給する電流の変化
に拘わらず、一定の利得を維持するので、一定のＡＧＣ
スピードを保つことが出来る。
回路（１５）の抵抗（４０）及び（４１）により定ま
る。次に上述の状態から、出力端子（５）に得られる出
力信号レベルが徐々に増大したとする。すると、コンパ
レータ（６）の出力レベルが「Ｌ」レベルに変化し、平
滑回路（１４）の出力レベルも低下するので、トランジ
スタ（２３）及び（２４）のベース電圧が低下し、その
コレクタ電流が低下する。すると、直列回路（３０）に
流れる電流も同様に低下し、点Ａ、点Ｂ及び点Ｃの出力
電圧が低下する。第１乃至第３ＩＦ増幅回路（１１）乃
至（１３）が有する各ダイオードのカソード電極の電圧
は、全て等しい値に設定されている。それ故、直列回路
（３０）に流れる電流の低下に伴い、最初に抵抗（３
６）に流れる電流が減少し、やがて零となり、続いて抵
抗（３５）に流れる電流が低下し始める。更に同様の変
化が、抵抗（３５）及び（３４）の間で起こる。このＡ
ＧＣ制御による、制御電流の変化は、全て電流ミラー回
路（３７）で検出され、トランジスタ（２４）に負帰還
されている。その為、ＡＧＣループは、第１乃至第３Ｉ
Ｆ増幅回路（１１）乃至（１３）に供給する電流の変化
に拘わらず、一定の利得を維持するので、一定のＡＧＣ
スピードを保つことが出来る。
【００１１】従って、図１の回路に依ればＩＦ増幅回路
の利得が切換わりポイントにおいても、安定なＡＧＣ特
性が得られる。
の利得が切換わりポイントにおいても、安定なＡＧＣ特
性が得られる。
【００１２】
【発明の効果】以上述べた如く、本発明に依れば、複数
のＩＦ増幅回路を用いて行なうＡＧＣ制御を安定に行な
うことが出来る。特に本発明に依れば、ＡＧＣループ内
に負帰還路を設けているので、複数のＩＦ増幅回路に供
給するＡＧＣ制御電流の総和の変化率を常に一定に出来
る。
のＩＦ増幅回路を用いて行なうＡＧＣ制御を安定に行な
うことが出来る。特に本発明に依れば、ＡＧＣループ内
に負帰還路を設けているので、複数のＩＦ増幅回路に供
給するＡＧＣ制御電流の総和の変化率を常に一定に出来
る。
【図１】本発明のＡＧＣ回路を示す回路図である。
【図２】従来のＡＧＣ回路を備えた受信機を示す回路図
である。
である。
【図３】図２の説明に供する為の特性図である。
【図４】図２の説明に供する為の特性図である。
【図５】図１のＩＦ増幅回路の具体回路図である。
（４） 検波回路
（８） ＡＧＣ検波回路
（１１）乃至（１３） 第１乃至第３ＩＦ増幅回路
（１５） トランジスタ回路
Claims (2)
- 【請求項１】 利得制御のための制御電流が供給される
ダイオードを負荷とする複数の縦続接続されたＩＦ増幅
回路と、 該ＩＦ増幅回路の出力ＩＦ信号を検波する検波回路と、 該検波回路の出力信号レベルを検波するＡＧＣ検波回路
と、 該ＡＧＣ検波回路の検波出力に応じて前記複数のＩＦ増
幅回路の利得を順次制御するＡＧＣ制御回路と、 前記複数のＩＦ増幅回路のダイオードに流れる電流を検
出する電流検出手段と、 該電流検出手段の検出出力に応じて、前記ＡＧＣ検波回
路の出力レベルを変化させる帰還手段とを備えることを
特徴とするＡＧＣ回路。 - 【請求項２】 前記帰還手段は、帰還量調整手段を備え
ることを特徴とする請求項１記載のＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15715391A JPH0514088A (ja) | 1991-06-27 | 1991-06-27 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15715391A JPH0514088A (ja) | 1991-06-27 | 1991-06-27 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514088A true JPH0514088A (ja) | 1993-01-22 |
Family
ID=15643342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15715391A Pending JPH0514088A (ja) | 1991-06-27 | 1991-06-27 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797299A2 (en) * | 1996-03-21 | 1997-09-24 | Nec Corporation | Variable gain control |
-
1991
- 1991-06-27 JP JP15715391A patent/JPH0514088A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797299A2 (en) * | 1996-03-21 | 1997-09-24 | Nec Corporation | Variable gain control |
| EP0797299A3 (en) * | 1996-03-21 | 1999-02-17 | Nec Corporation | Variable gain control |
| US6075978A (en) * | 1996-03-21 | 2000-06-13 | Nec Corporation | Automatic gain control system and method of automatic gain control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630864B2 (en) | Linear variable gain amplifiers | |
| US6333675B1 (en) | Variable gain amplifier with gain control voltage branch circuit | |
| US6559717B1 (en) | Method and/or architecture for implementing a variable gain amplifier control | |
| US6229374B1 (en) | Variable gain amplifiers and methods having a logarithmic gain control function | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| US5023569A (en) | Variable gain amplifier | |
| CA1187144A (en) | Differential amplifier with auto bias adjust | |
| JP2002534885A (ja) | 利得制御増幅器、可変利得増幅器および自動利得制御増幅器 | |
| US4152667A (en) | Gain-controlled signal amplifier | |
| USH965H (en) | Differential amplifier with digitally controlled gain | |
| US5059921A (en) | Amplifier having two operating modes | |
| US3828266A (en) | Signal control circuit | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| JPH0514088A (ja) | Ａｇｃ回路 | |
| EP0448143A2 (en) | Operational amplifier | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPH0236728A (ja) | 利得１の電流制限回路 | |
| US5575003A (en) | Current mode AGC system for television tuner | |
| JPH04319805A (ja) | 利得可変増幅器 | |
| JP3342345B2 (ja) | 利得制御回路 | |
| JPH06152478A (ja) | 共通自動利得制御回路 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JPH0265515A (ja) | レベル制御回路 | |
| KR100639907B1 (ko) | 액티브레지스터 |