KR100639907B1 - 액티브레지스터 - Google Patents

액티브레지스터 Download PDF

Info

Publication number
KR100639907B1
KR100639907B1 KR1020040095553A KR20040095553A KR100639907B1 KR 100639907 B1 KR100639907 B1 KR 100639907B1 KR 1020040095553 A KR1020040095553 A KR 1020040095553A KR 20040095553 A KR20040095553 A KR 20040095553A KR 100639907 B1 KR100639907 B1 KR 100639907B1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
terminal
collector
emitter
Prior art date
Application number
KR1020040095553A
Other languages
English (en)
Other versions
KR20060056463A (ko
Inventor
진옥상
Original Assignee
진옥상
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진옥상 filed Critical 진옥상
Priority to KR1020040095553A priority Critical patent/KR100639907B1/ko
Publication of KR20060056463A publication Critical patent/KR20060056463A/ko
Application granted granted Critical
Publication of KR100639907B1 publication Critical patent/KR100639907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
    • H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

제1트랜지스터(Q1)의 컬렉터와 배율저항(R3)과 접속된 액티브레지스터의 + 극성의 제1인출단자(POS)와, 제1트랜지스터(Q1)의 베이스와 배율저항(R3)의 다른 단자와 제2트랜지스터(Q2)의 컬렉터가 접속되고, 제1트랜지스터(Q1)의 에미터와 제2트랜지스터(Q2)의 베이스와 검출저항(R1)과 접속되고, 제2트랜지스터(Q2)의 에미터와 기준저항(R2)가 접속되고, 검출저항(R1)의 다른 단자와 기준저항(R2)의 다른 단자가 접속된 액티브레지스터의 - 극성의 제2인출단자(NEG)로 구성되어 동작전류의 설정이 용이하고 임피던스의 설정이 용이하도록 하는 방법과 이 구성을 집적화한 반도체소자.
레지스터, 저항

Description

액티브레지스터{ACTIVE RESISTOR}
도 1a : 본 발명의 액티브레지스터 구성도와 등가저항.
도 1b : 도 1a 구성의 동작특성도 및 배율저항 값을 변경할 때의 동작특성도.
도 2a : 저항부하 A급 증폭기 실시 예.
도 2b : 도 2a에서 저항부하의 동작특성도.
도 3a : 정전류부하 A급 증폭기 실시 예.
도 3b : 도 3a에서 정전류부하의 동작특성도.
도 4a : 본 발명의 액티브레지스터부하 A급 증폭기 실시 예.
도 4b : 도 4a에서 액티브레지스터부하의 동작특성도.
도 5 : 액티브레지스터의 실제 실험데이터 그래프.
A급증폭기에서 사용하는 저항부하는 동작조건이 정해지면 특성곡선이 고정되고 증폭도의 조정이 어려운 불편이 있다. 이 저항부하를 개선하여 동일한 동작조건에서 부하 특성곡선을 자유롭게 설정할 수 있는 부하에 관한 것이다.
도 2a는 저항부하에 의한 A급증폭기 회로이다. 제21트랜지스터(Q21)의 베이스에는 정상적인 바이어스가 공급되고 있으며, 제21컨덴서(C21)는 입력신호원과 제21트랜지스터(Q21)의 베이스와 직류적으로 분리하는 결합 콘덴서이다. 제21트랜지스터(Q21)의 컬렉터전압은 제2전원(VPP2)의 1/2 전압으로 세트되어 있다고 가정하여 설명한다.
도 2b는 도 2a의 제21저항(R21)에 대한 특성곡선 그래프이다. 제1트랜지스터(Q21)의 컬렉터와 에미터 사이의 전압강하와 제22저항(R22) 양단의 전압 강하가 없다고(ZERO) 가정하여 도시하였다.
도 2a에서 제2입력단자(IN2)에 입력신호가 0일 때 제21트랜지스터(Q21)는 정상 바이어스가 공급되고 있음으로 제21트랜지스터(Q21)의 컬렉터 전압은 VPP2의 1/2 로 되며, 이때 컬렉터 전류 ice_Q21은
ice_Q21 = VPP2 / 2 / R21
가 되고, 도 2b 그래프에서 B 위치가 된다.
제2입력단자(IN2)에 입력신호가 - 극성의 최저 신호가 입력되면, 제21트랜지스터(Q21)의 베이스전류가 흐르지 않음으로 컬렉터와 에미터 사이가 오프(OFF)되어 제21저항(R21)에 전류가 흐르지 않게 되어 제21저항(R21) 양단의 전압은 0(ZERO)이며, 제21저항(R21)에 흐르는 전류는 0(ZERO)이 된다.(도 2b의 A 위치)
제2입력단자(IN2)에 입력신호가 + 극성의 최고 신호가 입력되면, 제21트랜지스터(Q21)의 베이스전류가 최대로 흐름으로 컬렉터와 에미터 사이가 온(ON)되어 제21저항(R21)에 전류가 최대로 흐르게되며 제21저항(R21) 양단의 전압은 VPP2와 같으며, 제21저항(R21)에 흐르는 전류도 최대가 되어 VPP2 / R21이 된다.(도 2b의 C 위치)
이 회로에서 제21저항(R21)의 임피던스를 도 2b의 그래프에 의해서 구하면
R21 = 전압변화 값 / 전류변화 값
R21 = (VPP2 - 0) / (VPP2/R21 - 0) ------------------------- 수학식1
도 2a에서 전압 증폭도 A2는
A2 = R21 / R22 --------------------------------------------- 수학식2
가된다.
도 2a 의 증폭기에서 입력신호에 의해서 출력신호가 최대신호를 얻기 위해서는 제21트랜지스터(Q21)의 컬렉터 전류가 0에서 VPP2/R21까지 최대로 변화해야만 한다. 제21트랜지스터(Q21)의 컬렉터 전류를 0에서 100% 전 범위로 동작하는 것은 0%와 100% 부근에서 제21트랜지스터(Q21)의 동작이 불안정하며, 증폭된 출력신호가 왜율이 심하게 된다.(설명1)
그리고, 트랜지스터 증폭기에서 전압이득은 수학식2에 의해서 계산된다.
제22저항(R22)은 제21트랜지스터(Q21) 증폭기의 안정도에 관계가 있음으로 너무 낮게 할 수 없다. 그럼으로 제21저항(R21)의 저항을 크게 해야만 증폭도를 올릴 수 있다.(설명2)
동일 부하저항 일 때 설명1의 컬렉터 전류 동작범위를 좁게 하는 것이 증폭기의 동작이 안정되며 출력 파형의 왜율을 줄일 수 있지만 출력전압이 작아지게 된다.(설명3) 또, 설명2의 부하저항을 가능하면 크게 하는 것이 증폭도를 높일 수 있지만 동일 전원전압에서 부하저항을 높이면 제21트랜지스터(Q21)의 컬렉터 동작전류가 작아지게 되어 부하 구동력이 떨어지게 된다.(설명4) 그래서, 부하저항을 높이려면 전원전압을 높일 수밖에 없다.(설명5)
설명3, 설명4, 설명5에 의해서 증폭신호의 왜율이 적으면서 증폭도를 높이는 데 부하저항을 높이는 것이 자유롭지 못하다. 즉, 도 2b 그래프에서 굵은 점선과 같이 부하저항 특성곡선을 가파르게 조정하는 것이 쉽지가 않다.
증폭도를 높이는 방법으로
도 3a에서처럼 부하에 정전류회로(CC3)를 사용하는 방법이 있다. 제31저항(R31)에 의해서 제31정전압다이오드(Z31) 양단의 정전압이 제31트랜지스터(Q31)의 베이스에 공급되며, 제31트랜지스터(Q31)의 에미터에 제32저항(R32)에 의해서 제31트랜지스터(Q31)의 에미터와 컬렉터에 흐르는 전류는 항상 일정하게 제어된다.
도 3a는 정전류부하(CC3)에 의한 A급 증폭기 회로이다. 제32트랜지스터(Q32)의 베이스에는 정상적인 바이어스가 공급되고 있으며, 제31컨덴서(C31)은 입력신호원과 제32트랜지스터(Q32)의 베이스와 직류적으로 분리하는 결합 콘덴서이다. 제32트랜지스터(Q32)의 컬렉터전압은 전원 VPP3의 1/2 전압으로 세트되어 있다고 가정하여 설명한다.
도 3b는 도 3a의 정전류부하(CC3)에 대한 특성곡선 그래프이다. 제32트랜지스터(Q32)의 컬렉터와 에미터사이의 전압강하와 제33저항(R33) 양단의 전압 강하가 없다고(ZERO) 가정하여 도시하였다.
도 3a에서 제3입력단자(IN3)에 입력신호가 0일 때 제32트랜지스터(Q32)는 정상 바이어스가 공급되고 있음으로 제32트랜지스터(Q32)의 컬렉터 전압은 VPP3의 1/2 로 되며,(도 3B의 B 위치) 이때 컬렉터 전류 ice_Q32는 정전류회로(CC3)의 제31트랜지스터(Q31) 컬렉터전류와 동일하다.
정전류 회로 CC3의 전류 ice_Q31은
ice_Q31 = ( V_Z31 - Vbe_Q31) / R32
가 된다.
제3입력단자(IN3)에 입력신호가 - 극성의 신호가 입력되면, 제32트랜지스터(Q32)의 베이스전류가 감소하여 제32트랜지스터(Q32)의 컬렉터와 에미터간 임피던스가 증가되고 정전류부하(CC3)의 전류는 일정한 전류가 흐르려고 하여 정전류부하(CC3)의 제31트랜지스터(Q31)의 컬렉터와 에미터 간 전압이 최소로 된다.(도 3B의 A 위치)
제3입력단자(IN3)에 입력신호가 + 극성의 신호가 입력되면, 제32트랜지스터(Q32)의 베이스전류가 증가하여 제32트랜지스터(Q32)의 컬렉터와 에미터 사이의 임피던스가 감소되고 정전류부하(CC3)의 전류는 일정한 전류가 흐르려고 하여 정전류부하(CC3)의 제31트랜지스터(Q31)의 컬렉터와 에미터 간 전압이 최대로 된다.(도 3B의 C 위치)
이와 같이, 도 3a 증폭기의 부하 특성곡선은 도 3b와 같이 정전류 부근에서 급격히 변화하는 특성으로 나타나는 것은 알려진 사실이다. 즉 증폭기에서 정전류부하는 높은 저항을 접속한 것과 같은 동작을 한다. 이때 컬렉터 전류는 제32저항(R32)을 조절하여 자유롭게 설정할 수 있다. 상기의 설명4의 문제점이 해소되면서 설명5의 전원전압을 높일 필요가 없는 장점이 있다. 그러나 설명3의 컬렉터 전류의 동작범위가 도 3b 에서와 같이 급경사로서 너무 좁아 정상적인 증폭동작을 할 수가 없다.
도 3a 증폭기에서 증폭도 A3은
A3 = CC3의 임피던스 / R33
A3 = 무한대 / R33
A3 = 무한대
가 되며, 입력신호에 대해서 출력신호는 온(ON) 오프(OFF)동작을 하게 된다.
삭제
또한, 도 3a의 회로에서는 도 3b의 굵은 점선과 같이 부하특성곡선의 기울기를 완만하게 조정하는 것이 쉬운 일이 아니다.
저항부하 A급 증폭기와 정전류부하 A급 증폭기에서와 같이 정해진 회로 조건에서 증폭도를 자유롭게 설정할 수가 없다. 저항부하 A급 증폭기에서는 부하저항을 크게 하여 이득을 높이는 방법이 있으나 전원 전압을 높여야할 필요가 있고, 정전류부하 A급 증폭기에서는 정전류 부하의 임피던스가 매우 높기 때문에 사용하기가 어렵고, 부궤환을 걸어 이득을 줄여야만 사용할 수 있으나 회로가 복잡해지는 단점이 있다.
저항부하 A급 증폭기 특성과 정전류부하 A급 증폭기 특성의 중간 특성의 증폭기를 구성할 수 있는 방법을 제시하고자 한다.
제1 실시예의 구성은
도 1a에서
제1트랜지스터(Q1)의 컬렉터와 배율저항(R3)과 접속된 + 극성의 제1인출단자(POS)와; 제1트랜지스터(Q1)의 베이스와 배율저항(R3)의 다른 단자와 제2트랜지스터(Q2)의 컬렉터가 접속되고; 제1트랜지스터(Q1)의 에미터와 제2트랜지스터(Q2)의 베이스와 검출저항(R1)과 접속되고; 제2트랜지스터(Q2)의 에미터와 기준저항(R2)이 접속되고; 검출저항(R1)의 다른 단자와 기준저항(R2)의 다른 단자가 접속된 - 극성의 제2인출단자(NEG)로; 구성되어 있다.

제2 실시예의 구성은
도 4a에서
제41트랜지스터(Q41)의 컬렉터와 제43배율저항(R43)과 접속된 + 극성의 제41인출단자(P)와; 제41트랜지스터(Q41)의 베이스와 제43배율저항(R43)의 다른 단자와 제42트랜지스터(Q42)의 컬렉터가 접속되고; 제41트랜지스터(Q41)의 에미터와 제42트랜지스터(Q42)의 베이스와 제41검출저항(R41)과 접속되고; 제42트랜지스터(Q42)의 에미터와 제42기준저항(R42)이 접속되고; 제41검출저항(R41)의 다른 단자와 제42기준저항(R42)의 다른 단자가 접속된 - 극성의 제42인출단자(N)로; 구성된 제4액티브레지스터(AR4)와;
제4액티브레지스터(AR4)의 제41인출단자(P)와 제4정전원(VPP4)과 접속되며;
입력신호를 입력받는 제43트랜지스터(Q43)와; 제43트랜지스터(Q43)의 컬렉터와 제4액티브레지스터(AR4)의 제42인출단자(N)와 제4출력단자(OUT4)가 접속되고; 제43트랜지스터(Q43)의 에미터에 제44저항(R44)이 접속되고; 제44저항(R44)의 다른 단자가 제4부전원(VNN4)과 접속되는; 에이급 증폭기로 구성되어 있다.
제 1실시 예를 설명하면
도 1a는 증폭기의 부하로 사용할 수 있는 액티브레지스터(ACTIVE RESISTOR)의 구성도 이다.
도 1a와 같이 이 구성을 한 개의 부품으로 제작되어 한 개의 저항(이것을 '액티브레지스터'(ACTIVE RESISTOR) 또는 '능동저항기'라고 명명한다.)으로 사용하고 우측에 도시한 등가저항으로 표시할 수 있다.
도 4a는 본 발명의 액티브레지스터가 부하로 사용된 증폭기의 일 실시 예이다.
도 1a의 액티브레지스터의 동작을 설명하면,
부하전류는 제1인출단자(POS)에서 제2인출단자(NEG) 방향으로 흐르며, 대부분의 전류는 제1인출단자(POS), 제1트랜지스터(Q1)의 컬렉터에서 에미터, 검출저항(R1), 제2인출단자(NEG)로 부하전류 i_POS가 흐르게 된다. 이 부하전류 i_POS의 크기에 따라 검출저항(R1) 양단에 전압강하가 생긴다. 이 전압이 제2트랜지스터(Q2)의 베이스와 에미터간 바이어스전압 Vbe_Q2 보다 높아지는 순간부터 액티브레지스터의 동작을 하기 시작한다.
제1상태인 검출저항(R1) 양단전압 v_R1이 Vbe_Q2보다 작게 되는 부하전류 i_POS가 흐르는 경우를 설명하면, 이 검출저항(R1) 양단전압 v_R1은 제2트랜지스터(Q2)의 베이스와 에미터간 바이어스 전압 Vbe_Q2 보다 작음으로 제2트랜지스터(Q2)의 베이스전류 ibe_Q2가 흐르지 않게 되어 제2트랜지스터(Q2)의 컬렉터와 에미터간이 오프(OFF)된 상태가 된다. 이 때 제1인출단자(POS)에 접속된 배율저항(R3)에 의해서 제1트랜지스터(Q1)의 베이스로 ibe_Q1이 모두 흐름으로서 제1트랜지스터(Q1)의 컬렉터와 에미터 사이의 임피던스가 최소가 되어 제1인출단자(POS)와 제2인출단자(NEG)간의 임피던스는 검출저항(R1)과 거의 같게 된다. 즉 액티브레지스터의 임피던스는 최소가 되는 것이다. 도 1b의 A 위치가 된다.
제2상태인 검출저항(R1) 양단전압 v_R1이 Vbe_Q2보다 높아지기 시작하는 부하전류 i_POS가 흐르는 경우를 설명하면,
부하전류 i_POS가 흐름으로서 검출저항(R1)에 전압강하 v_R1이 발생하며, 이 검출저항(R1) 양단 전압 v_R1이 제2트랜지스터(Q2)의 베이스와 에미터간 바이어스 전압 Vbe_Q2 보다 높아지기 시작하면 제2트랜지스터(Q2)의 베이스에서 에미터 그리고 기준저항(R2)를 경유해서 제2인출단자(NEG)로 ibe_Q2가 흐르게 된다. 이 ibe_Q2에 의해서 제2트랜지스터(Q2)의 컬렉터에서 에미터로 전류 ice_Q2가 흐르게 되고 이 ice_Q2에 의해서 배율저항(R3) 에 흐르던 전류의 일부를 흡수하게 되어 제1트랜지스터(Q1)의 베이스전류 ibe_Q1 이 감소하여 제1트랜지스터(Q1)의 컬렉터와 에미터 사이의 임피던스가 증가한다. 제1트랜지스터(Q1)의 컬렉터와 에미터간 임피던스가 높아지면 i_POS 전류에 의해서 제1인출단자(POS)의 전압이 올라가게 되어 배율저항(R3)에 흐르는 전류 i_R3도 증가하고 제1트랜지스터(Q1)의 베이스전류 ibe_Q1이 증가하게 되고 제1트랜지스터(Q1)의 컬렉터와 에미터간 임피던스가 감소하여 제1인출단자(POS) 전압이 낮아지는 반복 동작에 의해서 제1인출단자(POS)의 전압이 안정되게 된다. 즉 제1트랜지스터(Q1)의 컬렉터와 에미터 사이에 임피던스가 제1상태의 경우보다 증가한 상태를 유지하게 된다.
이 임피던스는 제1인출단자(POS)에서 제2인출단자(NEG)로 흐르는 부하전류 i_POS를 검출저항(R1)에서 검출하여 제2트랜지스터(Q2)에 의해서 제어되고 제1트랜지스터(Q1)에 의해서 비례하는 임피던스로 나타난다. 즉 부하전류 i_POS에 비례한 전압강하가 발생한다.
여기서 부하전류 i_POS가 점차 증가하는 경우 부하전류 i_POS에 비례하여 액티브레지스터 양단의 전압강하는 비례하여 증가한다. 이것을 부하특성 그래프로 표시한 것이 도 1b에 B1이 대표 적인 그래프이다.
도 1a에서 기준저항(R2)과 배율저항(R3)의 비율에 따라 부하전류 i_POS 의 변화에 대한 액티브레지스터의 임피던스 변화율이 달라진다. 즉 R3/R2의 값에 비례하여 임피던스가 변한다. 도 1b에서 B1의 그래프의 R3/R2 값을 a 라고 했을 때, 배율저항(R3)과 기준저항(R2)의 비율에 따라 액티브레지스터의 임피던스 변경이 가능하다. 배율저항(R3)의 값을 높여 R3'/R2 > a 때는 도 1b의 B2 그래프와 같이 부하특성 그래프의 경사가 급하게 되며 임피던스가 높은 부하특성이 된다. 또, 배율저항(R3)의 값을 낮추어 R3''/R2 < a 때는 도 1b의 B3 그래프와 같이 부하특성 그래프의 경사가 완만하게 되며 임피던스가 낮은 부하특성이 된다.
본 발명의 액티브레지스터 동작 상태를 실제 회로를 구성하여 실험한 그래프가 도 5이다.
제 2실시 예를 설명하면
도 4a에서
도 4a는 액티브레지스터를 A급 증폭기에 적용하여 증폭기를 구성한 것이다.
도 4a에서 제43트랜지스터(Q43)의 베이스에는 정상적인 바이어스가 공급되고 있으며, 제41컨덴서(C41)는 입력신호원과 제43트랜지스터(Q43)의 베이스와 직류적으로 분리하는 결합 콘덴서이다. 제43트랜지스터(Q43)의 컬렉터전압은 전원 VPP4의 1/2 전압으로 세트되어 있다고 가정하여 설명한다.
도 4b는 도 4a의 액티브레지스터 부하 제4액티브레지스터(AR4)에 대한 A급증폭기의 특성곡선 그래프이다. 굵은 점선은 부하로 고정저항을 사용했을 때의 그래프이다. 제43트랜지스터(Q43)의 컬렉터와 에미터 사이의 전압강하와 제44저항(R44) 양단의 전압 강하가 없다고(ZERO) 가정하여 도시하였다.
도 4a에서 부하전류가 흘러 제41검출저항(R41) 양단에 전압강하가 제42트랜지스터(Q42)의 베이스와 에미터 사이 전압 Vbe_Q42 보다 높아지기 시작할 때 액티브레지스터가 동작함으로, 이 제4액티브레지스터(AR4)의 동작이 시작되는 최소전류 i_L은
i_L = Vbe_Q42 / R41 --------------------------------------- 수학식3
이 된다. 이 i_L은 도 4b에서 A 위치에 해당한다.
증폭기의 동작점 중심전류 i_M은
i_M = i_L + v_ALPHA --------------------------------------- 수학식4
(v_ALPHA : 최대 전류변화 폭의 1/2)
가 되며, 굵은 점선의 고정저항기를 사용했을 때의 중심전류와 같다.
증폭기의 동작 최대전류 i_H는
i_H = i_L + 2 * v_ALPHA ----------------------------------- 수학식5
(v_ALPHA : 최대 전류변화 폭의 1/2)
가 된다.
도 4a에서 제4입력단자(IN4)에 입력신호가 0일 때 제43트랜지스터(Q43)는 정상 바이어스가 공급되고 있음으로 제43트랜지스터(Q43)의 컬렉터 전압은 VPP4의 1/2 로 되며, 이때 컬렉터 전류 ice_Q43은
ice_Q43 = i_M
수학식4를 대입하여
ice_Q43 = i_L + v_ALPHA
수학식3을 대입하여
ice_Q43 = Vbe_Q42 / R41 + v_ALPHA
가 된다.(도 4b의 B 위치)
제4입력단자(IN4)에 입력신호가 - 극성의 신호가 입력되면, 제43트랜지스터(Q43)의 베이스전류가 감소하여 제43트랜지스터(Q43)의 컬렉터와 에미터간 전류가 감소하고 제4액티브레지스터(AR4)에 흐르는 전류도 감소하여 제41검출저항(R41)과 제42트랜지스터(Q42)의 제어로 제41트랜지스터(Q41)의 컬렉터와 에미터간 전압이 감소한다.(도 4b의 A 위치)
이때 제43트랜지스터(Q43)의 컬렉터 전류 i_L은 수학식3과 같다.
i_L = Vbe_Q42 / R41 --------------------------------- 수학식6
제4입력단자(IN4)에 입력신호가 + 극성의 신호가 입력되면, 제43트랜지스터(Q43)의 베이스전류가 증가하여 제43트랜지스터(Q43)의 컬렉터와 에미터간 전류가 증가하고 제4액티브레지스터(AR4)에 흐르는 전류도 증가하여 제41검출저항(R41)과 제42트랜지스터(Q42)의 제어로 제41트랜지스터(Q41)의 컬렉터와 에미터간 전압이 증가한다.(도 4b의 C 위치)
이때 컬렉터전류 i_H는 수학식5와 같다.
i_H = i_L + 2 * v_ALPHA
수학식3을 대입하여
i_H = Vbe_Q42 / R41 + 2 * v_ALPHA ------------------------ 수학식7
도 4a 회로에서 제4액티브레지스터(AR4)의 임피던스 Z_AR4를 도 4b의 그래프에 의해서 구하면
Z_AR4 = 전압변화 값 / 전류변화 값
Z_AR4 = (VPP4 - 0) / (i_H - i_L)
수학식6과 수학식7에 의해서
Z_AR4 = VPP4 / ((Vbe_Q42 / R41 + 2 * v_ALPHA) - Vbe_Q42 / R41)
Z_AR4 = VPP4 / 2 * v_ALPHA
이 제4액티브레지스터(AR4)의 실제 임피던스(저항값)는 실제회로를 구성하여 도 5와 같이 실험에 의해서 구할 수 있다.
도 4a로 증폭기를 구성하는 경우 도 4b의 굵은 점선과 같이 저항에 의한 부하보다 컬렉터 전류의 변화폭을 좁힐 수 있어 증폭이득을 높이는 것이 가능하고 증폭된 출력신호의 왜율을 줄일 수 있으며, 제41검출저항(R41), 제42기준저항(R42), 제43배율저항(R43) 값을 변경하여 동일한 증폭이득을 유지하면서 중심전류 i_M을 크게하여 부하 구동력을 높일 수 있으며 전원전압을 변경하지 않아도 됨으로 설계가 용이하다.
도 4a에서 전압 증폭도 A4는
A4 = Z_AR4 / R44 ------------------------------------------ 수학식8
가된다.
도 2a의 저항부하 증폭기에서 출력신호가 하강할 때는 제21트랜지스터(Q21)가 제2출력단자(OUT2)를 끌어 내림으로서 출력 파형이 지연되지 않으나, 출력신호가 상승할 때는 제21트랜지스터(Q21)의 컬렉터의 임피던스가 증가하면서 제21저항(R21)에 의해서 수동적으로 상승함으로 해서 제2출력단자(OUT2)에 접속된 부하 임피던스가 낮은 경우에는 출력 파형이 지연되는 문제점이 있다.
그러나, 도 4a의 액티브레지스터부하 증폭기에서는 출력신호가 하강할 때는 제43트랜지스터(Q43)가 제4출력단자(OUT4)를 끌어 내림으로서 출력 파형이 지연되지 않고, 출력신호가 상승할 때는 제4액티브레지스터(AR4)의 제41트랜지스터(Q41)의 컬렉터와 에미터간 임피던스가 감소함에 따라서 능동적으로 제4출력단자(OUT4)를 상승시킴으로서 부하 임피던스가 낮은 경우일 때도 출력 파형이 지연이 생기지 않는다. 즉 제43트랜지스터(Q43)와 제4액티브레지스터(AR4)의 제41트랜지스터(Q41)에 의한 푸시풀(PUSH-PULL) 동작과 같다. 즉 푸시풀(PUSH-PULL) 효과가 있어 신호 파형의 플러스 측과 마이너스 측의 파형이 균형 있는 증폭을 한다.
본 발명의 액티브레지스터를 에미터폴로워 회로의 에미터 부하로 구성하여 푸시풀증폭기로 사용할 수 있다.
본 발명의 액티브레지스터의 트랜지스터를 NPN 트랜지스터로 구성되어 있지만 PNP 트랜지스터, FET 등으로 구성하는 것도 가능하다.
삭제
삭제
1. 푸시풀(PUSH-PULL) 효과가 있어 신호 파형의 플러스 측과 마이너스 측의 파형이 균형 있는 증폭을 한다.
2. 액티브레지스터에 흐르는 동작전류를 임의로 설정할 수가 있어 전원전압 등에 제한 받지 않는다.
3. 동일한 동작전류 조건에서 임피던스를 자유롭게 설정할 수 있다.

Claims (4)

  1. 제1트랜지스터(Q1)의 컬렉터와 배율저항(R3)과 접속된 + 극성의 제1인출단자(POS)와; 제1트랜지스터(Q1)의 베이스와 배율저항(R3)의 다른 단자와 제2트랜지스터(Q2)의 컬렉터가 접속되고; 제1트랜지스터(Q1)의 에미터와 제2트랜지스터(Q2)의 베이스와 검출저항(R1)과 접속되고; 제2트랜지스터(Q2)의 에미터와 기준저항(R2)이 접속되고; 검출저항(R1)의 다른 단자와 기준저항(R2)의 다른 단자가 접속된 - 극성의 제2인출단자(NEG)로; 구성된 액티브레지스터.
  2. 제41트랜지스터(Q41)의 컬렉터와 제43배율저항(R43)과 접속된 + 극성의 제41인출단자(P)와; 제41트랜지스터(Q41)의 베이스와 제43배율저항(R43)의 다른 단자와 제42트랜지스터(Q42)의 컬렉터가 접속되고; 제41트랜지스터(Q41)의 에미터와 제42트랜지스터(Q42)의 베이스와 제41검출저항(R41)과 접속되고; 제42트랜지스터(Q42)의 에미터와 제42기준저항(R42)이 접속되고; 제41검출저항(R41)의 다른 단자와 제42기준저항(R42)의 다른 단자가 접속된 - 극성의 제42인출단자(N)로; 구성된 제4액티브레지스터(AR4)와;
    제4액티브레지스터(AR4)의 제41인출단자(P)와 제4정전원(VPP4)과 접속되며;
    입력신호를 입력받는 제43트랜지스터(Q43)와; 제43트랜지스터(Q43)의 컬렉터와 제4액티브레지스터(AR4)의 제42인출단자(N)와 제4출력단자(OUT4)가 접속되고; 제43트랜지스터(Q43)의 에미터에 제44저항(R44)이 접속되고; 제44저항(R44)의 다른 단자가 제4부전원(VNN4)과 접속되어; 구성되는 것을 특징으로 하는 에이급 증폭기.
  3. 삭제
  4. 삭제
KR1020040095553A 2004-11-20 2004-11-20 액티브레지스터 KR100639907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040095553A KR100639907B1 (ko) 2004-11-20 2004-11-20 액티브레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095553A KR100639907B1 (ko) 2004-11-20 2004-11-20 액티브레지스터

Publications (2)

Publication Number Publication Date
KR20060056463A KR20060056463A (ko) 2006-05-24
KR100639907B1 true KR100639907B1 (ko) 2006-10-30

Family

ID=37152168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095553A KR100639907B1 (ko) 2004-11-20 2004-11-20 액티브레지스터

Country Status (1)

Country Link
KR (1) KR100639907B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124586A (en) * 1991-08-16 1992-06-23 Sgs-Thomson Microelectronics, Inc. Impedance multiplier
GB2305563A (en) 1995-09-20 1997-04-09 Plessey Semiconductors Ltd Common base bipolar rf amplifiers using feedback
WO2004013959A1 (en) 2002-07-26 2004-02-12 International Business Machines Corporation Improved 2-stage large bandwidth amplifier using diodes in the parallel feedback structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124586A (en) * 1991-08-16 1992-06-23 Sgs-Thomson Microelectronics, Inc. Impedance multiplier
GB2305563A (en) 1995-09-20 1997-04-09 Plessey Semiconductors Ltd Common base bipolar rf amplifiers using feedback
WO2004013959A1 (en) 2002-07-26 2004-02-12 International Business Machines Corporation Improved 2-stage large bandwidth amplifier using diodes in the parallel feedback structure

Also Published As

Publication number Publication date
KR20060056463A (ko) 2006-05-24

Similar Documents

Publication Publication Date Title
US6429700B1 (en) Driver circuit with output common mode voltage control
US8390379B2 (en) Amplifier input stage and slew boost circuit
CA1187144A (en) Differential amplifier with auto bias adjust
US7501893B2 (en) Variable gain amplifier circuit
US20090115465A1 (en) Low power, high slew rate ccd driver
US7245188B2 (en) Light receiving amplification circuit
EP0507388A2 (en) Differential amplifier with signal-dependent quiescent current control
JP2001237655A (ja) Ｆｅｔバイアス回路
KR100639907B1 (ko) 액티브레지스터
JPH05251948A (ja) 電力増巾器及びこの電力増巾器を熱過負荷による損傷から保護する方法
US11418159B2 (en) Differential signal offset adjustment circuit and differential system
JP3273813B2 (ja) 増幅器
CN109375687B (zh) 一种抗辐照双极温度监测电路
US7940824B2 (en) Laser diode driver architectures
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
KR100634662B1 (ko) 파워 드라이브 회로
KR100394301B1 (ko) Btl증폭회로
KR19990047967A (ko) 바이어스 안정화 회로
JP2001284969A (ja) 電力増幅器
KR100448907B1 (ko) 전력 증폭기용 바이어스 제어회로
JPH0348683B2 (ko)
JP2891386B2 (ja) ドライバ回路
JP2623954B2 (ja) 利得可変増幅器
KR100639908B1 (ko) 대전력용 정전류달링톤회로
JP4639269B2 (ja) 画像表示装置及び集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee