JP2002534885A - 利得制御増幅器、可変利得増幅器および自動利得制御増幅器 - Google Patents
利得制御増幅器、可変利得増幅器および自動利得制御増幅器Info
- Publication number
- JP2002534885A JP2002534885A JP2000592933A JP2000592933A JP2002534885A JP 2002534885 A JP2002534885 A JP 2002534885A JP 2000592933 A JP2000592933 A JP 2000592933A JP 2000592933 A JP2000592933 A JP 2000592933A JP 2002534885 A JP2002534885 A JP 2002534885A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- current
- gain control
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 利得制御増幅器、可変利得増幅器および自動利得制御増幅器において、低雑音で広い入力ダイナミックレンジを実現する。
【解決手段】 利得制御増幅器は、エミッタが一対の抵抗器を介して互いに結合された一対のトランジスタを持つ入力差動回路を備える。この回路は、動作電流を供給するための電流シンクを有する。動作電流の変化により、利得制御増幅器の利得は変更される。2つのエミッタ結合された差動増幅器は、電流シンクを備えた入力差動回路に接続されている。エミッタ結合された差動増幅器および入力差動回路のトランジスタに流れる電流は、電流シンクを有する別のエミッタ結合差動回路により分割される。2つのエミッタ結合差動増幅器における2つのトランジスタのコレクタ間の電圧差に応答して、電流分割係数は制御される。エミッタ抵抗器には比較的小さい電流が流れるので、それに起因する雑音は比較的低い。
Description
【０００１】
本発明は、利得制御増幅器、可変利得増幅器、および可変利得増幅器を用いた
自動利得制御増幅器に関する。
自動利得制御増幅器に関する。
【０００２】
自動利得制御（AGC）増幅器は、例えば受信機に汎用されている。受信機の全
体的な動作性能は、AGC増幅器の入力ダイナミックレンジと雑音指数に依存する
。入力ダイナミックレンジは、AGC増幅器の線形（リニア）動作をなすための最
大入力信号振幅と、出力振幅が増幅器の公称出力振幅となる最小入力信号との比
によって定義される。出力ダイナミックレンジは、所望入力ダイナミックレンジ
に対応した最大出力信号と最小出力信号との比によって定義される。多くの適用
例では、入力ダイナミックレンジは100ないし300（40ないし50dB）であり、出力
ダイナミックレンジは1.2ないし1.5（1.5ないし3.5dB）である。雑音指数は、増
幅器の等価入力雑音の指標であり、AGC雑音に起因する信号対雑音比の劣化状態
として定義される。一般的には、線形動作のための入力ダイナミックレンジを大
きくする必要があり、それにより適用回路が変わっても劣化がないようにする。
また、等価入力雑音を小さくする必要があり、それにより信号対雑音比の劣化が
最小となる。
体的な動作性能は、AGC増幅器の入力ダイナミックレンジと雑音指数に依存する
。入力ダイナミックレンジは、AGC増幅器の線形（リニア）動作をなすための最
大入力信号振幅と、出力振幅が増幅器の公称出力振幅となる最小入力信号との比
によって定義される。出力ダイナミックレンジは、所望入力ダイナミックレンジ
に対応した最大出力信号と最小出力信号との比によって定義される。多くの適用
例では、入力ダイナミックレンジは100ないし300（40ないし50dB）であり、出力
ダイナミックレンジは1.2ないし1.5（1.5ないし3.5dB）である。雑音指数は、増
幅器の等価入力雑音の指標であり、AGC雑音に起因する信号対雑音比の劣化状態
として定義される。一般的には、線形動作のための入力ダイナミックレンジを大
きくする必要があり、それにより適用回路が変わっても劣化がないようにする。
また、等価入力雑音を小さくする必要があり、それにより信号対雑音比の劣化が
最小となる。
【０００３】
本発明の目的は、改善された利得制御増幅器、可変利得増幅器および自動利得
制御増幅器を提供することである。
制御増幅器を提供することである。
【０００４】 本発明の1態様によれば、入力電圧を増幅し、増幅された出力電圧を供給する
利得制御増幅器が提供される。利得制御増幅器は、第1、第2および第3差動回路
と、電流分割手段とを備えている。
利得制御増幅器が提供される。利得制御増幅器は、第1、第2および第3差動回路
と、電流分割手段とを備えている。
【０００５】 第1差動回路は、第1および第2トランジスタと、第1負荷素子とを有する。第1
および第2トランジスタのエミッタは、互いに結合されている。第1負荷素子は、
第1トランジスタのコレクタに接続されている。
および第2トランジスタのエミッタは、互いに結合されている。第1負荷素子は、
第1トランジスタのコレクタに接続されている。
【０００６】 第2差動回路は、第3および第4トランジスタと、第2負荷素子とを有する。第3
および第４トランジスタのエミッタは、互いに結合されている。第2負荷素子は
、第４トランジスタのコレクタに接続されている。第3および第４トランジスタ
のベースは、第2および第1トランジスタのベースにそれぞれ接続されている。増
幅された出力電圧は、第1および第４トランジスタのコレクタから供給される。
および第４トランジスタのエミッタは、互いに結合されている。第2負荷素子は
、第４トランジスタのコレクタに接続されている。第3および第４トランジスタ
のベースは、第2および第1トランジスタのベースにそれぞれ接続されている。増
幅された出力電圧は、第1および第４トランジスタのコレクタから供給される。
【０００７】 第3差動回路は、第5および第6トランジスタを有する。第5および第6トランジ
スタのエミッタは、一対の抵抗素子を介して互いに結合されている。当該抵抗素
子の接続点は、第1電流回路に接続されている。第5トランジスタのコレクタは、
第1および第2トランジスタの結合されたエミッタに接続されている。第6トラン
ジスタのコレクタは、第3および第4トランジスタの結合されたエミッタに接続さ
れている。入力電圧は、第5および第6トランジスタのベースに供給される。
スタのエミッタは、一対の抵抗素子を介して互いに結合されている。当該抵抗素
子の接続点は、第1電流回路に接続されている。第5トランジスタのコレクタは、
第1および第2トランジスタの結合されたエミッタに接続されている。第6トラン
ジスタのコレクタは、第3および第4トランジスタの結合されたエミッタに接続さ
れている。入力電圧は、第5および第6トランジスタのベースに供給される。
【０００８】 利得制御増幅器において、電流分割手段は、第1および第2負荷素子にそれぞれ
のトランジスタから流れる電流を分割する。第3差動回路の第5トランジスタに流
れる電流は、第1負荷素子に流れる電流と分割電流との差に比例している。同様
に、第3差動回路の第6トランジスタに流れる電流は、第2負荷素子に流れる電流
と分割電流との差に比例している。電流分割のために、比較的小さい電流によっ
て、入力電圧を増幅する第5および第6トランジスタが駆動される。比較的小さい
電流が、第5および第6トランジスタのエミッタに結合された抵抗素子に流れる。
そのため、トランジスタに起因する雑音は比較的低い。従って、低雑音で広い入
力ダイナミックレンジが実現される。
のトランジスタから流れる電流を分割する。第3差動回路の第5トランジスタに流
れる電流は、第1負荷素子に流れる電流と分割電流との差に比例している。同様
に、第3差動回路の第6トランジスタに流れる電流は、第2負荷素子に流れる電流
と分割電流との差に比例している。電流分割のために、比較的小さい電流によっ
て、入力電圧を増幅する第5および第6トランジスタが駆動される。比較的小さい
電流が、第5および第6トランジスタのエミッタに結合された抵抗素子に流れる。
そのため、トランジスタに起因する雑音は比較的低い。従って、低雑音で広い入
力ダイナミックレンジが実現される。
【０００９】 例えば、電流分割手段は、第4および第5差動回路を含む。第4差動回路は、第7
および第8トランジスタを有する。第7および第8トランジスタのエミッタは互い
に結合されており、その結合されたエミッタは、第2電流回路に接続されている
。第7トランジスタのコレクタは、第1トランジスタのコレクタに接続されている
。第7および第8トランジスタのベースは、第2および第1トランジスタのベースに
それぞれ接続されている。第5差動回路は、第9および第10トランジスタを有する
。第9および第10トランジスタのエミッタは互いに結合されており、その結合さ
れたエミッタは第3電流回路に接続されている。第10トランジスタのコレクタは
、第４トランジスタのコレクタに接続されている。第9および第10トランジスタ
のベースは、第４および第3トランジスタのベースにそれぞれ接続されている。
電流分割手段は、更に分割制御手段を含む。分割制御手段は、第1および第4トラ
ンジスタのコレクタにおける電圧の差に応じて、差動回路のトランジスタに流れ
る電流を制御する。分割制御手段は、ベース電圧制御手段を含む。ベース電圧制
御手段は、電圧差に応答して可変ベース電圧を生成する。可変ベース電圧は、第
1、第2、第4および第5差動回路におけるトランジスタのベースに供給される。可
変ベース電圧に応答して、第1、第2、第4および第5差動回路のトランジスタに流
れる電流が変化し、増幅器の利得が変化する。
および第8トランジスタを有する。第7および第8トランジスタのエミッタは互い
に結合されており、その結合されたエミッタは、第2電流回路に接続されている
。第7トランジスタのコレクタは、第1トランジスタのコレクタに接続されている
。第7および第8トランジスタのベースは、第2および第1トランジスタのベースに
それぞれ接続されている。第5差動回路は、第9および第10トランジスタを有する
。第9および第10トランジスタのエミッタは互いに結合されており、その結合さ
れたエミッタは第3電流回路に接続されている。第10トランジスタのコレクタは
、第４トランジスタのコレクタに接続されている。第9および第10トランジスタ
のベースは、第４および第3トランジスタのベースにそれぞれ接続されている。
電流分割手段は、更に分割制御手段を含む。分割制御手段は、第1および第4トラ
ンジスタのコレクタにおける電圧の差に応じて、差動回路のトランジスタに流れ
る電流を制御する。分割制御手段は、ベース電圧制御手段を含む。ベース電圧制
御手段は、電圧差に応答して可変ベース電圧を生成する。可変ベース電圧は、第
1、第2、第4および第5差動回路におけるトランジスタのベースに供給される。可
変ベース電圧に応答して、第1、第2、第4および第5差動回路のトランジスタに流
れる電流が変化し、増幅器の利得が変化する。
【００１０】 本発明の別な態様によれば、利得制御増幅器が提供される。この利得制御増幅
器は、入力電圧を増幅するための入力段増幅器と、増幅された入力段電圧を更に
増幅して出力電圧を供給するための主増幅器とを含み、入力段増幅器は利得制御
増幅器を有する。
器は、入力電圧を増幅するための入力段増幅器と、増幅された入力段電圧を更に
増幅して出力電圧を供給するための主増幅器とを含み、入力段増幅器は利得制御
増幅器を有する。
【００１１】 本発明の別な態様によれば、自動利得制御増幅器が提供される。この自動利得
制御増幅器は、入力電圧を増幅して増幅された電圧を供給する可変の利得増幅器
と、可変利得増幅器の出力電圧の変化を検出するための検出手段と、検出出力を
基準電圧と比較して、利得制御電圧を可変利得増幅器に供給するための手段とを
有する。
制御増幅器は、入力電圧を増幅して増幅された電圧を供給する可変の利得増幅器
と、可変利得増幅器の出力電圧の変化を検出するための検出手段と、検出出力を
基準電圧と比較して、利得制御電圧を可変利得増幅器に供給するための手段とを
有する。
【００１２】 ［発明の詳細な説明］ 本発明の実施例が、添付の図面を参照して例として説明される。 I．先行技術 図1は、先行技術に属するAGC増幅器を示す。そのAGC増幅器は、電圧制御形増
幅器10、ピーク検出器11、ローパスフィルタ12および電圧増幅器13を有する。増
幅器10は入力電圧ｖiを増幅する。増幅された出力電圧ｖoは、ピーク検出器11に
供給される。ピーク検出器11は出力電圧ｖoのピーク電圧を検出することによっ
て、直流電圧をフィルタ12に供給する。濾波された直流電圧Vdが電圧増幅器13に
供給される。電圧Vdと基準電圧Vrとの差に応じて、直流電圧Vgが電圧増幅器13に
よって生成される。増幅器10の利得は電圧Vgに応答して変わる。ピーク検出器11
、フィルタ12および電圧増幅器13によって形成される負帰還回路により電圧Vgが
生成され、増幅出力電圧ｖoの振幅が一定に維持される。
幅器10、ピーク検出器11、ローパスフィルタ12および電圧増幅器13を有する。増
幅器10は入力電圧ｖiを増幅する。増幅された出力電圧ｖoは、ピーク検出器11に
供給される。ピーク検出器11は出力電圧ｖoのピーク電圧を検出することによっ
て、直流電圧をフィルタ12に供給する。濾波された直流電圧Vdが電圧増幅器13に
供給される。電圧Vdと基準電圧Vrとの差に応じて、直流電圧Vgが電圧増幅器13に
よって生成される。増幅器10の利得は電圧Vgに応答して変わる。ピーク検出器11
、フィルタ12および電圧増幅器13によって形成される負帰還回路により電圧Vgが
生成され、増幅出力電圧ｖoの振幅が一定に維持される。
【００１３】 図2は、電圧制御形増幅器10の入力段増幅器を示す。それには、エミッタが結
合された一対のトランジスタ15、16および他の一対のトランジスタ18、19が含ま
れる。トランジスタ対には、対応する抵抗器17、20が含まれている。抵抗器17、
20のそれぞれの抵抗値はRcである。トランジスタ18、19のベースは、トランジス
タ16、15のベースにそれぞれ接続されている。更に、トランジスタ21および22を
有する信号入力回路が含まれている。トランジスタ21のコレクタは、トランジス
タ15、16の結合されたエミッタに接続されている。トランジスタ22のコレクタは
、トランジスタ18、19の結合されたエミッタに接続されている。トランジスタ21
、22のエミッタは、一対のエミッタ抵抗器23、24を介して結合されている。抵抗
器23、24の各抵抗値はRe／２である。抵抗器23、24の接続点は、電流シンク回路
25に接続されている。一定電流Ｉoがトランジスタ21、22の各々に流れる。増幅
されるべき入力電圧ｖi（差動電圧ｖia、ｖib）がトランジスタ21、22のベース
に供給される。電圧Vgは、トランジスタ16（18）および15（19）のベースの間に
供給される。線形動作範囲内で入力電圧ｖiを増幅するためには、その最高電圧
ｖimaxは次のような関係になければならない。 ｖimax ≦ Io × Re (1) 広いダイナミックレンジとするためには、Io × Reはできるだけ大きくされな
ければならない。同時に、ＩoとＲeは、増幅器の等価入力雑音への重要な要素で
ある。エミッタ抵抗器23、24と関連する雑音源の雑音電力は、それらの抵抗値に
比例している。トランジスタ21、22のショットノイズは、テール電流Ｉoに比例
している。低等価入力雑音とするには、エミッタ抵抗Reおよびテール電流Ioはで
きるだけ小さいものとしなければならない。2つの必要条件（広い入力ダイナミ
ックレンジおよび低等価入力雑音）は、互いに矛盾する必要条件である。ほとん
どの場合、広い入力ダイナミックレンジの条件を満たすことが入力雑音に優先す
る。
合された一対のトランジスタ15、16および他の一対のトランジスタ18、19が含ま
れる。トランジスタ対には、対応する抵抗器17、20が含まれている。抵抗器17、
20のそれぞれの抵抗値はRcである。トランジスタ18、19のベースは、トランジス
タ16、15のベースにそれぞれ接続されている。更に、トランジスタ21および22を
有する信号入力回路が含まれている。トランジスタ21のコレクタは、トランジス
タ15、16の結合されたエミッタに接続されている。トランジスタ22のコレクタは
、トランジスタ18、19の結合されたエミッタに接続されている。トランジスタ21
、22のエミッタは、一対のエミッタ抵抗器23、24を介して結合されている。抵抗
器23、24の各抵抗値はRe／２である。抵抗器23、24の接続点は、電流シンク回路
25に接続されている。一定電流Ｉoがトランジスタ21、22の各々に流れる。増幅
されるべき入力電圧ｖi（差動電圧ｖia、ｖib）がトランジスタ21、22のベース
に供給される。電圧Vgは、トランジスタ16（18）および15（19）のベースの間に
供給される。線形動作範囲内で入力電圧ｖiを増幅するためには、その最高電圧
ｖimaxは次のような関係になければならない。 ｖimax ≦ Io × Re (1) 広いダイナミックレンジとするためには、Io × Reはできるだけ大きくされな
ければならない。同時に、ＩoとＲeは、増幅器の等価入力雑音への重要な要素で
ある。エミッタ抵抗器23、24と関連する雑音源の雑音電力は、それらの抵抗値に
比例している。トランジスタ21、22のショットノイズは、テール電流Ｉoに比例
している。低等価入力雑音とするには、エミッタ抵抗Reおよびテール電流Ioはで
きるだけ小さいものとしなければならない。2つの必要条件（広い入力ダイナミ
ックレンジおよび低等価入力雑音）は、互いに矛盾する必要条件である。ほとん
どの場合、広い入力ダイナミックレンジの条件を満たすことが入力雑音に優先す
る。
【００１４】 トランジスタ15および16のコレクタ電流Icは、2つの電流mIcおよび（１−m)Ic
に分割される。ここで、m（0 ≦ m ≦ 1）は分割係数であり、利得制御電圧Vgに
よって制御される。入力段の利得Gは次の式によって与えられる。 G ∝（Rc／Re）× m (2) 良好な雑音特性を実現するためには、入力段増幅器の最大利得（m=1）は十分
に高くなければならない。それにより、AGC増幅器の全体的な等価入力雑音に対
して、電圧制御形増幅器10の次の段による影響を減らすこととなる。一般的に、
10ないし15dBの利得Gは許容されるものである。分割係数mは、トランジスタ15、
16の動作電流に影響を及ぼし、最も実際的な適用例では最小値で0.1に限られる
。
に分割される。ここで、m（0 ≦ m ≦ 1）は分割係数であり、利得制御電圧Vgに
よって制御される。入力段の利得Gは次の式によって与えられる。 G ∝（Rc／Re）× m (2) 良好な雑音特性を実現するためには、入力段増幅器の最大利得（m=1）は十分
に高くなければならない。それにより、AGC増幅器の全体的な等価入力雑音に対
して、電圧制御形増幅器10の次の段による影響を減らすこととなる。一般的に、
10ないし15dBの利得Gは許容されるものである。分割係数mは、トランジスタ15、
16の動作電流に影響を及ぼし、最も実際的な適用例では最小値で0.1に限られる
。
【００１５】 入力段増幅器の出力ダイナミックレンジは、入力ダイナミックレンジに対して
、10（20dB）の最大係数によって減らされる。入力ダイナミックレンジが200（4
6dB）であれば、増幅器の出力ダイナミックレンジは最小20（26dB）である。
、10（20dB）の最大係数によって減らされる。入力ダイナミックレンジが200（4
6dB）であれば、増幅器の出力ダイナミックレンジは最小20（26dB）である。
【００１６】 最大利得が10ないし15dB（m=1）ならば、最小利得（m=0.1）は-10dBないし−5
dB（0.3ないし0.6）である。次段における最大入力振幅が大幅に減ることはなく
、それにより、次の段が高等価入力雑音で動作することとなる。 II．実施例 II-1．実施例の回路 (a) AGC 増幅器 図3は、本発明の一実施例によるAGC増幅器を示す。図3において、AGC増幅器は
、利得制御増幅器31および主増幅器33を有する可変利得増幅器30と、ピーク検出
器35と、ピーク比較器37とを含む。増幅されるべき入力電圧ｖi（差動電圧ｖia
、ｖib）は、利得制御増幅器31に供給される。入力電圧ｖiは、最初に、利得制
御増幅器31によって増幅される。ピーク比較器37によって供給される直流電圧Vg
に応答して、増幅器31の利得は変化する。増幅された電圧ｖy（差動電圧ｖya、
ｖyb）は更に主増幅器33によって増幅され、増幅された出力電圧ｖo（差動電圧
ｖoa、ｖob）が出力される。出力電圧ｖoはピーク検出器35に供給されて、その
ピーク値が検出される。ピーク検出器35は、最大振幅でキャパシタを高速充電し
、その値を保持することにより、出力ピーク電圧を保持する（短い充電時間かつ
長い放電時間）。検出されたピーク電圧Vppはピーク比較器37に供給され、基準
電圧Vr（所望電圧）と比較される。ピーク比較器37は、リニア・対数変換器を有
しており、利得制御電圧Vg（差動電圧Vga、Vgb）を発生する。利得制御電圧Vgは
、検出されたピーク電圧Vppと基準電圧Vrとの差に応じて変化する。利得制御電
圧Vgに応答して、利得制御増幅器31はその利得を変化させる。それにより、入力
電圧ｖiの所与のダイナミックレンジにわたって出力電圧ｖoが一定に維持される
。利得制御増幅器31の入力ダイナミックレンジおよび雑音指数は、AGC増幅器の
動作性能に影響を及ぼす。 (b) 利得制御増幅器 図4は、図3で示される可変利得増幅器30に含まれる利得制御増幅器31を示す。
図4において、利得制御増幅器は、5つの差動回路および2つの制御回路を含む。
dB（0.3ないし0.6）である。次段における最大入力振幅が大幅に減ることはなく
、それにより、次の段が高等価入力雑音で動作することとなる。 II．実施例 II-1．実施例の回路 (a) AGC 増幅器 図3は、本発明の一実施例によるAGC増幅器を示す。図3において、AGC増幅器は
、利得制御増幅器31および主増幅器33を有する可変利得増幅器30と、ピーク検出
器35と、ピーク比較器37とを含む。増幅されるべき入力電圧ｖi（差動電圧ｖia
、ｖib）は、利得制御増幅器31に供給される。入力電圧ｖiは、最初に、利得制
御増幅器31によって増幅される。ピーク比較器37によって供給される直流電圧Vg
に応答して、増幅器31の利得は変化する。増幅された電圧ｖy（差動電圧ｖya、
ｖyb）は更に主増幅器33によって増幅され、増幅された出力電圧ｖo（差動電圧
ｖoa、ｖob）が出力される。出力電圧ｖoはピーク検出器35に供給されて、その
ピーク値が検出される。ピーク検出器35は、最大振幅でキャパシタを高速充電し
、その値を保持することにより、出力ピーク電圧を保持する（短い充電時間かつ
長い放電時間）。検出されたピーク電圧Vppはピーク比較器37に供給され、基準
電圧Vr（所望電圧）と比較される。ピーク比較器37は、リニア・対数変換器を有
しており、利得制御電圧Vg（差動電圧Vga、Vgb）を発生する。利得制御電圧Vgは
、検出されたピーク電圧Vppと基準電圧Vrとの差に応じて変化する。利得制御電
圧Vgに応答して、利得制御増幅器31はその利得を変化させる。それにより、入力
電圧ｖiの所与のダイナミックレンジにわたって出力電圧ｖoが一定に維持される
。利得制御増幅器31の入力ダイナミックレンジおよび雑音指数は、AGC増幅器の
動作性能に影響を及ぼす。 (b) 利得制御増幅器 図4は、図3で示される可変利得増幅器30に含まれる利得制御増幅器31を示す。
図4において、利得制御増幅器は、5つの差動回路および2つの制御回路を含む。
【００１７】 第1差動回路はエミッタ結合されたトランジスタ41、43と、トランジスタ41の
コレクタに接続された負荷抵抗器45とを有している。第2差動回路はトランジス
タ47、49と、トランジスタ49のコレクタに接続された別な負荷抵抗器51とを有し
ている。抵抗器45、51の抵抗値は、Rcである。抵抗器45、51は、電圧VCC（例え
ば+5.0V）の高電圧端子に接続されている。トランジスタ43および47のベースは
互いに接続されている。第3差動回路はトランジスタ53、55を含み、それらのエ
ミッタは、一対のエミッタ抵抗器57、59（抵抗値Re／２）を介して結合されてい
る。抵抗器57、59の接続点は、電流シンク回路61に接続されている。トランジス
タ53のコレクタは、トランジスタ41、43の結合されたエミッタに接続されている
。トランジスタ55のコレクタは、トランジスタ47、49の結合エミッタに接続され
ている。第4差動回路はエミッタ結合されたトランジスタ63、65を有しており、
それらのエミッタは電流シンク回路67に接続されている。電流シンク回路67は、
定電流Ioを吸い込む。第5差動回路はエミッタ結合されたトランジスタ69、71を
有しており、それらのエミッタは電流シンク回路72に接続されている。電流シン
ク回路72は、定電流Ｉoを吸い込む。トランジスタ63、71のコレクタは、トラン
ジスタ41、49のコレクタにそれぞれ接続されている。トランジスタ65、69のコレ
クタは、高電圧端子に接続されている。電流シンク回路61、67、72は、電圧VEE
（例えば−5.0V）の低電圧端子に接続されている。トランジスタ65、41、49、69
のベースは、互いに結合されている。トランジスタ63、43、47、71のベースは、
互いに結合されている。
コレクタに接続された負荷抵抗器45とを有している。第2差動回路はトランジス
タ47、49と、トランジスタ49のコレクタに接続された別な負荷抵抗器51とを有し
ている。抵抗器45、51の抵抗値は、Rcである。抵抗器45、51は、電圧VCC（例え
ば+5.0V）の高電圧端子に接続されている。トランジスタ43および47のベースは
互いに接続されている。第3差動回路はトランジスタ53、55を含み、それらのエ
ミッタは、一対のエミッタ抵抗器57、59（抵抗値Re／２）を介して結合されてい
る。抵抗器57、59の接続点は、電流シンク回路61に接続されている。トランジス
タ53のコレクタは、トランジスタ41、43の結合されたエミッタに接続されている
。トランジスタ55のコレクタは、トランジスタ47、49の結合エミッタに接続され
ている。第4差動回路はエミッタ結合されたトランジスタ63、65を有しており、
それらのエミッタは電流シンク回路67に接続されている。電流シンク回路67は、
定電流Ioを吸い込む。第5差動回路はエミッタ結合されたトランジスタ69、71を
有しており、それらのエミッタは電流シンク回路72に接続されている。電流シン
ク回路72は、定電流Ｉoを吸い込む。トランジスタ63、71のコレクタは、トラン
ジスタ41、49のコレクタにそれぞれ接続されている。トランジスタ65、69のコレ
クタは、高電圧端子に接続されている。電流シンク回路61、67、72は、電圧VEE
（例えば−5.0V）の低電圧端子に接続されている。トランジスタ65、41、49、69
のベースは、互いに結合されている。トランジスタ63、43、47、71のベースは、
互いに結合されている。
【００１８】 2つの制御回路のうちの1つは、分割係数制御回路73であり、その入力端子74、
75は、第1および第2差動回路のトランジスタ41および49のコレクタにそれぞれ接
続されている。入力端子74および75に生じる電圧Vc1およびVc2の電圧差に応答し
て、分割係数制御回路73は、トランジスタ43、47、63および71のベースにベース
電圧Vbaを供給する。ベース電圧Vbb（一定電圧）は直流電圧源（図示せず）によ
って、トランジスタ41、65、49および69のベースに供給される。これらのベース
は交流的に接地されている。制御回路73と、第4および第5差動回路とにより、電
流分割機能が得られる。この機能によって、負荷抵抗器45、51に流れる電流が分
割される。
75は、第1および第2差動回路のトランジスタ41および49のコレクタにそれぞれ接
続されている。入力端子74および75に生じる電圧Vc1およびVc2の電圧差に応答し
て、分割係数制御回路73は、トランジスタ43、47、63および71のベースにベース
電圧Vbaを供給する。ベース電圧Vbb（一定電圧）は直流電圧源（図示せず）によ
って、トランジスタ41、65、49および69のベースに供給される。これらのベース
は交流的に接地されている。制御回路73と、第4および第5差動回路とにより、電
流分割機能が得られる。この機能によって、負荷抵抗器45、51に流れる電流が分
割される。
【００１９】 他の制御回路は動作電流制御回路76である。動作電流制御回路76は、図3に示
されるピーク比較器37からの利得制御電圧Vg（差動電圧Vga、Vgb）に応答して、
テール電流制御電圧Vcsxを発生する。テール電流制御電圧Vcsxは、電流シンク回
路61に供給される。動作電流制御回路76は、トランジスタ53、55に流れる電流Ix
を制御する。トランジスタ41、49の各々におけるコレクタには、電流Ifが流れる
。
されるピーク比較器37からの利得制御電圧Vg（差動電圧Vga、Vgb）に応答して、
テール電流制御電圧Vcsxを発生する。テール電流制御電圧Vcsxは、電流シンク回
路61に供給される。動作電流制御回路76は、トランジスタ53、55に流れる電流Ix
を制御する。トランジスタ41、49の各々におけるコレクタには、電流Ifが流れる
。
【００２０】 増幅されるべき入力差動電圧ｖia、ｖibは、トランジスタ53、55のベースのそ
れぞれに供給される。増幅された差動電圧ｖya、ｖybは、トランジスタ53、54の
ベースから、主増幅器33に供給される。
れぞれに供給される。増幅された差動電圧ｖya、ｖybは、トランジスタ53、54の
ベースから、主増幅器33に供給される。
【００２１】 図5は動作電流制御回路76を示す。動作電流制御回路76は、利得制御電圧Vgに
比例したテール電流制御電圧Vcsxを生成する。図5において、抵抗器77と電流シ
ンク回路79は、高電圧VCCと低電圧VEEとの端子間で直列接続されている。抵抗器
77と電流シンク回路79との接続点80は、演算増幅器81の反転入力端子に接続され
ている。演算増幅器81の出力端子は、トランジスタ回路のトランジスタ83のベー
スに接続されている。トランジスタ83のエミッタは、抵抗器85を介して低電圧端
子に接続されている。トランジスタ83のコレクタは、一対のトランジスタ87、88
の結合されたエミッタに接続されている。トランジスタ88のコレクタは、演算増
幅器81の非反転入力端子に接続されていると共に、抵抗器89を介して高電圧端子
に接続されている。抵抗器77、89の抵抗値は、Rccである。抵抗器85の抵抗値は
、Rcsである。
比例したテール電流制御電圧Vcsxを生成する。図5において、抵抗器77と電流シ
ンク回路79は、高電圧VCCと低電圧VEEとの端子間で直列接続されている。抵抗器
77と電流シンク回路79との接続点80は、演算増幅器81の反転入力端子に接続され
ている。演算増幅器81の出力端子は、トランジスタ回路のトランジスタ83のベー
スに接続されている。トランジスタ83のエミッタは、抵抗器85を介して低電圧端
子に接続されている。トランジスタ83のコレクタは、一対のトランジスタ87、88
の結合されたエミッタに接続されている。トランジスタ88のコレクタは、演算増
幅器81の非反転入力端子に接続されていると共に、抵抗器89を介して高電圧端子
に接続されている。抵抗器77、89の抵抗値は、Rccである。抵抗器85の抵抗値は
、Rcsである。
【００２２】 電流シンク回路79には、一定の基準電流Ｉrefが流れる。差動利得制御電圧Vga
、Vgbが、トランジスタ88、87のベースに供給される。演算増幅器81は、電圧Vcs
xを変化させる。電圧Vcsxは、Rcc（Ｉref−Ｉcc）に比例している。Ｉccは抵抗
器89に流れる電流である。電圧Vcsxは、図4で示される利得制御増幅器のトラン
ジスタ61に供給される。
、Vgbが、トランジスタ88、87のベースに供給される。演算増幅器81は、電圧Vcs
xを変化させる。電圧Vcsxは、Rcc（Ｉref−Ｉcc）に比例している。Ｉccは抵抗
器89に流れる電流である。電圧Vcsxは、図4で示される利得制御増幅器のトラン
ジスタ61に供給される。
【００２３】 図6は、分割係数制御回路73を示す。図6において、直列接続された2つの抵抗
器91および92による分圧器が、分割係数制御回路73の両入力端子の間に接続され
ている。抵抗器91および92の接続点93は、演算増幅器94の反転入力端子に接続さ
れており、また、コンデンサ95を介して低電圧端子に接続されている。抵抗器97
および電流シンク回路98が、高電圧端子と低電圧端子との間に直列接続されてい
る。抵抗器97および電流シンク回路98の接続点は、演算増幅器94の非反転入力端
子に接続されている。抵抗器97の抵抗値はaRcであり、電流シンク回路98の電流
はIf/aである。ここで、aは整数である。演算増幅器94の出力端子は、図4で示さ
れるトランジスタ43、47、63および71のベースに接続されている。ベース電圧Vb a が変化することにより、利得制御増幅器の利得が制御される。図6で示される回
路によってベース電圧Vbaが制御され、抵抗器45、51に流れる電流が一定とされ
、且つ、定電流値Ifと等しくなる。ここで、最大利得とするには、Ｉ ≧ Ｉxmin
である。 II-2．回路の動作 テール電流制御電圧Vcsxに応答して、トランジスタ53、55のそれぞれに流れる
電流Ixは、図7で示されるように、最小値Ｉminと最大値Ｉmaxとの間で直線的に
変化する。最小動作電流Ｉminで、最小入力電圧ｖminに対する最大利得Gmaxが達
成される。最大動作電流Ｉmaxで、最大入力電圧ｖmaxに対する最小利得Ｇminが
達成される。利得制御増幅器31が最大利得Ｇmaxで動作するとき、トランジスタ4
1、65、49、69には電流が流れず、当該回路は最小動作電流Ｉminでカスコード増
幅器として動作する。そのときの電流は次のとおりである。 Ｉx = Ｉmin = Ｉf (3) 動作電流Ｉxは、最小入力電圧ｖminにおける低等価入力雑音を達成するように
最適化される。最小雑音のために、利得制御増幅器31は最大利得Gmaxで動作可能
である。
器91および92による分圧器が、分割係数制御回路73の両入力端子の間に接続され
ている。抵抗器91および92の接続点93は、演算増幅器94の反転入力端子に接続さ
れており、また、コンデンサ95を介して低電圧端子に接続されている。抵抗器97
および電流シンク回路98が、高電圧端子と低電圧端子との間に直列接続されてい
る。抵抗器97および電流シンク回路98の接続点は、演算増幅器94の非反転入力端
子に接続されている。抵抗器97の抵抗値はaRcであり、電流シンク回路98の電流
はIf/aである。ここで、aは整数である。演算増幅器94の出力端子は、図4で示さ
れるトランジスタ43、47、63および71のベースに接続されている。ベース電圧Vb a が変化することにより、利得制御増幅器の利得が制御される。図6で示される回
路によってベース電圧Vbaが制御され、抵抗器45、51に流れる電流が一定とされ
、且つ、定電流値Ifと等しくなる。ここで、最大利得とするには、Ｉ ≧ Ｉxmin
である。 II-2．回路の動作 テール電流制御電圧Vcsxに応答して、トランジスタ53、55のそれぞれに流れる
電流Ixは、図7で示されるように、最小値Ｉminと最大値Ｉmaxとの間で直線的に
変化する。最小動作電流Ｉminで、最小入力電圧ｖminに対する最大利得Gmaxが達
成される。最大動作電流Ｉmaxで、最大入力電圧ｖmaxに対する最小利得Ｇminが
達成される。利得制御増幅器31が最大利得Ｇmaxで動作するとき、トランジスタ4
1、65、49、69には電流が流れず、当該回路は最小動作電流Ｉminでカスコード増
幅器として動作する。そのときの電流は次のとおりである。 Ｉx = Ｉmin = Ｉf (3) 動作電流Ｉxは、最小入力電圧ｖminにおける低等価入力雑音を達成するように
最適化される。最小雑音のために、利得制御増幅器31は最大利得Gmaxで動作可能
である。
【００２４】 入力電圧ｖiの振幅が、最大利得Gmaxのための最大許容値より大きいときには
、動作電流Ｉxが増加し、利得制御増幅器31の直線性が維持される。どんな入力
信号振幅ｖinxに対しても直線性動作とするための条件は、上式(1)と同様である
。 Ｉx × Re ≧ ｖinx (4) 動作電流Ｉxは、最大入力電圧ｖmaxで最大値Ｉmaxとなる。利得制御増幅器31
における入力信号振幅による利得および動作電流変化が、図7に示される。利得
および動作電流は、入力信号振幅に対して直線的に変化する。
、動作電流Ｉxが増加し、利得制御増幅器31の直線性が維持される。どんな入力
信号振幅ｖinxに対しても直線性動作とするための条件は、上式(1)と同様である
。 Ｉx × Re ≧ ｖinx (4) 動作電流Ｉxは、最大入力電圧ｖmaxで最大値Ｉmaxとなる。利得制御増幅器31
における入力信号振幅による利得および動作電流変化が、図7に示される。利得
および動作電流は、入力信号振幅に対して直線的に変化する。
【００２５】 入力電圧が極めて小さいときに最大利得および最小動作電流Ｉmin（低信号対
雑音比）を達成することにより、増幅器は最小雑音で動作し、また、信号対雑音
比劣化も最小となる。入力信号振幅が大きい（高信号対雑音比）とき、増幅器に
おける入力ダイナミックレンジが拡大され、直線性が維持される。増幅器の消費
電力は、入力電圧振幅の関数で与えられる。
雑音比）を達成することにより、増幅器は最小雑音で動作し、また、信号対雑音
比劣化も最小となる。入力信号振幅が大きい（高信号対雑音比）とき、増幅器に
おける入力ダイナミックレンジが拡大され、直線性が維持される。増幅器の消費
電力は、入力電圧振幅の関数で与えられる。
【００２６】 同じ回路が主増幅器33の次段の可変利得段に使われるならば、入力信号に対す
る利得および動作電流の変化は図8で示されるようになる。利得制御増幅器31の
利得および動作電流は、入力電圧振幅に対して直線的に変化する。
る利得および動作電流の変化は図8で示されるようになる。利得制御増幅器31の
利得および動作電流は、入力電圧振幅に対して直線的に変化する。
【００２７】 トランジスタ49および41のコレクタにおける電圧は対称であり、演算増幅器94
の反転入力端子における電圧の交流成分は零である。動作電流ＩxがＩf値を越え
て更に増加するとき、分割係数mb（ｍb = 1−m）を制御するベース電圧Vbaが増
加して、2つの抵抗器45、51に流れる電流が一定に維持される。
の反転入力端子における電圧の交流成分は零である。動作電流ＩxがＩf値を越え
て更に増加するとき、分割係数mb（ｍb = 1−m）を制御するベース電圧Vbaが増
加して、2つの抵抗器45、51に流れる電流が一定に維持される。
【００２８】 トランジスタ対（63、65）、（43、41）、（47、49）、（71、69）の間の比例
係数が同じく且つkに等しいと仮定する。分割係数mと動作電流Ｉxとの関係は、
次式で与えられる。 ｍＩx +（1−ｍ)Ｉo = Ｉfあるいは Ｉx =Ｉo +（Ｉf−Ｉo）／m (5) したがって、電流Ｉoは電流Ｉfより少なくなければならない。（Ｉf−Ｉo）が
小さく且つ0.1≦m≦1であるとき、mに対するＩxの変化は、ほぼ直線的である。
係数が同じく且つkに等しいと仮定する。分割係数mと動作電流Ｉxとの関係は、
次式で与えられる。 ｍＩx +（1−ｍ)Ｉo = Ｉfあるいは Ｉx =Ｉo +（Ｉf−Ｉo）／m (5) したがって、電流Ｉoは電流Ｉfより少なくなければならない。（Ｉf−Ｉo）が
小さく且つ0.1≦m≦1であるとき、mに対するＩxの変化は、ほぼ直線的である。
【００２９】 最小入力電圧であるいは最小電圧振幅の所望範囲を越えるときの雑音指数を満
足させるために、エミッタ抵抗器および動作電流Ｉminが選択される。ここで、
Ｉmin≦Ｉfである。負荷抵抗器45、51は、最大利得条件（入力段に関して10dBな
いし15dB）および動作電圧源の範囲に依存している。最大動作電流Ｉmax ≧ ｖi max ／Ｒeは、線形動作をなすための最大入力電圧振幅、ｖimaxおよびＲeに選択
される値に依存する。増幅器の最小利得は、線形動作をなすための最大出力電圧
ｖyaおよびｖybによって決定される。利得制御増幅器31の最小利得を設定するた
めに、電流シンク回路67、72の付加的な電流源Ioは、次の式で与えられる。 Ｉo =（Ｉf−Ｉmax × ｍmin）／（Ｉ−Ｉmin） (6) 電流Ｉoにより、他のパラメータに影響を及ぼすことなく、増幅器の最小利得G
minが設定される。電流源67、72がない場合、Ｉf−(Ｉmax × ｍmin）= 0の条件
を満たすように、Ｉfの値を変更しなければならない。これは、増幅器の最大利
得に影響を及ぼす。
足させるために、エミッタ抵抗器および動作電流Ｉminが選択される。ここで、
Ｉmin≦Ｉfである。負荷抵抗器45、51は、最大利得条件（入力段に関して10dBな
いし15dB）および動作電圧源の範囲に依存している。最大動作電流Ｉmax ≧ ｖi max ／Ｒeは、線形動作をなすための最大入力電圧振幅、ｖimaxおよびＲeに選択
される値に依存する。増幅器の最小利得は、線形動作をなすための最大出力電圧
ｖyaおよびｖybによって決定される。利得制御増幅器31の最小利得を設定するた
めに、電流シンク回路67、72の付加的な電流源Ioは、次の式で与えられる。 Ｉo =（Ｉf−Ｉmax × ｍmin）／（Ｉ−Ｉmin） (6) 電流Ｉoにより、他のパラメータに影響を及ぼすことなく、増幅器の最小利得G
minが設定される。電流源67、72がない場合、Ｉf−(Ｉmax × ｍmin）= 0の条件
を満たすように、Ｉfの値を変更しなければならない。これは、増幅器の最大利
得に影響を及ぼす。
【００３０】 本発明による特定の実施例を詳述したが、請求の範囲に定義された本発明の範
囲を離脱することなく、多数の変形、修正および応用例がある。例えば、利得制
御増幅器は、シングルエンド形適用回路と互換性がある。異なる形式のトランジ
スタが使用可能であり、電流シンク回路は電流供給源回路で置き換えられる。
囲を離脱することなく、多数の変形、修正および応用例がある。例えば、利得制
御増幅器は、シングルエンド形適用回路と互換性がある。異なる形式のトランジ
スタが使用可能であり、電流シンク回路は電流供給源回路で置き換えられる。
【図１】 図１は、先行技術のAGC増幅器を示すブロック図である。
【図２】 図２は、図1に示される電圧制御形増幅器の入力段増幅器を示す回路図である
。
。
【図３】 図３は、本発明の一実施例によるAGC増幅器を示すブロック図である。
【図４】 図４は、図3に示される可変利得増幅器で使われる入力段増幅器を示す回路図
である。
である。
【図５】 図５は、図4に示される入力段増幅器で使われる動作電流制御回路の回路図で
ある。
ある。
【図６】 図６は、図4に示される入力段増幅器で使われる分割比制御回路を示す回路図
である。
である。
【図７】 図７は、入力信号振幅に対する利得および動作電流変化を示す。
【図８】 図８は、利得および次に続く段に供給される電流を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワイト， マーク エス． カナダ， オンタリオ ケー１エス ４ワ イ５， オタワ， フルトン アヴェニュ ー 39 (72)発明者 ハウレット， キャサリン ルイーズ カナダ， オンタリオ ケー２エル ３エ ー４， カナタ， タンブリン クレッセ ント 42 Ｆターム(参考） 5J100 AA03 AA15 AA16 BA06 BB01 BB21 BC03 CA18 DA06 EA02 FA02 5K052 AA02 BB02 BB32 DD15 EE13 EE32 GG16 GG32 5K061 AA10 CC08 CC25 CC52 CD05 5K062 AB06 AD04 AD09 AG01
Claims (16)
- 【請求項１】 入力電圧を増幅し、増幅された出力電圧を供給するための利
得制御増幅器において、 第1および第2トランジスタおよび第1負荷素子を有する第1差動回路であって、
前記1および第2トランジスタのエミッタは互いに結合され、前記第1負荷素子は
前記第1トランジスタのコレクタに接続されている前記第1差動回路と、 第3および第4トランジスタおよび第2負荷素子を有する第2差動回路であって、
前記第3および第４トランジスタのエミッタは互いに結合され、前記第2負荷素子
は前記第４トランジスタのコレクタに接続され、前記第3および第４トランジス
タのベースは前記第2および第1トランジスタのベースにそれぞれ接続され、前記
増幅された出力電圧が前記第1および第４トランジスタのコレクタから供給され
る前記第2差動回路と、 第5および第6トランジスタを有する第3差動回路であって、前記第5および第6
トランジスタのエミッタは一対の抵抗素子を介して互いに結合されており、当該
抵抗素子の接続点は第1電流回路に接続され、前記第5トランジスタのコレクタは
前記第1および第2トランジスタのエミッタに接続され、前記第6トランジスタの
コレクタは前記第3および第4トランジスタのエミッタに接続され、前記入力電圧
は前記第5および第6トランジスタのベースに供給される前記第3差動回路と、 前記第1および第2負荷素子にそれぞれのトランジスタから流れる電流を分割す
るための電流分割手段と、 を備えることを特徴とする利得制御増幅器。 - 【請求項２】 請求項1に記載の利得制御増幅器において、 前記電流分割手段は、 前記第1トランジスタから前記第1負荷素子に流れる電流を分割する第４差動回
路であって、当該第４差動回路は第7および第８トランジスタを有し、前記第7お
よび第８トランジスタのエミッタは互いに結合され、その結合されたエミッタは
第2電流回路に接続され、前記第7トランジスタのコレクタは前記第1トランジス
タのコレクタに接続され、前記第7および第８トランジスタのベースが前記第2お
よび第1トランジスタのベースにそれぞれ接続された前記第４差動回路と、 前記第４トランジスタから前記第2負荷素子に流れる電流を分割する第5差動回
路であって、当該第5差動回路は第9および第10トランジスタを有し、前記第9お
よび第10トランジスタのエミッタは互いに結合され、その結合されたエミッタは
第3電流回路に接続され、前記第10トランジスタのコレクタは前記第４トランジ
スタのコレクタに接続され、前記第9および第10トランジスタのベースが前記第
４および第3トランジスタのベースにそれぞれ接続された前記第5差動回路と、 を備えることを特徴とする利得制御増幅器。 - 【請求項３】 請求項2に記載の利得制御増幅器において、 前記電流分割手段は、 前記第1および第４トランジスタのコレクタにおける電圧の差に応じて前記差
動回路のトランジスタに流れる電流を制御するための分割制御手段を更に備える
ことを特徴とする利得制御増幅器。 - 【請求項４】 請求項3に記載の利得制御増幅器において、 前記分割制御手段は、電圧差に応じて可変ベース電圧を生成するためのベース
電圧制御手段を備え、前記可変ベース電圧は前記第1、第2、第４および第5差動
回路のトランジスタのベースに供給されることを特徴とする利得制御増幅器。 - 【請求項５】 請求項4に記載の利得制御増幅器において、 前記ベース電圧制御手段は、負荷電圧を分圧するための分圧手段と、前記分圧
手段からの分圧電圧に応答して、前記可変ベース電圧を供給するための第1動作
手段とを備えることを特徴とする利得制御増幅器。 - 【請求項６】 請求項5に記載の利得制御増幅器において、 前記第1動作手段は、 第1基準電圧を提供するための手段と、 前記分圧電圧と前記第1基準電圧との差電圧を増幅し、前記第2，第3，第7およ
び第10トランジスタのベースに可変ベース電圧を供給する演算増幅器と、 を備えることを特徴とする利得制御増幅器。 - 【請求項７】 請求項6に記載の利得制御増幅器において、 前記分圧手段は、直列に接続され等しい抵抗値を有する第1および第2抵抗素子
を備えることを特徴とする利得制御増幅器。 - 【請求項８】 請求項7に記載の利得制御増幅器において、 前記第1，第4、第８および第9トランジスタのベースには、直流定電圧が供給
されることを特徴とする利得制御増幅器。 - 【請求項９】 請求項8に記載の利得制御増幅器において、 前記入力電圧および増幅された出力電圧は差動形であることを特徴とする利得
制御増幅器。 - 【請求項１０】 請求項1に記載の利得制御増幅器において、 入力可変電圧に応答して前記第1電流回路の電流を制御するための電流制御手
段を更に含んでいることを特徴とする利得制御増幅器。 - 【請求項１１】 請求項10に記載の利得制御増幅器において、 前記電流制御手段は、前記入力可変電圧および第2基準電圧に応答して電流制
御電圧を発生する電圧発生手段を備え、前記電流制御電圧は前記第1電流回路の
電流を変化させることを特徴とする利得制御増幅器。 - 【請求項１２】 請求項11に記載の利得制御増幅器において、 前記電圧発生手段は、 前記入力可変電圧および前記電流制御電圧に応じて可変出力電圧を供給するた
めのトランジスタ回路と、 前記可変出力電圧および前記第2基準電圧に応答して前記電流制御電圧を供給
するための第2動作手段と、 を備えることを特徴とする利得制御増幅器。 - 【請求項１３】 請求項12に記載の利得制御増幅器において、 前記第2動作手段は、前記可変出力電圧と前記第2基準電圧との差電圧を増幅し
、前記電流制御電圧を前記第1電流回路に供給することを特徴とする利得制御増
幅器。 - 【請求項１４】 請求項13に記載の利得制御増幅器において、 前記トランジスタ回路は、カスケード接続された第11および第12トランジスタ
を有し、前記電流制御電圧は、前記第11トランジスタのベースに供給され、前記
可変出力電圧は前記第12トランジスタに流れる電流に関連して変化することを特
徴とする利得制御増幅器。 - 【請求項１５】 入力電圧を増幅するための入力段増幅器と、入力段で増幅
された電圧を更に増幅して出力電圧を供給するための主増幅器とを備え、 前記入力段増幅器は、請求項1によって定義される利得制御増幅器を有するこ
とを特徴とする可変利得増幅器。 - 【請求項１６】 入力電圧を増幅して増幅された電圧を供給するようにした
請求項15で定義される可変利得増幅器と、 該可変利得増幅器の出力電圧の変化を検出するための検出手段と、 該検出出力を基準電圧と比較して利得制御電圧を前記可変利得増幅器に供給す
るための手段と、 を備えた自動利得制御増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/226,154 US6169452B1 (en) | 1999-01-07 | 1999-01-07 | Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter |
| US09/226,154 | 1999-01-07 | ||
| PCT/CA1999/001203 WO2000041298A1 (en) | 1999-01-07 | 1999-12-16 | Gain control amplifier, variable gain amplifier and automatic gain control amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002534885A true JP2002534885A (ja) | 2002-10-15 |
Family
ID=22847787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000592933A Pending JP2002534885A (ja) | 1999-01-07 | 1999-12-16 | 利得制御増幅器、可変利得増幅器および自動利得制御増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6169452B1 (ja) |
| EP (1) | EP1062727B1 (ja) |
| JP (1) | JP2002534885A (ja) |
| CA (1) | CA2318146C (ja) |
| DE (1) | DE69909067T2 (ja) |
| WO (1) | WO2000041298A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754478B1 (en) | 1998-07-24 | 2004-06-22 | Gct Semiconductor, Inc. | CMOS low noise amplifier |
| US6424192B1 (en) | 1998-07-24 | 2002-07-23 | Gct Semiconductor, Inc. | Phase lock loop (PLL) apparatus and method |
| US6194947B1 (en) | 1998-07-24 | 2001-02-27 | Global Communication Technology Inc. | VCO-mixer structure |
| US7035351B1 (en) | 1998-07-24 | 2006-04-25 | Gct Semiconductor, Inc. | Automatic gain control loop apparatus |
| US6483355B1 (en) * | 1998-07-24 | 2002-11-19 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver and method of using same |
| US6956905B1 (en) * | 2000-03-23 | 2005-10-18 | Xilinx, Inc. | Peak detector circuit |
| US6452445B1 (en) * | 2000-06-15 | 2002-09-17 | Motorola, Inc. | Voltage controlled variable gain element |
| JP2002043876A (ja) * | 2000-07-24 | 2002-02-08 | Matsushita Electric Ind Co Ltd | Ａｇｃ回路 |
| US6766153B2 (en) | 2001-04-02 | 2004-07-20 | Itran Communications Ltd. | Dynamic automatic gain control circuit employing kalman filtering |
| US6710657B2 (en) | 2001-10-12 | 2004-03-23 | Anadigics, Inc. | Gain control circuit with well-defined gain states |
| US6798291B2 (en) * | 2002-11-12 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Variable gain current amplifier with a feedback loop including a differential pair |
| US6980053B2 (en) * | 2004-05-24 | 2005-12-27 | Broadcom Corporation | Adaptable voltage control for a variable gain amplifier |
| ATE460772T1 (de) * | 2005-04-19 | 2010-03-15 | Alcatel Lucent | Analog-multiplizierer |
| KR100835983B1 (ko) * | 2006-12-05 | 2008-06-09 | 한국전자통신연구원 | 자동 이득 조절을 위한 검출기 |
| KR101787761B1 (ko) * | 2011-08-09 | 2017-10-18 | 삼성전자주식회사 | Ｒｆ 증폭기 |
| WO2013061252A2 (en) | 2011-10-24 | 2013-05-02 | Cochlear Limited | Post-filter common-gain determination |
| JP2016187080A (ja) * | 2015-03-27 | 2016-10-27 | 住友電気工業株式会社 | 利得可変差動増幅回路 |
| US11057011B2 (en) * | 2019-04-05 | 2021-07-06 | Semiconductor Components Industries, Llc | Amplifiers suitable for mm-wave signal splitting and combining |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3924318B2 (ja) * | 1994-10-28 | 2007-06-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得制御可能な増幅器、利得制御可能な増幅器からなる受信機、及び信号振幅を制御する方法 |
| US5587689A (en) * | 1995-09-28 | 1996-12-24 | Analog Devices, Inc. | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion |
| US5896063A (en) * | 1997-04-30 | 1999-04-20 | Maxim Integrated Products, Inc. | Variable gain amplifier with improved linearity and bandwidth |
-
1999
- 1999-01-07 US US09/226,154 patent/US6169452B1/en not_active Expired - Fee Related
- 1999-12-16 WO PCT/CA1999/001203 patent/WO2000041298A1/en active IP Right Grant
- 1999-12-16 DE DE69909067T patent/DE69909067T2/de not_active Expired - Fee Related
- 1999-12-16 EP EP99960736A patent/EP1062727B1/en not_active Expired - Lifetime
- 1999-12-16 JP JP2000592933A patent/JP2002534885A/ja active Pending
- 1999-12-16 CA CA002318146A patent/CA2318146C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69909067T2 (de) | 2003-12-18 |
| US6169452B1 (en) | 2001-01-02 |
| EP1062727B1 (en) | 2003-06-25 |
| CA2318146C (en) | 2003-08-05 |
| CA2318146A1 (en) | 2000-07-13 |
| DE69909067D1 (de) | 2003-07-31 |
| EP1062727A1 (en) | 2000-12-27 |
| WO2000041298A1 (en) | 2000-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002534885A (ja) | 利得制御増幅器、可変利得増幅器および自動利得制御増幅器 | |
| US6049251A (en) | Wide-dynamic-range variable-gain amplifier | |
| US7944196B2 (en) | RF detector with crest factor measurement | |
| JP4291354B2 (ja) | デシベル−線形出力電圧を有する増幅段 | |
| US6333675B1 (en) | Variable gain amplifier with gain control voltage branch circuit | |
| US6559717B1 (en) | Method and/or architecture for implementing a variable gain amplifier control | |
| GB2259782A (en) | Detecting RF signals | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| US7554393B2 (en) | Signal amplifier | |
| US7759983B2 (en) | Device for comparing the peak value of at least one voltage signal with a reference voltage | |
| US5389893A (en) | Circuit for a controllable amplifier | |
| US6710654B2 (en) | Bipolar class AB folded cascode operational amplifier for high-speed applications | |
| US6756841B2 (en) | Variable offset amplifier circuits and their applications | |
| US7538614B1 (en) | Differential amplifier with independent output common mode adjustment | |
| US6590437B2 (en) | Logarithmic amplifier | |
| EP1357664B1 (en) | Variable gain amplifer | |
| US20020089346A1 (en) | Power supply for individually controlling discharge current and absorbing current as output current supplied to load | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| CN117134713B (zh) | 一种带修调的高增益快响应误差放大器及其控制方法 | |
| JPH1028023A (ja) | 利得可変増幅装置 | |
| JPH04319805A (ja) | 利得可変増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH10336063A (ja) | Ｒｓｓｉ出力回路 | |
| JP2001156564A (ja) | 可変利得増幅回路 | |
| JP2000151311A (ja) | ゲイン制御装置 |