JPH0513671A - 厚膜回路基板 - Google Patents
厚膜回路基板Info
- Publication number
- JPH0513671A JPH0513671A JP15918291A JP15918291A JPH0513671A JP H0513671 A JPH0513671 A JP H0513671A JP 15918291 A JP15918291 A JP 15918291A JP 15918291 A JP15918291 A JP 15918291A JP H0513671 A JPH0513671 A JP H0513671A
- Authority
- JP
- Japan
- Prior art keywords
- protective layer
- thick
- film resistor
- wire bonding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】厚膜回路基板において、ボンディング強度を低
下させないボンディングを可能とする。 【構成】ワイヤボンディング前に半田レジストを兼ねる
配線層１３を第一の保護層１５で保護する。ワイヤボン
ディング後に厚膜抵抗体１２を第二の保護層２０で保護
する。
下させないボンディングを可能とする。 【構成】ワイヤボンディング前に半田レジストを兼ねる
配線層１３を第一の保護層１５で保護する。ワイヤボン
ディング後に厚膜抵抗体１２を第二の保護層２０で保護
する。
Description
【０００１】
【産業上の利用分野】この発明は厚膜抵抗基板に係り、
特にワイヤボンディング性を向上した厚膜回路基板に関
する。
特にワイヤボンディング性を向上した厚膜回路基板に関
する。
【０００２】
【従来の技術】近年、電子機器の小型軽量化を図るた
め、ハイブリッドＩＣが多用されてきている。ハイブリ
ッドＩＣは一般的にアルミナなどの絶縁基板上に導電性
ペーストや抵抗ペーストを印刷、焼成して配線パターン
や抵抗体を形成した印刷配線基板上にチップタイプの受
動素子やフラットパッケージなどの能動素子を実装した
ものである。このような、ハイブリッドＩＣは高密度、
高機能化するために、ベアチップ技術が取り入れられて
きている。なかんずくワイヤボンディングを用いた実装
は一般的である。
め、ハイブリッドＩＣが多用されてきている。ハイブリ
ッドＩＣは一般的にアルミナなどの絶縁基板上に導電性
ペーストや抵抗ペーストを印刷、焼成して配線パターン
や抵抗体を形成した印刷配線基板上にチップタイプの受
動素子やフラットパッケージなどの能動素子を実装した
ものである。このような、ハイブリッドＩＣは高密度、
高機能化するために、ベアチップ技術が取り入れられて
きている。なかんずくワイヤボンディングを用いた実装
は一般的である。
【０００３】図２はワイヤボンディングによる実装技術
を用いた従来の製造プロセスを示したものである。
を用いた従来の製造プロセスを示したものである。
【０００４】図２の（ａ）において、３０はアルミナで
形成された絶縁基板である。絶縁基板３０上には、酸化
ルテニウム系の抵抗体ペーストを印刷、焼成して厚膜抵
抗体３１を形成する。続いて図２の（ｂ）に示すよう
に、銅系の導電性ペーストを印刷、窒素中で焼成して配
線層３２を作成する。図２（ｃ）において、破線で示す
レーザー光３３を用いて厚膜抵抗体３１の一部をカット
することによって、所望の抵抗値にトリミングする。続
いて図２の（ｄ）に示すように、配線層３２および厚膜
抵抗体３１を保護するために、シリコン樹脂による保護
層３４を形成する。
形成された絶縁基板である。絶縁基板３０上には、酸化
ルテニウム系の抵抗体ペーストを印刷、焼成して厚膜抵
抗体３１を形成する。続いて図２の（ｂ）に示すよう
に、銅系の導電性ペーストを印刷、窒素中で焼成して配
線層３２を作成する。図２（ｃ）において、破線で示す
レーザー光３３を用いて厚膜抵抗体３１の一部をカット
することによって、所望の抵抗値にトリミングする。続
いて図２の（ｄ）に示すように、配線層３２および厚膜
抵抗体３１を保護するために、シリコン樹脂による保護
層３４を形成する。
【０００５】図２（ｅ）においてチップ部品３５を、た
とえばリフロー半田装置により半田付けする。そして、
図２（ｆ）においてベアチップ３６をダイボンディング
パッド上にダイボンディングしたのち、金ワイヤ３７に
よりボールボンディングを行い、ベアチップ３６と配線
層３２を接続する。図２（ｇ）において、金ワイヤ３７
のボンディング部をボンディング樹脂３８により保護
し、リードフレーム３９を配線層３２と半田付けする。
とえばリフロー半田装置により半田付けする。そして、
図２（ｆ）においてベアチップ３６をダイボンディング
パッド上にダイボンディングしたのち、金ワイヤ３７に
よりボールボンディングを行い、ベアチップ３６と配線
層３２を接続する。図２（ｇ）において、金ワイヤ３７
のボンディング部をボンディング樹脂３８により保護
し、リードフレーム３９を配線層３２と半田付けする。
【０００６】上記した構成の厚膜回路基板においては、
シリコン樹脂による保護層３４の硬化時にシリコン樹脂
に含まれる低分子シロキサンなどが大気中に拡散する。
これがボンディングパッドを汚染するため、ボンディン
グ強度が低下するという問題が発生した。しかしシリコ
ン樹脂による保護層３４は半田レジストも兼ねるため完
全になくすことができず、エポキシ樹脂以外の樹脂に置
き換えることもかんがえられるが、厚膜抵抗体３１の信
頼性の確認がシリコン樹脂以外では困難であることがわ
かった。
シリコン樹脂による保護層３４の硬化時にシリコン樹脂
に含まれる低分子シロキサンなどが大気中に拡散する。
これがボンディングパッドを汚染するため、ボンディン
グ強度が低下するという問題が発生した。しかしシリコ
ン樹脂による保護層３４は半田レジストも兼ねるため完
全になくすことができず、エポキシ樹脂以外の樹脂に置
き換えることもかんがえられるが、厚膜抵抗体３１の信
頼性の確認がシリコン樹脂以外では困難であることがわ
かった。
【０００７】
【発明が解決しようとする課題】上記したように従来の
厚膜回路基板ではその構造や製造プロセスのため、十分
なワイヤボンディング強度を得ることができなかった。
厚膜回路基板ではその構造や製造プロセスのため、十分
なワイヤボンディング強度を得ることができなかった。
【０００８】この発明は上記の問題点を除去し、ボンデ
ィング強度を低下させることなく、ボンディングの行え
る厚膜回路基板を提供することを目的とするものであ
る。
ィング強度を低下させることなく、ボンディングの行え
る厚膜回路基板を提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】この発明は絶縁基板上に
銅系の配線層および酸化ルテニウムの厚膜抵抗体を形成
し、トリミングを行ったのち、半田レジストおよび配線
層の保護層として厚膜抵抗部分を除いてボンディング性
に影響の少ないエポキシ系などの樹脂層を形成し、ワイ
ヤボンディング終了後に厚膜抵抗上にシリコン樹脂層を
形成したものである。
銅系の配線層および酸化ルテニウムの厚膜抵抗体を形成
し、トリミングを行ったのち、半田レジストおよび配線
層の保護層として厚膜抵抗部分を除いてボンディング性
に影響の少ないエポキシ系などの樹脂層を形成し、ワイ
ヤボンディング終了後に厚膜抵抗上にシリコン樹脂層を
形成したものである。
【００１０】
【作用】上記した手段により、シリコン樹脂の形成まで
にワイヤボンディングを行うため、ボンディングの低下
がないとともに、厚膜抵抗体の信頼性も維持でき半田付
け時にもレジストが形成されているため、半田ブリッジ
などの問題も発生しないものとなる。
にワイヤボンディングを行うため、ボンディングの低下
がないとともに、厚膜抵抗体の信頼性も維持でき半田付
け時にもレジストが形成されているため、半田ブリッジ
などの問題も発生しないものとなる。
【００１１】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１はこの発明のー実施例を示すも
のである。
て詳細に説明する。図１はこの発明のー実施例を示すも
のである。
【００１２】図１の（ａ）において、１１はたとえばア
ルミナで形成された絶縁基板である。この絶縁基板１１
上に酸化ルテニウム系抵抗体ペーストを印刷、焼成して
厚膜抵抗体１２を形成する。図１（ｂ）において銅系の
導電性ペーストを印刷、窒素中で焼成して配線層１３を
形成する。次に図１（ｃ）の破線に示すように、レーザ
ー光１４を用いて厚膜抵抗体１２の抵抗値のトリミング
を行う。図１（ｄ）では半田レジストおよび配線層１３
の保護としてボンディング性に影響の少ないエポキシな
どの樹脂により、厚膜抵抗体１２を除く部分に第一の保
護層１５を形成する。
ルミナで形成された絶縁基板である。この絶縁基板１１
上に酸化ルテニウム系抵抗体ペーストを印刷、焼成して
厚膜抵抗体１２を形成する。図１（ｂ）において銅系の
導電性ペーストを印刷、窒素中で焼成して配線層１３を
形成する。次に図１（ｃ）の破線に示すように、レーザ
ー光１４を用いて厚膜抵抗体１２の抵抗値のトリミング
を行う。図１（ｄ）では半田レジストおよび配線層１３
の保護としてボンディング性に影響の少ないエポキシな
どの樹脂により、厚膜抵抗体１２を除く部分に第一の保
護層１５を形成する。
【００１３】図１（ｅ）において、チップ部品１６をた
とえばリフロー半田装置にて半田付けする。次に図１
（ｆ）に示すように、ベアチップ１７をダイボンディン
グパッド上にダイボンディングし、金ワイヤ１８によ
り、ボールボンディングを行う。これによりベアチップ
１７と配線層１３を接続する。図１（ｇ）では、金ワイ
ヤ１８によるボンディング部はポッティンク樹脂１９に
より保護し、厚膜抵抗体１２上にはディスペンサを用い
てシリコン樹脂を塗布し、第二の保護層２０を形成す
る。そして図１（ｈ）に示すようにリードフレーム２１
を配線層１３と半田付けする。
とえばリフロー半田装置にて半田付けする。次に図１
（ｆ）に示すように、ベアチップ１７をダイボンディン
グパッド上にダイボンディングし、金ワイヤ１８によ
り、ボールボンディングを行う。これによりベアチップ
１７と配線層１３を接続する。図１（ｇ）では、金ワイ
ヤ１８によるボンディング部はポッティンク樹脂１９に
より保護し、厚膜抵抗体１２上にはディスペンサを用い
てシリコン樹脂を塗布し、第二の保護層２０を形成す
る。そして図１（ｈ）に示すようにリードフレーム２１
を配線層１３と半田付けする。
【００１４】上記したこの発明の実施例の構成によれ
ば、ワイヤボンディング後にシリコン樹脂による第二の
保護層２０を形成しているため、ボンディング強度の低
下がなく、厚膜抵抗体１２の信頼性も保持することがで
きる。また第一の保護層１５が半田レジストの役目を果
たすため、半田付け時のブリッジなどの発生もない。
ば、ワイヤボンディング後にシリコン樹脂による第二の
保護層２０を形成しているため、ボンディング強度の低
下がなく、厚膜抵抗体１２の信頼性も保持することがで
きる。また第一の保護層１５が半田レジストの役目を果
たすため、半田付け時のブリッジなどの発生もない。
【００１５】
【発明の効果】以上記載したように、この発明の厚膜回
路基板によればシリコン樹脂による保護層はワイヤボン
ディング後に形成されることから、ボンディング強度の
低下もなく厚膜抵抗体の信頼性も向上する。
路基板によればシリコン樹脂による保護層はワイヤボン
ディング後に形成されることから、ボンディング強度の
低下もなく厚膜抵抗体の信頼性も向上する。
【００１６】従来の断面図である。
【図１】この発明の一実施例を示す断面図である。
【図２】従来の断面図である。
１２………厚膜抵抗体 １３………配線層 １５………第一の保護層 ２０………第二の保護層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 康人 東京都港区新橋３丁目３番９号 東芝オー デイオ・ビデオエンジニアリング株式会社 内
Claims (1)
- 【特許請求の範囲】 【請求項１】 ワイヤボンディングによりベアチップ実
装を行う厚膜回路基板において、 ワイヤボンディング前に半田レジストを兼ねた配線層の
みを保護する第一の保護層を形成し、ワイヤボンディン
グ後に厚膜抵抗体を保護する第二の保護層を形成するこ
とを特徴とする厚膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15918291A JPH0513671A (ja) | 1991-06-28 | 1991-06-28 | 厚膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15918291A JPH0513671A (ja) | 1991-06-28 | 1991-06-28 | 厚膜回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513671A true JPH0513671A (ja) | 1993-01-22 |
Family
ID=15688103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15918291A Withdrawn JPH0513671A (ja) | 1991-06-28 | 1991-06-28 | 厚膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513671A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6375221B1 (en) | 1998-12-16 | 2002-04-23 | Unipres Corporation | Mounting structure of suspension member |
| JP2002368391A (ja) * | 2001-06-05 | 2002-12-20 | Sony Corp | 配線基板、電子機器及び電子部品の実装方法 |
-
1991
- 1991-06-28 JP JP15918291A patent/JPH0513671A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6375221B1 (en) | 1998-12-16 | 2002-04-23 | Unipres Corporation | Mounting structure of suspension member |
| JP2002368391A (ja) * | 2001-06-05 | 2002-12-20 | Sony Corp | 配線基板、電子機器及び電子部品の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| US7638862B2 (en) | Die attach paddle for mounting integrated circuit die | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JP2801810B2 (ja) | 樹脂封止型半導体装置 | |
| US6972488B2 (en) | Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin | |
| JPH0513671A (ja) | 厚膜回路基板 | |
| US6949823B2 (en) | Method and apparatus for high electrical and thermal performance ball grid array package | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH10189863A (ja) | 実装用基板 | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| KR100708045B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
| JP2809191B2 (ja) | 半導体チップの実装方法 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JPH0670243U (ja) | 回路基板装置 | |
| JPH0286138A (ja) | 半導体装置 | |
| JPH05136289A (ja) | 厚膜回路基板 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPH03245541A (ja) | 表面実装部品用回路基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |