JPH0513476A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0513476A
JPH0513476A JP3185642A JP18564291A JPH0513476A JP H0513476 A JPH0513476 A JP H0513476A JP 3185642 A JP3185642 A JP 3185642A JP 18564291 A JP18564291 A JP 18564291A JP H0513476 A JPH0513476 A JP H0513476A
Authority
JP
Japan
Prior art keywords
base
pellet
material layer
layer
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3185642A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Akiro Hoshi
彰郎 星
Hidemasa Kagii
秀政 鍵井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP3185642A priority Critical patent/JPH0513476A/ja
Publication of JPH0513476A publication Critical patent/JPH0513476A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 ペレットとベースとの熱膨張係数差に基づい
て発生する応力のガラス封着部への集中を防止する。 【構成】 アルミナセラミックから成るベース11に銀
を主成分とする銀ペースト15を用いて緩衝材層14
を、その厚さが0.020mm以上になるように形成
し、この緩衝材層14上にシリコンペレット22を金−
シリコン共晶層21によりボンディングする。 【効果】 アルミナセラミックとシリコンとの熱膨張係
数差に基づく熱的変動時におけるベース11とペレット
22との変形量の差を、緩衝材層14の塑性変形によっ
て吸収することができるため、その変形量差によるベー
ス22における応力を抑制することができ、その結果、
ガラス封着部24における剥離やクラックの発生を未然
に防止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造技
術、特に、気密封止パッケージのセラミックベースに半
導体ペレットを金−シリコン共晶層によってボンディン
グする技術に関し、例えば、集積回路が形成されたシリ
コンペレットが気密封止パッケージのアルミナセラミッ
クから成るベースにボンディングされている半導体集積
回路装置(以下、ICという。)の製造に利用して有効
な技術に関する。
【0002】
【従来の技術】一般に、気密封止パッケージを備えてい
るICとして、電子回路が作り込まれているシリコンペ
レット(以下、ペレットという。)と、このペレットに
電気的に接続され、前記電子回路を外部に取り出す複数
本のリードと、アルミナセラミックが用いられてペレッ
トおよびリードのインナ部群を気密封止するパッケージ
とを備えているものがある。そして、この気密封止パッ
ケージは、前記ペレットがボンディングされているベー
スと、このベースにペレットを被覆するように被せられ
ているキャップと、低融点ガラスが用いられてベースと
キャップとの合わせ面間に形成され、ベースとキャップ
とを封着しており、前記リード群が貫通されているガラ
ス封着部とから構成されている。
【0003】このような気密封止パッケージを備えてい
るICの製造方法において、アルミナセラミックが用い
られて形成されているベース上にペレットをボンディン
グする方法としては、アルミナセラミックから成るベー
ス上にボンディング床が、金、または、銀を主成分とす
る材料が用いられて数μmの厚さで形成され、このボン
ディング床上にペレットが金−シリコン共晶層によって
ボンディングされる方法、がある。
【0004】なお、気密封止パッケージを備えているI
Cの製造方法を述べてある例としては、特開平1−17
5757号公報がある。
【0005】
【発明が解決しようとする課題】しかし、ペレットがア
ルミナセラミックベースに形成されたボンディング床上
に金−シリコン共晶層によってボンディングされる方法
においては、例えば、ペレットサイズが10mm□以上
に大きくなると、ペレット(シリコン)とベース(アル
ミナセラミック)との熱膨張係数差に基づいて機械的応
力が発生し、この応力が底融点ガラスによって形成され
たガラス封着部に集中するため、ガラス封着部に剥離や
クラックが発生する(その原理の詳細は、後述する。)
という問題点があることが、本発明者によって明らかに
された。
【0006】本発明の目的は、ペレットとベースとの熱
膨張係数差に基づいて発生する応力のガラス封着部への
集中を防止することができる半導体装置およびその製造
方法を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、電子回路が作り込まれている半
導体ペレットと、この半導体ペレットに電気的に接続さ
れ、前記電子回路を外部に取り出す複数本のリードと、
半導体ペレットおよびリードのインナ部群を気密封止す
るパッケージとを備えており、前記パッケージは前記半
導体ペレットがボンディングされているベースと、この
ベースに半導体ペレットを被覆するように被せられてい
るキャップと、低融点ガラスが用いられてベースとキャ
ップとの合わせ面間に形成されてベースとキャップとを
封着しており、前記リード群が貫通されているガラス封
着部とを備えている半導体装置において、前記気密封止
パッケージにおけるベースに銀を主成分とする材料から
成る緩衝材層が、厚さが0.020mm以上に形成され
ており、この緩衝材層上に前記半導体ペレットが金−シ
リコン共晶層によりボンディングされていることを特徴
とする。
【0010】
【作用】前記した手段によれば、半導体ペレットとベー
スとの間に、軟らかい銀を主成分とする材料から成る緩
衝材層が20μm以上の厚さに形成されているため、ペ
レットとベースとの熱膨張係数差によって発生する応力
は、緩衝材層が塑性変形することにより、吸収されるこ
とになる。この吸収によって、ペレットとベースとの熱
膨張係数差に基づいて発生した応力がガラス封着部へ集
中するのを防止することができるため、ガラス封着部に
剥離やクラックが発生するのを未然に防止することがで
きる。
【0011】
【実施例】図1は本発明の一実施例である気密封止パッ
ケージを備えているICの応力吸収原理を説明するため
の説明図、図2は同じく比較例を示す説明図である。図
3は剥離発生率と緩衝材層の厚さとの関係を示すグラフ
である。図4以降は本発明の一実施例である気密封止パ
ッケージを備えているICの製造方法を示す各説明図で
ある。
【0012】本実施例において、本発明に係る半導体装
置は、表面実装形の気密封止パッケージを備えているI
Cの一例であるフラット・パッケージ・オブ・ガラスI
C(以下、FPG・ICという。)として構成されてい
る。
【0013】このFPG・IC26は、電子回路が作り
込まれた半導体ペレットとしてのシリコンペレット(以
下、ペレットという。)22を備えており、ペレット2
2は気密封止パッケージ25内に封止されている。この
FPG・IC26における気密封止パッケージ25は、
アルミナセラミックが用いられて形成されており、ペレ
ット22が金−シリコン共晶層からなるボンディング層
21により接合されたベース11と、ベースと同質の材
料が用いられて形成されており、ベースに被着されるキ
ャップ18とがその合わせ面間に低融点ガラスからなる
封着部24により封着されることにより構成されてい
る。気密封止パッケージ25の内部にはリード9群がベ
ースとキャップとの合わせ面間のガラス封着部24を貫
通するようにして挿入されており、このリード群は後述
するように多連リードフレームが用いられて形成されて
いる。パッケージ25の内部において、各リードとペレ
ットの各電極との間にはワイヤ23がその両端部をボン
ディングされて橋絡されており、パッケージ25の外部
において、リード群は同一長さの直線形状に成形されて
いる。
【0014】そして、前記ベース11のボンディング層
21の下に銀を主成分とする材料から成る緩衝材層14
が、厚さが0.020mm以上に形成されており、この
緩衝材層14上に前記ペレット22が金−シリコン共晶
層21によりボンディングされている。このように構成
されているFPG・IC26は、次のような製造方法に
より製造されている。
【0015】以下、本発明の一実施例であるこのFPG
・ICの製造方法を説明する。この説明により、前記F
PG・ICについての構成の詳細が明らかにされる。
【0016】本実施例において、FPG・ICの製造方
法には、図4に示されている多連リードフレーム1が使
用されている。この多連リードフレーム1は42アロイ
等のような鉄系(鉄またはその合金)材料から成る薄板
が用いられて、打ち抜きプレス加工またはエッチング加
工等の適当な手段により一体成形されており、この多連
リードフレーム1には複数の単位リードフレーム2が横
方向に1列に並設されている。但し、図面では一単位の
みが図示されている(以下、同じ。)。
【0017】単位リードフレーム2は位置決め孔3aが
開設されている外枠3を一対備えており、両外枠3は所
定の間隔で平行にそれぞれ延設されている。隣り合う単
位リードフレーム2、2間には一対のセクション枠4、
4が両外枠3、3間に互いに平行で外枠に直行するよう
に配されて一体的に架設されており、これら外枠、セク
ション枠により形成される略正方形の枠体内に単位リー
ドフレーム2が構成されている。
【0018】各単位リードフレーム2において、外枠3
およびセクション枠4の各接続部には略正方形形状に形
成されているタイバー支持部5が、それぞれ径方向内向
きに配されて一体的に突設されており、各タイバー支持
部5は内側角部が略45度に切り欠かれている。各タイ
バー支持部5にはスリット6が切欠部の傾斜面に沿うよ
うに配されてそれぞれ穿設されており、このスリット6
によりその内側にはタイバー吊り部材7がアーチ形状に
形成されている。各タイバー吊り部材7の内側には4本
のタイバー8が、前記外枠3とセクション枠4とにより
形成される枠体と同心的な略正方形の枠形状になるよう
にそれぞれ配設されており、これらタイバー8はその両
端においてタイバー吊り部材7に略45度の角度で接続
されることにより、これらに吊持されている。そして、
隣り合うタイバー8、8は略90度の角度で交差するよ
うになっている。
【0019】これらタイバー8には複数本のリード9が
長手方向に等間隔に配されて、互いに平行で、タイバー
8と直交するように一体的にそれぞれ突設されている。
各リード9の内側端部は先端が正方形形状に整列するよ
うに配設されることにより、インナ部9aをそれぞれ構
成しており、インナ部9aの先端部表面には後述するワ
イヤボンディングのボンダビリティーを高めるためのア
ルミニウム被膜(図示せず)が蒸着等のような適当な手
段により被着されている。他方、各リード9のアウタ部
9bをそれぞれ構成する外側端部は、外枠3およびセク
ション枠4から離間されて切り離されている。
【0020】本実施例において、前記FPG・ICにつ
いての製造方法には、図5に示されているベース11が
使用されており、ベース11は後記するキャップと協働
して気密封止パッケージを形成し得るように構成されて
いる。このベース11は本体12を備えており、本体1
2はアルミナ(Al2 3)を主成分とするセラミック
が用いられて、平面形状が略正方形の平盤形状に形成さ
れている。本体12のキャップとの合わせ面になる一平
面(以下、合わせ面または上面という。)上には、キャ
ビティー凹所13aが同心的に配されて、平面形状が正
方形の窪み形状で、かつ、一定深さになるように一体的
に形成されている。
【0021】キャビティー凹所13aの底面にはボンデ
ィング床を兼ねる緩衝材層14が中央部に配されて、キ
ャビティー凹所13a一杯に形成されており、この緩衝
材層14は銀を主成分とする材料、所謂銀ペーストが用
いられて、図5に示されているような方法により、厚さ
が、35μm程度になるようにメタライズされている。
すなわち、銀を主成分とする材料としての銀ペースト1
5が所定量、塗布具16によりキャビティー凹所13a
の底面上に滴下され、銀ペースト15の溶剤が飛ばされ
た後、銀ペースト15の塗膜が約900℃で焼成され
る。銀ペースト15は、銀粉末、バインダおよび適当な
溶剤により適当な精度のペースト状に構成されている。
【0022】ベース本体12の合わせ面におけるキャビ
ティー凹所13aの外方には、低融点ガラス層17が2
50〜300μm程度の厚さをもって均一に被着されて
おり、この低融点ガラス層17は正方形枠形状に形成さ
れることにより、キャビティー凹所13aを完全に取り
囲むようになっている。低融点ガラス層17は、約40
0℃の融点で、かつ、約435℃の作業温度を有し、次
のような組成を有する非結晶ガラスが使用されて構成さ
れている。
【0023】すなわち、重量比で、PbOが約51%、
SnO2 が約22%、SiO2 が約5%、ZnOが約1
2%、の非結晶ガラス、である。また、低融点ガラス層
17はこのような非結晶ガラス材料が使用されているペ
ーストがベース本体12の合わせ面上にスクリーン印刷
等のような適当な手段により塗布された後、加熱炉にお
いて440℃以上に加熱されて焼成されることにより、
ベース本体12上に被着されている。このように、低融
点ガラス層17は予め440℃以上の温度で焼成される
ことにより、ベース本体12のセラミック表面と完全に
かつ強力に接着した状態になっている。
【0024】他方、図6に示されているように、ベース
11と協働して気密封止パッケージを形成するキャップ
18は本体19を備えており、このキャップ本体19は
ベースと同質の材料が用いられて、ベース本体12と略
同一の正方形平盤形状に形成されている。キャップ本体
19におけるベース11との合わせ面(以下、下面とい
う。)上には、キャビティー凹所13bが同心的に配さ
れて、ベース側のキャビティー凹所13aに対して大き
めの相似形状の窪み形状で、一定深さになるように一体
的に形成されている。
【0025】キャップ本体19の合わせ面におけるキャ
ビティー凹所13bの外方には、低融点ガラス層20
が、ベース側の低融点ガラス層17と同一の材料が用い
られるとともに、予め、焼成されることにより被着され
ている。すなわち、このキャップ側低融点ガラス層20
は、前記ベース側低融点ガラス層17と同質の非結晶ガ
ラス材料が使用されているペーストがキャップ本体19
の合わせ面上にスクリーン印刷等のような適当な手段に
より塗布された後、加熱炉において、440℃以上に加
熱されて焼成されることにより、予め、キャップ本体1
9上に被着されている。
【0026】前記のように構成されたベース11は前記
構成に係る多連リードフレーム1に各単位リードフレー
ム2毎に、図7に示されているようにそれぞれ組み付け
られる。すなわち、各ベース11はその低融点ガラス層
17が、単位リードフレーム2におけるアルミニウム被
膜が被着されていない側の平面(以下、下面ということ
がある。)に当接するように向けられるとともに、キャ
ビティー凹所13aの開口縁がリードのインナ部9aの
先端群と整合するように配されてそれぞれセットされ
る。
【0027】このベース11群のセット状態が維持され
ながら、多連リードフレーム1が低融点ガラスの作業温
度である約435℃の温度下の加熱炉を通されることに
より、低融点ガラス層17が溶融された後、固化され
る。これに伴って、低融点ガラス層17上には単位リー
ドフレーム2におけるインナ部9a群が固定された状態
になる。
【0028】このようにして、各単位リードフレーム2
毎にベース11が組み付けられた多連リードフレーム1
には各単位リードフレーム2毎にペレット・ボンディン
グ作業、続いて、ワイヤ・ボンディング作業が実施され
る。このボンディング作業は多連リードフレーム1が横
方向にピッチ送りされることにより、各単位リードフレ
ーム2毎に順次実施される。
【0029】このボンディング作業により、図8に示さ
れているように、前工程においてバイポーラ形の集積回
路等の電子回路が作り込まれた半導体集積回路素子とし
てのペレット22は、各単位リードフレーム2における
ベース11のボンディング床を兼ねる緩衝材層14に金
箔(図示せず)を介して当接されるとともに、420℃
〜430℃の作業温度下で擦り付けられることにより形
成される金−シリコン共晶ボンディング層21によって
固着される。このとき、緩衝材層14の銀の一部が金−
シリコン共晶層21に吸収され、また、ペレットの擦り
付け力によりペレット22の周りにはみ出されることに
より、緩衝材層14の厚さが低下する。しかし、本実施
例においては、緩衝材層14は35μm程度ときわめて
厚く形成されているため、厚さ低下後も、緩衝材層22
は20μm(0.020mm)以上の厚さを維持してい
る。
【0030】このようにしてベース11にボンディング
されたペレット22の電極パッドと、各単位リードフレ
ーム2におけるリード9のインナ部9aとの間にはアル
ミニウム系材料からなるワイヤ23が、ボンディング工
具としてウエッジが使用されている超音波式ワイヤボン
ディング装置(所謂、USボンダ)が使用されることに
より、その両端部をそれぞれボンディングされて橋絡さ
れる。これにより、ペレット22に作り込まれている集
積回路は、電極パッド、ワイヤ23、リード9のインナ
部9aおよびアウタ部9bを介して電気的に外部に引き
出されることになる。
【0031】このようにして、各単位リードフレーム2
毎にベース11が組み付けられ、かつ、ペレットボンデ
ィング作業およびワイヤボンディング作業が順次実施さ
れた多連リードフレーム1には、図9に示されている気
密封止パッケージ25を形成するための封着処理作業が
実施される。
【0032】図9に示されているように、キャップ18
はその低融点ガラス層20が単位リードフレーム2にお
けるベース11とは反対側の上面に当接するように向け
られているとともに、このベース11と整合するように
被せられてセットされる。このセット状態が維持されつ
つ、ベース11とキャップ18との間に適度な合わせ力
を加えられながら、多連リードフレーム1が両低融点ガ
ラス層17および20の作業温度である約435℃の加
熱炉を通されると、ベース11とキャップ18との低融
点ガラス層17、20が溶融されることによって低融点
ガラス層からなる封着部24が形成される。その結果、
ベース11とキャップ18との合わせ面同士がガラス封
着部24により封着され、キャビティー13内を気密封
止するパッケージ25が形成される。
【0033】このとき、ガラス封着部24を形成するた
めの加熱温度は、両低融点ガラス層17および20が軟
化する温度、すなわち、435℃以下に設定されてい
る。したがって、気密封止パッケージ25のベース11
に既に組み付けられているペレット22およびワイヤ2
3等の内部構成部分に加わる熱ストレスによる悪影響は
抑制されることになる。他方、低融点ガラス層17およ
び20同士においては、それが軟化温度程度に達するこ
とにより、確実なガラス封着部24が安定的に形成され
ることになる。
【0034】前述したようにしてガラス封着部24が形
成され、気密封止パッケージ25が成形された多連リー
ドフレーム1は、アウタリード表面処理工程において、
リードのアウタ部9b全体的にはんだめっき被膜や錫め
っき被膜等の表面処理被膜を被着される作業が実施され
る(図示せず)。
【0035】その後、表面被膜を被着された多連リード
フレーム1は、リード切断成形工程において(図示せ
ず)、各単位リードフレーム2毎に順次、タイバー8を
切り落されるとともに、各リード9のアウタ部9bを所
定長さの直線形状に成形される。このようにして、図1
0に示されている前記FPG・IC26が製造されたこ
とになる。
【0036】ところで、シリコンとアルミナセラミック
とは熱膨張係数が異なる。すなわち、シリコンの熱は、
約3×10-6(1/°K)、アルミナセラミックの熱膨
張係数は、約7×10-6(1/°K)である。このた
め、ペレット22とベース11とが固くて塑性変形しに
くいボンディング層、すなわち、金−シリコン共晶層2
1により剛構造的に結合されていると、金−シリコン共
晶層形成時やガラス封着部形成時、さらには、ICの稼
働時等において、大きな熱的変動が作用した際、ペレッ
ト22とベース11との間の膨張変形量および収縮変形
量に大きな差が発生することにより、ベース11に応力
が加わり、脆弱なガラス封着部24に剥離や亀裂が発生
するという問題点があることが、本発明者によって明ら
かにされた。特に、ペレットサイズが10mm□以上と
大きくなった場合に、剥離や亀裂の発生が顕著になる傾
向がある。
【0037】図2はこのメカニズムを説明するための説
明図であり、ペレット22がベース11に金−シリコン
共晶層21により剛構造的に結合されている従来例の状
態が示されている。
【0038】図2に示されているように、例えば、金−
シリコン共晶温度(370℃)におけるペレット22の
膨張位置Aと、ベース11の膨張位置A’とは、常温ま
で下がると、熱膨張係数の違いからそれぞれ収縮位置
B、B’になろうとする。この時、A−Bと、A’−
B’の差分が互いに影響し合って、歪が発生し、応力が
ベース11に作用する。
【0039】今、ペレット22とベース11とが変形せ
ず、金−シリコン共晶層21が弾性変形した場合を考え
る。金−シリコン共晶層21に歪が発生するということ
は、歪に対応(比例)する応力が発生するが、その比例
係数が、0でない限り、反作用としてペレット22やベ
ース11に外力が加わり、それに相当する歪がペレット
22やベース11に発生し、したがって、この歪による
応力がベース11に作用する。
【0040】図2にペレットとベースとの応力発生状況
が示されている。分かり易くするために、金−シリコン
共晶層21はペレット22と一体になっているものとす
る。図2からも分かるように、ペレットおよびベース共
に中立軸を境に内部で圧縮と引張との応力が発生し、ペ
レット22とベース11では逆向きとなる。ここで、ベ
ース11の金−シリコン共晶層21付近に注目すると、
ベース11は温度降下により収縮しようとしているのに
対し、金−シリコン共晶層21面は収縮方向に対して逆
の方向に外力が加わるため、ベース22は図2に破線で
示されているように捩り変形することになる。
【0041】ところが、ガラス封着部24はキャップ1
8の剛性の影響によりベース22の捩り変形に追従しき
れないため、結果としてガラス封着部24の外周付近は
図2の矢印の方向に引張力が発生し、この力がガラス封
着部24の接着限界を越えると、剥離が生ずる。
【0042】以上の原理に対して、本実施例において
は、図1に示されているように、ペレット22とベース
11との間に20μm以上の緩衝材層14が介設されて
いるため、熱的変動時における熱膨張係数差によるペレ
ット22とベース11との変形量の差が緩衝材層14の
塑性変形によって吸収され、その結果、ガラス封着部2
4の剥離やクラックの発生が防止される。
【0043】すなわち、図1に示されているように、例
えば、金−シリコン共晶層21の共晶温度におけるペレ
ット22とベース11との熱膨張位置AおよびA’は、
常温まで下がると、熱膨張係数の差からそれぞれ収縮位
置BおよびB’の状態になろうとする。このとき、ペレ
ット22とベース11との間に介設されている緩衝材層
14は、銀を主成分とする銀ペースト15が用いられ
て、塑性変形し易い柔構造に形成されているため、ペレ
ット22の変形とベース11の変形とにそれぞれ追従す
るように塑性変形する。すなわち、ペレット22とベー
ス11との熱膨張係数差による変形量の差(A−B、
A’−B’)は、緩衝材層14の塑性変形によって吸収
される。したがって、ペレット22とベース11との変
形量の差に伴ってベース11に作用する応力は、抑止な
いしはきわめて小さく抑制されることになる。
【0044】その結果、ベース11が当該応力によって
図2に想像線で示されているように捩り変形することは
抑止ないしはきわめて抑制される。つまり、ベース11
は熱的変動に伴って直線的に膨張および収縮することに
なる。このようにしてベース11の捩じり変形が防止さ
れるため、ベース11とキャップ18との間に形成され
たガラス封着部24には、ガラス封着部24の接着限界
を越える引張応力が作用することはない。その結果、ガ
ラス封着部24に剥離やクラックが発生する現象は未然
に防止されたことになる。
【0045】図3はガラス封着部24のベース11の界
面における剥離発生率を、緩衝材層14の厚さとの関係
について求めた実験データを示すグラフである。
【0046】図3において、横軸には緩衝材層14の各
厚さがそれぞれとられており、縦軸には剥離発生率がと
られている。剥離発生率は、各厚さ毎における試料総数
中に占める不良試料数の割合を百分率で表したものであ
る。
【0047】実験に使用された試料は、前記実施例と同
様の構造を有する気密封止パッケージ25に、約430
℃の処理温度により封着されて形成された。封着後常温
まで放置され、その後、約−55℃から約150℃まで
の温度サイクル試験が100回繰り返された。そして、
超音波探傷検査法によりガラス封着部24の損傷が検出
された。なお、試料の気密封止パッケージ25の大きさ
は16×11mm□で、ガラス封着代は約1mmであ
る。また、緩衝材層14は前記実施例と同様、銀を主成
分とする銀ペースト15が用いられ、前記実施例と同様
の焼成方法により形成された。
【0048】図3によれば、緩衝材層14の厚さが20
μmになると、剥離発生率が0%になることが理解され
る。20μm以上は剥離発生率が増加しないため、35
μmまでデータを求めた。ちなみに、緩衝材層14の厚
さの上限は、価格対効果に依存すると考えてもよい。
【0049】前記実施例によれば次の効果が得られる。
アルミナセラミックから成るベースに銀を主成分と
する緩衝材層を、その厚さが0.020mm以上になる
ように形成し、この緩衝材層上にシリコンペレットを金
−シリコン共晶層によりボンディングすることにより、
アルミナセラミックとシリコンとの熱膨張係数差に基づ
く熱的変動時におけるベースとペレットとの変形量の差
を、緩衝材層の塑性変形によって吸収することができる
ため、その変形量差によるベースにおける応力を抑制す
ることができ、その結果、ガラス封着部における剥離や
クラックの発生を未然に防止することができる。
【0050】 ガラス封着部における剥離やクラック
の発生を防止することにより、気密封止パッケージを備
えているICの歩留りを高めることができるとともに、
その品質および信頼性を高めることができる。
【0051】 厚い緩衝材層を形成するのに、銀を主
成分とする銀ペーストを使用することにより、コストア
ップを小さく抑制することができる。
【0052】 前記に対して、金を用いて厚い緩衝
材層を形成することが考えられるが、金で厚さを35μ
m程度まで厚くすると、金が非常に高価であるため、製
造原価がきわめて増加してしまう。
【0053】 また、金の緩衝材層の厚さが、20μ
m程度に設定された場合、ペレットボンディング作業に
おいて金−シリコン共晶層が形成される際、緩衝材層の
金が金−シリコン共晶層に吸収されてしまう(食われて
しまう)ため、ペレットとセラミックとの熱膨張係数差
による応力を吸収するための軟らかい層(緩衝材層)が
無くなってしまう。つまり、ペレットとセラミックとの
熱膨張係数差による応力を吸収するできない状態になる
ため、結局、ガラス封着部に剥離やクラックが発生す
る。
【0054】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0055】例えば、ベースおよびキャップを形成する
ための材料としては、アルミナセラミックに限らず、ム
ライト、窒化アルミニウム、炭化シリコン、さらには、
エポキシ樹脂等々を使用してもよい。
【0056】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるFPG
・IC、およびその製造方法に適用した場合について説
明したが、それに限定されるものではなく、ペレットが
ベースに金−シリコン共晶層によりボンディングされる
気密封止パッケージを備えている他のIC等のような半
導体装置全般に適用することができる。特に、本発明
は、ペレットとベースとの熱膨張係数の差が大きく、し
かも、ペレットサイズが大きい場合に適用して、優れた
効果が得られる。
【0057】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0058】ベースに銀を主成分とする緩衝材層を、そ
の厚さが0.020mm以上になるように形成し、この
緩衝材層上にペレットをボンディングすることにより、
熱膨張係数差に基づく熱的変動時におけるベースとペレ
ットとの変形量の差を、緩衝材層の塑性変形によって吸
収することができるため、その変形量差によるベースに
おける応力を抑制することができ、その結果、ガラス封
着部における剥離やクラックの発生を未然に防止するこ
とができる。
【図面の簡単な説明】
【図1】本発明の一実施例である気密封止パッケージを
備えているICの応力吸収原理を説明するための説明図
である。
【図2】同じく比較例を示す説明図である。
【図3】剥離発生率と緩衝材層の厚さとの関係を示すグ
ラフである。
【図4】本発明の一実施例であるFPG・ICの製造方
法に使用される多連リードフレームを示す一部省略平面
図である。
【図5】同じくベースを示す平面図および正面断面図で
ある。
【図6】同じくキャップを示す底面図および正面断面図
である。
【図7】ベースとリードフレームとの組付後を示す一部
省略平面図および正面断面図である。
【図8】ペレットおよびワイヤボンディング後を示す一
部省略平面図および正面断面図である。
【図9】気密封止形パッケージ成形後の多連リードフレ
ームを示す一部省略一部切断平面図および正面断面図で
ある。
【図10】本発明の一実施例である気密封止パッケージ
を備えているICを示す一部切断正面図である。
【符合の説明】
1…多連リードフレーム、2…単位リードフレーム、3
…外枠、4…セクション枠、5…タイバー支持部、6…
スリット、7…タイバー吊り部材、8…タイバー、9…
リード、9a…インナ部、9b…アウタ部、11…ベー
ス、12…ベース本体、13a、13b…キャビティー
凹所、13…キャビティー、14…ボンディング床兼用
緩衝材層、15…銀ペースト、16…塗布具、17…低
融点ガラス層、18…キャップ、19…キャップ本体、
20…低融点ガラス層、21…金−シリコン共晶層(ボ
ンディング層)、22…ペレット、23…ワイヤ、24
…ガラス封着部、25…気密封止パッケージ、26…F
PG・IC(半導体装置)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鍵井 秀政 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が作り込まれている半導体ペレ
    ットと、この半導体ペレットに電気的に接続され、前記
    電子回路を外部に取り出す複数本のリードと、半導体ペ
    レットおよびリードのインナ部群を気密封止するパッケ
    ージとを備えており、前記パッケージは前記半導体ペレ
    ットがボンディングされているベースと、このベースに
    半導体ペレットを被覆するように被せられているキャッ
    プと、低融点ガラスが用いられベースとキャップとの合
    わせ面間に形成されてベースとキャップとを封着してお
    り、前記リード群が貫通されているガラス封着部とを備
    えている半導体装置において、 前記気密封止パッケージにおけるベースに銀を主成分と
    する材料から成る緩衝材層が、厚さが0.020mm以
    上に形成されており、この緩衝材層上に前記半導体ペレ
    ットが金−シリコン共晶層によりボンディングされてい
    ることを特徴とする半導体装置。
  2. 【請求項2】 前記半導体ペレットがシリコンペレット
    であり、前記ベースがアルミナセラミックが用いられて
    形成されていることを特徴とする請求項1に記載の半導
    体装置。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法で
    あって、 ベースに緩衝材層が、銀を主成分とする材料が用いられ
    て厚さが平均0.035mmになるように形成される工
    程と、 半導体ペレットがベースに、前記緩衝材層上に金−シリ
    コン共晶層を形成されることによりボンディングされる
    工程とを、 を備えていることを特徴とする半導体の製造方法。
JP3185642A 1991-06-28 1991-06-28 半導体装置およびその製造方法 Pending JPH0513476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3185642A JPH0513476A (ja) 1991-06-28 1991-06-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3185642A JPH0513476A (ja) 1991-06-28 1991-06-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0513476A true JPH0513476A (ja) 1993-01-22

Family

ID=16174346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3185642A Pending JPH0513476A (ja) 1991-06-28 1991-06-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0513476A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110033076A (ko) 2009-09-24 2011-03-30 후지 쥬코교 가부시키가이샤 회전 절삭 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110033076A (ko) 2009-09-24 2011-03-30 후지 쥬코교 가부시키가이샤 회전 절삭 장치
US8876442B2 (en) 2009-09-24 2014-11-04 Fuji Jukogyo Kabushiki Kaisha Rotary cutter

Similar Documents

Publication Publication Date Title
US5952719A (en) Metal ball grid electronic package having improved solder joint
JPH02174144A (ja) 半導体装置用パッケージ
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH0513476A (ja) 半導体装置およびその製造方法
JP2002208650A (ja) 電子素子収容装置
JPH0344040A (ja) 半導体装置及びその製造方法
JPS59117250A (ja) 半導体装置
JPH03228339A (ja) ボンディングツール
JPH0547988A (ja) 半導体装置
JPH02271561A (ja) 樹脂封止型半導体装置
JPH06120270A (ja) 半導体装置
JP2986661B2 (ja) 半導体装置の製造方法
JPS6360533B2 (ja)
JPH03108361A (ja) 半導体集積回路装置
JPS6118157A (ja) 半導体装置
JPS6155778B2 (ja)
JPS63310141A (ja) 半導体装置
JP3972488B2 (ja) 半導体圧力センサ
JPH0382067A (ja) 樹脂封止型半導体装置
JP2531445B2 (ja) ガラス封止型icパッケ―ジ
JPH02202042A (ja) 樹脂封止型半導体装置
JPH09298254A (ja) 半導体装置及びその製造方法
JPH1167831A (ja) 半導体装置
JPH0483370A (ja) 半導体装置およびその製造方法
JPH07176557A (ja) 半導体装置