JPH05129333A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜多結晶シリコンをチャネル部に用いたト
ランジスタを有する半導体装置の特性を向上する。 【構成】 半導体装置は、ゲート電極２、ソース・ドレ
イン領域３及びチャネル部４により構成されたトランジ
スタを有する。薄膜多結晶シリコンで形成されたソース
・ドレイン領域３及びチャネル部４にはダングリングボ
ンドがあり、トランジスタの特性が劣化する。ダングリ
ングボンドを終結させるため、プラズマシリコン窒化膜
１６より水素を拡散してチャネル部４に水素を導入す
る。水素はシリコン窒化膜６を通過できないので、シリ
コン窒化膜６を開口し、開口部に埋め込まれた金属プラ
グ９の界面を伝ってチャネル部４に水素が到達する。 【効果】 シリコン窒化膜６を開口することにより、ダ
ングリングボンドを終結させて、半導体装置の特性を向
上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばスタティック
メモリのメモリセル等に利用される薄膜トランジスタ等
のトランジスタに関し、特に薄膜多結晶シリコン等をチ
ャネル部に有するトランジスタの特性改善のための技術
及びその製造方法に関するものである。

【０００２】

【従来の技術】薄膜多結晶シリコントランジスタ（以
下、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦ
Ｔという）を含む従来の半導体装置について説明する。
現在、高集積化が進むＳＲＡＭにおいて、小面積で低待
機時電流（または低スタンバイ電流という）を実現する
ために、ＮチャネルＭＯＳトランジスタ上にＰチャネル
ＭＯＳ薄膜多結晶シリコントランジスタ（以下、ＰＭＯ
Ｓ−ＴＦＴという）を積み重ねたメモリセル（以下、完
全ＣＭＯＳ型メモリセルという）等が要求されている。
例えば、ＴＦＴを用いたＣＭＯＳ型低消費ＳＲＡＭのス
タンバイ電流Ｉ_sbは、ＴＦＴのオフ電流Ｉ_off によって
決定される。１ＭビットＳＲＡＭを例にとればＩ_sb＝Ｉ
_off ×１０⁶ であり、４ＭビットＳＲＡＭではＩ_sb＝Ｉ
_off ×４×１０⁶ である。このようにスタンバイ電流Ｉ
_sbは、ＴＦＴのオフ電流をメモリセルの個数倍した値に
なる。そのためＴＦＴ１個１個のオフ電流Ｉ_off を低減
することにより、ＳＲＡＭ全体のスタンバイ電流Ｉ_sbを
大きく削減することができる。

【０００３】このＴＦＴのオフ電流の発生原因は、ドレ
インとチャネル間の空乏層内での発生電流と考えられて
いる。この発生電流は、多結晶シリコンの粒界や結晶粒
内の欠陥にあるトラップ準位に起因する。従って、多結
晶シリコンを使ったＴＦＴのオフ電流を減らす一つの方
法は、このトラップ準位を形成するダングリングボンド
を水素等によって終端することである。それによって、
バンドギャップ中のトラップ準位が減少し、トラップを
介して発生電流、つまりＴＦＴのオフ電流を減らすこと
ができる。水素化の方法としては、アルミ配線を形成し
た後に、プラズマ窒化膜を堆積する方法が一般的である
が、水素イオンを注入する方法や、水素プラズマ中でア
ニールする方法でも水素化の効果を得ることができる。
ここでプラズマ窒化膜とは、プラズマＣＶＤ法により形
成された窒化膜である。

【０００４】また、同時にサブミクロンデバイスにおい
ては、絶対段差が高くなることが予想でき、コンタクト
孔のアスペクト比が高くなるため、プラグ技術が必須と
なってきている。従って、層間膜の平坦化が必要とな
り、平坦化のため酸化膜のウエットリフローを用いる場
合、ＯＨ基ストッパーとしてシリコン窒化膜が設けられ
る。この様なプラグ技術を必須とする大容量のＳＲＡＭ
のメモリセルの構造について述べる。

【０００５】ＴＦＴを含む従来の半導体装置について図
５を用いて説明する。図５は、ＴＦＴを含むＳＲＡＭの
構造の一部を示した断面図である。図において、１は単
結晶シリコン基板、２は多結晶シリコンで形成したメモ
リセルの負荷として用いられるＴＦＴのゲート電極、２
ａは多結晶シリコンで形成したメモリセルの負荷として
用いられるもう一方のＴＦＴのゲート電極、３は薄膜多
結晶シリコンで形成したＴＦＴのソース・ドレイン領
域、４は薄膜多結晶シリコンで形成されたＴＦＴのチャ
ネル、５はＣＶＤ法で形成したゲート酸化膜、６はシリ
コン窒化膜、７はアルミ層間酸化膜である。

【０００６】この半導体装置を製造するには、単結晶シ
リコン１の上にＮチャネルＭＯＳ−ＦＥＴ等を形成した
のち、層間絶縁膜を介してＴＦＴのゲート電極２及びも
う一方のＴＦＴのゲート電極２ａを多結晶シリコンで形
成する。

【０００７】次に、減圧ＣＶＤ（Chemical Vapour Depo
sition ）法によってゲート酸化膜用のシリコン酸化膜
５を例えば４０ｎｍ堆積し、続いて、能動体として働く
第２層多結晶シリコン３，４を例えば３０ｎｍ堆積す
る。

【０００８】この状態で、フォトリソグラフィ法によっ
てチャネルとなるべき領域４にレジストを残してソース
・ドレイン用のイオン注入を行う。その後、熱処理を施
すことによってイオン種を活性化し、ソース・ドレイン
領域３を形成してＴＦＴを構成する。

【０００９】更に、層間絶縁膜を堆積したのち、ＯＨ基
ストッパー用のシリコン窒化膜６を例えば１００ｎｍ堆
積する。その上に不純物が添加された酸化膜７を堆積し
たのち、ウエット雰囲気中で熱処理することで表面を平
坦化させる。

【００１０】その後、図には示されていないが、平坦化
した酸化膜７及びシリコン窒化膜６を開口する工程とプ
ラグを埋め込む工程が上層に形成されるアルミ配線との
接続のために行われる。

【００１１】次に、図６及び図７を用いて、従来の半導
体装置の水素の拡散について説明する。図６は、従来の
半導体装置のＴＦＴ周辺の断面図である。図６及び図７
において、３１は基板、３２は酸化膜、３３はＴＦＴの
ゲート、３４はＴＦＴのソース、３５はＴＦＴのドレイ
ン、３６は層間窒化膜、３７はコンタクトホール、４１
はチタンナイトライド、４２はタングステンプラグ、４
３はアルミ配線、４４はプラズマ窒化膜、５０はプラズ
マ窒化膜からの水素の拡散経路、５４はウエットリフロ
ーにより平坦化された層間膜（平坦膜）である。プラズ
マ窒化膜５４を堆積する時に、プラズマ窒化膜中の水素
が図６中の拡散経路５０を通って薄膜トランジスタに達
し、ＴＦＴを水素化するので、オフ電流の小さいＴＦＴ
を作ることができるのである。

【００１２】アルミ配線の断線防止に下層膜の平坦化が
重要であるが、平坦化の方法として、ボロンやリン等を
多く含む酸化膜を約１μｍ堆積し、約７００℃から１０
００℃で水蒸気中で熱処理を加えてリフローさせるウエ
ットリフローは、酸素Ｏ₂ や窒素Ｎ₂ 雰囲気中での熱処
理に比べてリフロー効果が大きい。しかし、ＴＦＴを用
いたＳＲＡＭの層間膜平坦化にこのウエットリフロー法
を適用する場合、ウエットリフロー時の雰囲気中に含ま
れるＯＨ基がＴＦＴを酸化して、そのチャネル領域が消
滅してしまうという問題がある。そこで、ＯＨ基を通さ
ない窒化膜（層間窒化膜３６）を、ボロン、リン等を多
く含む酸化膜とＴＦＴとの間にはさみ、ＴＦＴの酸化を
防いでいる。この層間窒化膜３６は温度約７８０℃で減
圧ＣＶＤ法（以下、ＬＰＣＶＤ法という）によって形成
する。ＬＰＣＶＤ法による窒化膜は、水素を含まず、ま
た膜質が緻密なため水素の拡散係数も極めて小さい。プ
ラズマ窒化膜は、逆に水素を多く含み後の熱処理で水素
を放出する。

【００１３】ところが、ここで層間窒化膜３６を用いた
ことにより、新しい問題が生じてくる。層間窒化膜３６
は、ＯＨ基を通さないだけでなく、プラズマ窒化膜４４
中の水素の拡散も妨げるため、ＴＦＴに対する水素化の
効果を著しく減少させ、そのためＴＦＴのチャネル部の
ダングリングボンドを終結することができず、オフ電流
を増加させてしまうという問題を引き起こす。水素は、
約２００オングストロームの層間窒化膜でさえほとんど
透過しないことが我々の鋭意研究の結果わかっている。
水素は、図７のコンタクトホール３７を開口する時に同
時に開けられた層間窒化膜３６の穴からしか（図７中の
経路５０）ＴＦＴに達することができない。

【００１４】

【発明が解決しようとする課題】ＴＦＴのチャネル部及
びソース・ドレイン領域に用いられている薄膜多結晶シ
リコンは、多数のダングリングボンドを含んでいる。こ
のダングリングボンドを終結させることによって、ＴＦ
Ｔの特性のうちオフ電流特性並びにオン電流特性が改善
されることが知られている。ダングリングボンドを終結
させる方法として、アルミ配線工程が終了したのち、パ
ッシベーション膜に用いられるプラズマ窒化膜中に十数
パーセント程度含まれる水素を拡散させてその終結を行
うことがある。

【００１５】しかし、従来の半導体記憶装置は以上のよ
うに構成されているので、負荷として用いられるＰＭＯ
Ｓ─ＴＦＴの上層にシリコン窒化膜が堆積される構造と
なる。そして、構造が緻密なシリコン窒化膜が水素の拡
散を妨害し、ＴＦＴのチャネル部に水素が到達すること
を妨げる。このため、ＴＦＴのダングリングボンドを水
素により終結することができず、ＴＦＴの特性を向上さ
せることができないという問題点があった。

【００１６】この発明は上記のような問題点を解消する
ためになされたもので、ウエットリフローによって層間
膜を平坦化する際、多結晶半導体を用いたＴＦＴのチャ
ネル部をＯＨ基等による酸化で消滅させることなく、水
素拡散等のＴＦＴのダングリングボンド終結に必要な物
質の拡散をはかることにより、ＴＦＴの特性を向上する
ことを目的としており、さらにそのようなＴＦＴの製造
方法を提供することを目的としている。

【００１７】

【課題を解決するための手段】この発明に係る半導体装
置の第１態様は、チャネル部に多結晶半導体薄膜を用い
たトランジスタと、前記トランジスタの上に形成された
シリコン窒化膜とを備えて構成され、前記シリコン窒化
膜を通過することができない物質を前記トランジスタの
チャネル部に導入するため、前記シリコン窒化膜を開口
したことを特徴とする。

【００１８】この発明に係る半導体装置の製造方法の第
１態様は、チャネル部に多結晶半導体薄膜を用いたトラ
ンジスタを形成する工程と、前記トランジスタの上にシ
リコン窒化膜を形成する工程と、前記トランジスタのチ
ャネル部へ前記シリコン窒化膜を通過することができな
い物質を導入するため、前記シリコン窒化膜に開口する
工程とを備えて構成されている。

【００１９】この発明に係る半導体装置の第２態様は、
チャネル部に多結晶半導体薄膜を用いたトランジスタ
と、前記トランジスタの上に形成されたシリコン窒化膜
と、前記シリコン窒化膜を貫通するコンタクトホールと
を備え、前記コンタクトホール用の穴として前記シリコ
ン窒化膜が前記コンタクトホールよりも開口寸法の大き
い穴を有するように構成されている。

【００２０】この発明に係る半導体装置の製造方法の第
２態様は、多結晶半導体薄膜のチャネルを有するトラン
ジスタを形成する工程と、前記トランジスタの上にシリ
コン窒化膜を形成する工程と、前記シリコン窒化膜を貫
通するコンタクトホールを開口する工程と、前記コンタ
クトホールの前記シリコン窒化膜部分の開口寸法を拡張
する工程とを備えて構成されている。

【００２１】この発明に係る半導体装置の第３態様は、
チャネル部に多結晶半導体薄膜を用いたトランジスタ
と、前記トランジスタの上に形成され、少なくともその
一部がポーラスなシリコン窒化膜とを備えて構成されて
いる。

【００２２】この発明に係る半導体装置の製造方法の第
３態様は、多結晶半導体薄膜のチャネルを有するトラン
ジスタを形成する工程と、前記トランジスタの上にシリ
コン窒化膜を形成する工程と、少なくとも前記シリコン
窒化膜の一部分をポーラスにする工程とを備えて構成さ
れている。

【００２３】この発明に係る半導体装置の第４態様は、
チャネル部に多結晶半導体薄膜を用いたトランジスタ
と、前記トランジスタの上に形成され、正に帯電した第
１の膜と、前記第１の膜の上に形成され、帯電していな
い絶縁膜と、前記絶縁膜の上に形成され、負に帯電した
第２の膜とを備えて構成されている。

【００２４】この発明に係る半導体装置の製造方法の第
４態様は、多結晶半導体薄膜のチャネルを有するトラン
ジスタを形成する工程と、前記トランジスタの上に負に
帯電した第１の膜を堆積する工程と、前記第１の膜の上
に帯電していない絶縁膜を形成する工程と、前記絶縁膜
の上に正に帯電した第２の膜を堆積する工程とを備えて
構成されている。

【００２５】この発明に係る半導体装置の第５態様は、
チャネル部に多結晶半導体薄膜を用いたトランジスタ
と、前記トランジスタの上に形成された水素を多く含む
領域と、前記領域の上に形成されたシリコン窒化膜とを
備えて構成されている。

【００２６】この発明に係る半導体装置の製造方法の第
５態様は、多結晶半導体薄膜のチャネルを有するトラン
ジスタを形成する工程と、前記トランジスタの上に水素
含有量の多い領域を形成する工程と、前記領域の上にシ
リコン窒化膜を形成する工程とを備えて構成されてい
る。

【００２７】この発明に係る半導体装置の製造方法の第
６態様は、前記水素の含有量の多い領域を形成する工程
が、前記シリコン窒化膜を通して水素を注入する工程を
含むことを特徴とする。

【００２８】この発明に係る半導体装置の製造方法の第
７態様は、前記水素の含有量の多い領域を形成する工程
が、前記トランジスタの上に水素の含有量の多い膜を堆
積する工程を含むことを特徴とする。

【００２９】この発明に係る半導体装置の第６態様は、
チャネル部に多結晶半導体薄膜を用いたトランジスタ
と、前記トランジスタの上に形成されたシリコン窒化膜
とを備え、前記シリコン窒化膜のパターンが前記トラン
ジスタのチャネルパターンと同じ所望の形状に形成され
ていることを特徴とする。

【００３０】この発明に係る半導体装置の製造方法の第
８態様は、トランジスタのチャネルに用いる多結晶半導
体薄膜を形成する工程と、前記多結晶半導体薄膜の上に
シリコン窒化膜を堆積する工程と、前記シリコン窒化膜
を前記多結晶半導体薄膜と同一の所望のパターンにパタ
ーニングする工程とを備えて構成されている。

【００３１】この発明に係る半導体装置の製造方法の第
９態様は、トランジスタのチャネルに用いる多結晶半導
体膜を厚く堆積する工程と、前記トランジスタの上に不
純物を含むシリコン酸化膜を堆積する工程と、ＯＨ基を
含む分子の雰囲気中で熱処理を行うことにより前記シリ
コン酸化膜の段差を低減するとともに前記トランジスタ
の前記多結晶半導体膜を酸化することによって薄くして
該多結晶半導体膜を所望の厚さにする工程とを備えて構
成されている。

【００３２】

【作用】この発明による半導体装置の第１態様において
は、多結晶半導体薄膜を用いたトランジスタの上に形成
されたシリコン窒化膜を通過することができない物質を
前記トランジスタのチャネル部に導入するため、前記シ
リコン窒化膜を開口したことを特徴としているので、ト
ランジスタの持っているダングリングボンドを終結する
ための物質を開口部を通してトランジスタのチャネル部
へ導入することができ、トランジスタが有しているダン
グリングボンドを容易に終結させることができる。

【００３３】この発明による半導体装置の製造方法の第
１態様においては、トランジスタのチャネル部へシリコ
ン窒化膜を通過することができない物質を導入するた
め、前記シリコン窒化膜に開口する工程を備えて構成さ
れており、開口部よりトランジスタのチャネル部へ水素
を導入してトランジスタの有しているダングリングボン
ドを容易に終結することができる。

【００３４】この発明による半導体装置の第２態様のシ
リコン窒化膜がコンタクトホールよりも開口寸法の大き
い穴を有しているので、この穴を通して、トランジスタ
の有しているダングリングボンドを終結するための物質
をトランジスタのチャネル部へ容易に導入することがで
き、ダングリングボンドを終結させることができる。

【００３５】この発明による半導体装置の製造方法の第
２態様においては、例えばウエットリフローの工程の後
に、コンタクトホールのシリコン窒化膜部分の開口寸法
を拡張する工程を行うことにより、シリコン窒化膜に大
きな穴を容易に形成することができ、例えばこの穴から
ダングリングボンドを終結するための物質を導入して、
トランジスタの有しているダングリングボンドを終結さ
せることができる。

【００３６】この発明による半導体装置の第３態様のシ
リコン窒化膜の一部がポーラスな状態になっており、ポ
ーラスな部分を通してトランジスタのダングリングボン
ドを終結するための物質をトランジスタのチャネル部へ
導入することができ、トランジスタの有しているダング
リングボンドを終結させることができる。

【００３７】この発明による半導体装置の製造方法の第
３態様においては、例えばウエットリフローの工程の後
に、少なくともシリコン窒化膜の一部分をポーラスにす
る工程をおこなうことによって、ポーラスになったシリ
コン窒化膜の一部分を通して、例えばトランジスタの有
しているダングリングボンドを終結するための物質をト
ランジスタのチャネル部へ導入することができ、トラン
ジスタの有しているダングリングボンドを終結させるこ
とができる。

【００３８】この発明による半導体装置の第４態様の正
に帯電した第１の膜と負に帯電した第２の膜とによって
形成される電界で、多結晶半導体を酸化する負の電荷を
有したＯＨ基がこれらの膜よりトランジスタの側に侵入
するのを防止し、かつダングリングボンドを終結するた
めの物質（例えば水素イオン等）は第１及び第２の膜を
通して導入することができ、トランジスタの有している
ダングリングボンドを終結することができる。

【００３９】この発明による半導体装置の製造方法の第
４態様においては、トランジスタの上に負に帯電した第
１の膜を堆積する工程と、第１の膜の上に帯電していな
い第１の絶縁膜を形成する工程と、第１の絶縁膜の上に
正に帯電した第２の膜を堆積する工程とにより、負に帯
電した第１の膜と正に帯電した第２の膜とをトランジス
タの上に堆積するので、第１及び第２の膜を形成した
後、負の電荷を有するＯＨ基がトランジスタのチャネル
部に到達するのを防止するとともにダングリングボンド
を終結するための物質をこれらの膜を通して導入するこ
とができ、トランジスタの有しているダングリングボン
ドを終結することができる。

【００４０】この発明による半導体装置の第５態様の水
素を多く含む領域は、シリコン窒化膜とトランジスタの
間に形成されているので、例えばウエットリフロー時に
トランジスタのチャネル部が酸化されるのをシリコン窒
化膜によって防ぎ、かつ前記領域より拡散した水素によ
りトランジスタの有しているダングリングボンドを終結
することができる。

【００４１】この発明による半導体装置の製造方法の第
５態様においては、トランジスタの上に水素含有量の多
い領域を形成する工程により、水素の含有量の多い領域
をシリコン窒化膜とトランジスタの間に形成することが
でき、例えばウエットリフロー時にトランジスタのチャ
ネル部が酸化されるのをシリコン窒化膜によって防ぎ、
かつ前記領域より例えば水素を拡散させてトランジスタ
の有しているダングリングボンドを終結することができ
る。

【００４２】この発明による半導体装置の製造方法の第
６態様においては、シリコン窒化膜を通して水素を注入
する工程により、シリコン窒化膜形成後に、水素の注入
を所望の領域に行うことができ水素の含有量の多い領域
をシリコン窒化膜とトランジスタの間に効率よく形成す
ることができる。

【００４３】この発明による半導体装置の製造方法の第
７態様においては、トランジスタの形成後、シリコン窒
化膜を堆積する前に水素の含有量の多い膜を堆積するこ
とによりシリコン窒化膜とトランジスタの間に水素の含
有量の多い領域を容易に形成することができる。

【００４４】この発明による半導体装置の第６態様のシ
リコン窒化膜のパターンが、トランジスタのチャネルパ
ターンと同じ形状にパターニングされているので、例え
ばトランジスタのチャネル表面で起こるウエットリフロ
ーによる酸化を防止するとともに、シリコン窒化膜に覆
われていない部分より水素等のダングリングボンドを終
結するための物質を導入することができ、トランジスタ
のチャネル部のトランジスタの有しているダングリング
ボンドを終結することができる。

【００４５】この発明による半導体装置の製造方法の第
８態様においては、多結晶半導体薄膜のパターンと同一
のシリコン窒化膜が容易に形成でき、このシリコン窒化
膜によって多結晶半導体薄膜をウエットリフロー時の酸
化から保護するとともに、シリコン窒化膜に覆われてい
ない部分よりダングリングボンドを終結するための物質
をトランジスタのチャネル部へ容易に導入することがで
きる。

【００４６】この発明による半導体装置の製造方法の第
９態様においては、酸化により減少することを見込んで
予め多結晶半導体を厚く堆積しているのでトランジスタ
のチャネル部の多結晶半導体を保護するための膜をトラ
ンジスタの上に形成する必要がなく、保護する膜（シリ
コン窒化膜等）がないため、ダングリングボンドも容易
に終結させることができる。

【００４７】

【実施例】以下、この発明の第１実施例について図１を
用いて説明する。図１はこの発明によるＳＲＡＭのメモ
リセルの一部分を示す断面図である。図において、１は
単結晶シリコン基板、２は多結晶シリコンで形成したメ
モリセルの負荷を構成するＴＦＴのゲート電極、２ａは
メモリセルの負荷を構成するもう一方のＴＦＴのゲート
電極であり多結晶シリコンで形成され、３は薄膜多結晶
シリコンで形成したＴＦＴのソース・ドレイン領域、４
は薄膜多結晶シリコンで形成されたＴＦＴのチャネル、
５はＣＶＤ法で形成したゲート酸化膜、６はシリコン窒
化膜、７はアルミ層間酸化膜、８はアルミ層間酸化膜７
及びシリコン窒化膜６の開口部のホールである。

【００４８】以下、製造工程について説明する。単結晶
シリコン１の上にＮチャネルＭＯＳＦＥＴ等を形成した
のち、層間絶縁膜を介してＴＦＴのゲート電極２及びも
う一方のＴＦＴのゲート電極２ａを多結晶シリコンで形
成する。

【００４９】次に、減圧ＣＶＤ（Cemical Vapour Depos
ition ）法によってゲート酸化膜用のシリコン酸化膜５
を例えば４０ｎｍ堆積し、続いて、能動体として働く第
２層多結晶シリコン３，４を例えば３０ｎｍ堆積する。

【００５０】この状態で、フォトリソグラフィ法によっ
てチャネルとなるべき領域４にレジストを残してソース
・ドレイン用のイオン注入を行う。その後、熱処理を施
すことによってイオン種を活性化し、ソース・ドレイン
領域３を形成してＴＦＴを構成する。

【００５１】更に、層間絶縁膜を堆積したのち、ＯＨ基
ストッパー用のシリコン窒化膜６を例えば１００ｎｍ堆
積する。その上に不純物が添加された酸化膜７を堆積し
たのち、ウエット雰囲気中で熱処理することで表面を平
坦化させる。

【００５２】ここで、ゲート電極２ａと薄膜多結晶シリ
コン３のコンタクト部上層のシリコン窒化膜６及び酸化
膜７を開口し、ＯＨ基ストッパー用のシリコン窒化膜６
にホール８を開ける。一般的に、ホール８を開口する位
置はＴＦＴのチャネ部４に水素を導入することが可能な
ＴＦＴの近傍で、かつ下地及び上層に悪影響を及ぼさな
い所である。ＴＦＴのチャネル部４に水素を導入するこ
とを考慮すれば、シリコン窒化膜６はチャネル部４の真
上で開口することが望ましい。しかし、エッチングによ
りシリコン窒化膜６を開口する際、エッチングの深さを
制御することが難しく、ＴＦＴのチャネル部４を損傷す
る可能性が大きいため、ゲート電極２ａと薄膜多結晶シ
リコン３の上部のシリコン窒化膜６を開口するのが望ま
しい。こうすることにより、ゲート電極２ａと薄膜多結
晶シリコン３をエッチングのストッパーとして働かせる
こともでき、装置の製造が容易になる。

【００５３】その後、図には示されていないが、平坦化
した酸化膜７及びシリコン窒化膜６を開口する工程とプ
ラグを埋め込む工程が合わせて平坦化のため、あるいは
上層に形成されるアルミ配線との接続のために行われ
る。この時、ホール８にはタングステンプラグが形成さ
れる。最後に、これらの上にパッシベーション膜が形成
される。そして、パッシベーション膜を形成するとき、
基板温度は３５０℃程度になっており、この熱によりパ
ッシベーション膜に含まれる水素が拡散し、ホール８を
通り、ホール８に形成されたタングステンプラグの界面
をつたい、ＴＦＴのチャネル部４及びソース・ドレイン
領域３に達する。そして、このことにより、ＴＦＴのチ
ャネル部４及びソース・ドレイン領域３に含まれるダン
グリングボンドを終結して、ＴＦＴの特性を向上するこ
とができる。

【００５４】上記実施例では、ホール８を開口したの
ち、タングステンプラグを埋め込んだが、ホール８を開
口したのち平坦化のためにホール８に酸化膜を埋め込ん
でもよい。

【００５５】次に、図２を用いて第２実施例について説
明する。図２はこの発明によるＳＲＡＭのメモリセルの
一部分を示す断面図である。図２において、９は金属プ
ラグ、１０はシリコン窒化膜６、アルミ層間酸化膜７及
び薄膜多結晶シリコン３の開口したホール、その他の図
１と同一符号は図１と同一内容を示す。図１に示した第
１実施例と図２に示した第２実施例が異なる点は、以下
のとおりである。

【００５６】まず、図１における半導体装置は、フォト
リソグラフィ法を用いてコンタクトパターンを形成した
後、ゲート電極２ａとソース・ドレイン領域３との間の
ゲート酸化膜５をエッチングによって開口してコンタク
トを取っていた。

【００５７】それと比べ、図２における半導体装置は、
ゲート電極２ａとソース・ドレイン領域３との間にコン
タクトを形成する工程を削除して、アルミ層間酸化膜７
を形成したのち（図２（ａ））、ホール１０を形成して
金属プラグ９を埋め込み、ゲート電極２ａとソース・ド
レイン領域３とのコンタクトを取っている（図２
（ｂ））。

【００５８】以上のように、第２実施例によれば、シリ
コン窒化膜６の開口とゲート電極２ａとソース・ドレイ
ン領域３との接続を同時に行うことができる。

【００５９】なお、第２実施例においても、第１実施例
と同様に、シリコン窒化膜６の開口部であるホール１０
を用いてＴＦＴのチャネル部４及びソース・ドレイン領
域３のダングリングボンドを終結でき、ＴＦＴの特性を
向上することができる。

【００６０】また、第２実施例では、ホール１０に埋め
込むプラグ材料として金属を用いたが、オーミック接続
ができる材料ならば、不純物を添加した多結晶シリコン
など他の材料でもよく、上記実施例と同様の効果を奏す
る。

【００６１】次に、第３実施例について図３を用いて説
明する。図３はこの発明による多層配線されたＳＲＡＭ
のメモリセルの一部分を示す断面図である。図におい
て、１１は第１層アルミ配線、１２は単結晶シリコン基
板１に形成された素子と第１層アルミ配線１１との接続
を取るための金属プラグ、１３は金属プラグ、１４は第
１層アルミ配線と第２層アルミ配線との間に形成された
層間絶縁膜、１５は層間絶縁膜１４の上に形成された第
２層アルミパッド、１６はプラズマシリコン窒化膜、１
８は層間絶縁膜１４に設けられたダミーのスルーホール
であり、その他の図２と同一符号のものは図２と同一内
容を示す。

【００６２】このように、配線が多層化されるにしたが
って、ＴＦＴのチャネル部等とパッシベーション膜であ
るプラズマシリコン窒化膜１６との距離が遠くなり、プ
ラズマシリコン窒化膜１６からの水素の拡散が困難にな
る。そこで、ダミーのスルーホールを設け、そこから水
素を拡散することによって容易に薄膜多結晶シリコンの
持つダングリングボンドを終結することができる。

【００６３】以下、製造工程について説明する。図２
（ｂ）に示した工程が終了したのち、層間膜７をさらに
形成して金属プラグ９の上部を覆う。次に、アルミコン
タクト部をフォトリソグラフィ法と異方性エッチングに
よって開口し、金属プラグ１２を埋め込む。その後、第
１層アルミ配線１１をパターニングして形成する。

【００６４】次に、第１層アルミ配線と第２層アルミ配
線の間に層間絶縁膜１４を堆積する。その後、層間絶縁
膜１４にダミーのスルーホール１８を形成し、そのスル
ーホール１８に金属プラグ１３を埋め込む。次に、スル
ーホール１８を第２層アルミパッドを用いてキャップす
る。このスルーホール１８より水素が拡散されるので、
ＴＦＴのチャネル部４に効率よく水素が到達し、ダング
リングボンドを終結することができる。なお、このスル
ーホール１８は第２層アルミ配線の阻害にならないよう
に設けることが必要である。

【００６５】上記実施例では、第１層アルミ配線と第２
層アルミ配線との間に形成されたスルーホール１８を金
属プラグ１３を用いて埋めたが、金属プラグ１３を用い
ず、第２層アルミパッド１５のみでスルーホール１８を
埋めてもよい。

【００６６】次に、第４実施例について図４を用いて説
明する。図４はこの発明による多層配線されたＳＲＡＭ
のメモリセルの一部分を示す断面図である。図におい
て、１７は第２層アルミ配線であり、図３と同一符号は
同一内容を示す。図３に示した半導体記憶装置において
は、ダミーのスルーホール１８を金属プラグ１２の真上
に取ることを特徴としたが、この実施例に示す半導体記
憶装置は薄膜多結晶シリコンで形成されたＴＦＴのソー
ス・ドレイン領域３と多結晶シリコンで形成されたゲー
ト電極２ａを接続するために形成された金属プラグ９の
上に形成する。このスルーホール１８より水素が拡散さ
れるので、ＴＦＴのチャネル部４に効率よく水素が到達
し、ダングリングボンドを終結することができる。な
お、このスルーホール１８は第２層アルミ配線の阻害に
ならないように設けることが必要である。

【００６７】また、上記第４実施例では、スルーホール
１８内に何も埋め込まない例をあげたが、酸化膜以外の
別の材料を埋め込んでもよく、例えば、第２層アルミ配
線を阻害しないように金属プラグを埋め込んでもよい。

【００６８】また、第１、第２、第３、第４実施例で
は、ダングリングボンドを終結する物質として水素を用
いたが、ダングリングボンドを終結できる物質であれ
ば、他の物質であっても良く、上記実施例と同様の効果
を奏する。

【００６９】次に、この発明の第５実施例を図について
説明する。図８乃至図１５はこの発明の第５実施例をプ
ロセスフローに従って示した断面図である。図において
３１は絶縁膜、３３はＴＦＴのゲート、３４はＴＦＴの
ソース、３５はＴＦＴのドレイン、３６は層間窒化膜、
３７はコンタクトホール、３８ａ，３８ｂはウエットエ
ッチングによって窒化膜が取り除かれた部分、３９はＣ
ＶＤ法により形成した酸化膜、４０ａ，４０ｂはドライ
エッチングで取り除かれる酸化膜、４１はチタンナイト
ライド、４２はタングステンプラグ、４３はアルミ配
線、４４はプラズマ窒化膜、５０はプラズマ窒化膜から
の水素の拡散経路、５４はウエットリフローにより平坦
化された層間膜である。

【００７０】図８は、基板３１上の酸化膜３２中にゲー
ト３３、ソース３４、ドレイン３５を有するＴＦＴを形
成し、下から酸化膜３２、層間窒化膜３６、ボロン、リ
ン等を多く含む酸化膜をウエットリフロー法によって平
坦化した酸化膜５４の順に形成した状態を示す図であ
る。

【００７１】図９は、通常の写真製版法とエッチング法
により、コンタクトホール３７を開けた状態を示す図で
ある。

【００７２】ここで、熱燐酸（温度約１７０℃）に約５
時間浸す。図１０は、熱燐酸により横方向に層間窒化膜
３６だけが２μｍ程度エッチングされた状態である。こ
の層間窒化膜３６の取り除かれた部分３８ａ，３８ｂを
通ってより多くのプラズマ窒化膜中の水素が薄膜トラン
ジスタまで達することになるのである。

【００７３】ＴＦＴのオフ電流Ｉ_off は数１に示すよう
に、ドレイン注入端部にかかる電界Ｅとそこに含まれる
ポリシリコンのダングリングボンドの数Ｎによって決ま
る。

【００７４】

【数１】

【００７５】そのため、ドレイン端部のダングリングボ
ンドを十分に終端すれば、層間窒化膜がなく水素化が充
分になされた従来の半導体装置のＴＦＴ（図６）と、ほ
とんど同じレベルまでオフ電流を減らすことができる。
熱燐酸によって層間窒化膜３６をウエットエッチングす
る量は、コンタクトホール３７とＴＦＴのドレイン注入
端５８の間の距離と同程度かあるいはそれより長く設定
すれば良い。

【００７６】図１１は、熱燐酸で一部の窒化膜を取り除
いた後にＣＶＤ法によって酸化膜３９を堆積したところ
を示す図である。ＣＶＤ法による酸化膜３９は、カバレ
ッジが良いため３８ａ，３８ｂのような隙間部分にも堆
積し、その隙間を埋め込んでしまうことができる。この
工程は、後でチタンをスパッタする時に窒化膜を取り除
いた部分３８ａ，３８ｂでのチタンの密着性を上げるた
め必要な工程である。従って、層間窒化膜３６が薄く、
チタンの密着性に問題がない場合には、図１１、図１２
の工程は省くことができる。

【００７７】図１２は、酸化膜ドライエッチによりコン
タクトホール３７になる部分４０ｂを開口する工程を示
す図である。酸化膜３９の変わりに、他のカバレッジの
良い膜を用いても良い。たとえば、ＣＶＤ法により形成
するポリシリコンを用いることができる。この場合ポリ
シリコンは導電性がであるので、コンタクトホール３７
になる部分４０ｂを開口することなくコンタクトを取る
ことができ、そのコンタクト抵抗はＣＶＤ法による酸化
膜３９を用いた場合に比べて小さくすることができる。
ただし、埋め込みに導電膜を用いた場合には、図１２に
おける埋め込みに用いた膜の一部分４０ａで、アルミ配
線がショートしないようにしなければならない。そのた
めには、予め、この部分４０ａを取り除くか、アルミ配
線のパターニングと同時にこの部分４０ａも切り落とす
等のプロセスを追加すれば良い。

【００７８】図１３は、チタンをスパッタし、窒素雰囲
気でアニールして、チタンナイトライド４１を形成した
ところを示す図である。

【００７９】図１４は、タングステンプラグ４２を形成
したところを示す図である。

【００８０】図１５は、アルミ配線４３を形成し、プラ
ズマ窒化膜４４を堆積したところである。図７に示した
従来の半導体装置に比べて、より多くのプラズマ窒化膜
４４中の水素が拡散層経路５０を通って拡散し、ＴＦＴ
を水素化するため、オフ電流の小さいＴＦＴを形成する
ことができる。また、プラズマ窒化膜４４を堆積する代
わりにプラズマ水素雰囲気中に浸すことによっても同様
の効果が得られる。チタンナイトライド４１やタングス
テンプラグ４２はなくてもよく、上記実施例と同様の効
果が得られる。

【００８１】次に、第６実施例を図について説明する。
図１６、図１７は第６実施例による半導体装置をプロセ
スフローに従って示した断面図である。図において３１
は基板、３２は酸化膜、３３はＴＦＴのゲート、３４は
ＴＦＴのソース、３５はＴＦＴのドレイン、３６は層間
窒化膜、４４はプラズマ窒化膜、４８はシリコン注入に
よるポーラスな窒化膜、４９はシリコン注入、５０はプ
ラズマ窒化膜からの水素の拡散経路、５４はウエットリ
フローにより平坦化された平坦膜である。

【００８２】図１６は、ウエットリフローによって膜５
４の平坦化が終了し、シリコン注入４９している状態を
示す図である。シリコン注入は、層間窒化膜３６中のシ
リコンの割合を増すことにより格子間隔を拡げ、層間窒
化膜３６をポーラスするため行うので、層間窒化膜３６
の深さに注入ピークがくるようにする。たとえば深さ４
０００オングストロームの位置に層間窒化膜３６がある
場合には、２００ｋｅＶ程度のエネルギーで注入する。
注入量は、１０¹⁵／ｃｍ² 以上に設定する。このシリコ
ン注入の目的は、水素の膜中での拡散層係数を増やして
上から下へ透過しやすいよう層間窒化膜３６をポーラス
にするため行うものであり、その目的が達成できるもの
であれば酸素イオンやその他のイオンを注入しても良
い。

【００８３】図１７は、プラズマ窒化膜４４を堆積した
ところを示す図である。簡単のためコンタクトホール、
アルミ配線、タングステンプラグ等は省いてある。層間
窒化膜４８をシリコン注入によってポーラスな状態なの
で、プラズマ窒化膜４８中では水素が透過しやすく、水
素が拡散経路５０を通ってＴＦＴに達し、ＴＦＴが水素
化されるため、オフ電流の少ないＴＦＴを作ることがで
きる。

【００８４】第５、第６実施例では、層間窒化膜３６を
用い平坦化を行った後、ウエットエッチング、シリコン
注入で、プラズマ窒化膜からの水素の拡散経路５０を確
保した。次に述べる第７、第８実施例は、層間窒化膜３
６以外の膜を用いて平坦化時のＯＨ基をストップすると
ころに特徴がある。

【００８５】次に、この発明の第７実施例を図について
説明する。図１８は第７実施例による半導体装置の製造
工程の一つを示す断面図である。図１８において３１は
基板、３２ａ，３２ｂは絶縁膜、３３はＴＦＴのゲー
ト、３４はＴＦＴのソース、３５はＴＦＴのドレイン、
４６はＯＨ基、５４はウエットリフローにより平坦化さ
れる平坦膜、５５はＮ型不純物が多く注入された領域、
５６はＰ型不純物が多く含まれた領域、５７は領域５５
と領域５６の電荷によって形成された電界である。

【００８６】図１８は、ＴＦＴゲート３３、ソース３
４、ドレイン３５を形成した後、層間窒化膜３２ａを約
３０００オングストローム堆積し、その表面にボロンを
注入してＰ型不純物の多い領域５６を形成する。この注
入はＴＦＴに届かないように注入する必要がある。次
に、層間窒化膜３２ｂを１０００オングストローム堆積
し、その表面にリンを注入してＮ型不純物の多い領域５
５を形成する。この二つの層に含まれる不純物によって
２層の間には電界５７が生まれる。この電界によってウ
エットリフロー時にＯＨ基が薄膜トランジスタに達する
のを防ぐのである。

【００８７】２層５５，５６を平行平板コンデンサと考
えると、その電極間に捕らえることができるＯＨ基のエ
ネルギーと等しい加速電圧Ｖ（Ｖ）は、数２で表され
る。

【００８８】

【数２】

【００８９】ただし、ｑは電荷素量（Ｃ）、Ｎは不純物
の注入量（／ｃｍ² ）、Ｃはコンデンサの容量（Ｆ）
で、ある。

【００９０】

【数３】

【００９１】ここでＫ₀ は酸化膜の比誘電率、ε₀ は真
空の誘電率（Ｆ／ｃｍ）、ｄ（ｃｍ）は層５５と層５６
の間の距離である。２層５５，５６への不純物の注入量
を共に６×１０¹⁴ ／ｃｍ² にすると、数２、数３か
ら、約１ｋｅＶのエネルギーを持ったＯＨ基をこの膜中
で減速させて捕らえることができる。２層の注入量を合
わせておけば、電界５７を層５５，５６の間にだけ形成
することができ、他へ電界が漏れてＴＦＴの動作に影響
を与えることがない。

【００９２】以上のように結果としてＴＦＴを酸化する
ことなく層間の平坦化をすることができる。つまり、こ
の上に平坦化のためにボロンとリンを多く含む酸化膜２
４を堆積してウエットリフローを行えば、ウエットリフ
ロー時の雰囲気中に含まれるＯＨ基は経路４６を通って
酸化膜５４を平坦化し、層５５，５６で形成される領域
に達し、そこでエネルギーを失い、ＴＦＴの領域には侵
入しない。ここではこの二つの不純物を含む層５５，５
６は注入によって形成しているが、予め不純物を含んだ
酸化膜を堆積しても良い。また、不純物を含んだポリシ
リコンを堆積しても良いが、コンタクトホールを開けた
時にショートしないように側壁を酸化することや他から
絶縁することにより電荷を蓄積しておくことが必要であ
る。

【００９３】そして、層間窒化膜を使わないので、コン
タクトホール、タングステンプラグ、アルミ配線を形成
した後、プラズマ窒化膜の堆積中に、プラズマ窒化膜中
の水素によって薄膜トランジスタを水素化することがで
きる。ＯＨ基とは逆に、水素イオンＨ⁺ は電界５７によ
って加速される方向にあるため、水素化の効果は得られ
ることになる。

【００９４】つまり、この構造を用いれば、ＴＦＴの水
素化の効果を減じることなく、かつＴＦＴを酸化するこ
となく、ウエットリフローによって平坦化することがで
きる。

【００９５】この発明の第７実施例は、層間窒化膜の代
わりに別の膜を用いて、ＴＦＴの水素化の効果を減じる
ことなく、ウエットリフローによって平坦化することを
実現していた。次に挙げる第８，第９実施例では、層間
窒化膜の水素を通さない性質を利用して、予め層間窒化
膜の下に水素を介在させておくものである。

【００９６】次に、第８実施例を図について説明する。
図１９は第８実施例による半導体装置の製造工程の一つ
を示す断面図である。図１９において３１は基板、３２
は絶縁膜、３３はＴＦＴのゲート、３４はＴＦＴのソー
ス、３５はＴＦＴのドレイン、３６は層間窒化膜、４７
は水素注入である。

【００９７】図１９は、ＴＦＴを形成後、酸化膜３２、
層間窒化膜３６の順に堆積したところである。ここ層間
窒化膜３６の下のＴＦＴ中に水素注入（注入量１０¹⁶／
ｃｍ² ）をして、ＴＦＴを水素化する。

【００９８】この後、ボロン、リンを多く含む酸化膜を
堆積し、ウエットリフローによって平坦化する。通常ダ
ングリングボンドのターミネーターとしての水素は、８
００℃から９００℃の熱処理を加えると、外へ拡散して
その働きをなくしてしまう。しかし、層間窒化膜３６に
は水素の拡散を抑制する効果があるため、ウエットリフ
ロー（８００℃から９００℃の熱処理）中に、ポリシリ
コンの外へ拡散した水素は、層間窒化膜３６の外へは拡
散しない。そして、アルミ配線を形成した後の熱処理
（約４００℃）に於いて、再びＴＦＴのポリシリコンチ
ャネル中に拡散し、水素化することになる（再水素
化）。なお、この構造における層間窒化膜３６に対する
要求は、第５，第６実施例とは逆に水素を透さないこと
であるため、数１０００オングストローム程度に厚く堆
積することが望ましい。

【００９９】この構造を用いれば、再水素化によりＴＦ
Ｔの水素化の効果を得ることができ、かつＴＦＴを酸化
することなく、ウエットリフローによって平坦化するこ
とができる。

【０１００】次に、第９実施例を図について説明する。
図２０は第９実施例による半導体装置の製造工程の一つ
を示す断面図である。図２０において３１は基板、３２
は絶縁膜、３３はＴＦＴのゲート、３４はＴＦＴのソー
ス、３５はＴＦＴのドレイン、３６は層間窒化膜、４４
はプラズマ窒化膜、５０はプラズマ窒化膜からの水素の
拡散経路である。

【０１０１】図２０は、ＴＦＴ（ゲート３３，ソース３
４，ドレイン３５）形成した後、プラズマ窒化膜４４を
約５０００オングストローム堆積し、次に層間窒化膜３
６を１０００オングストローム堆積したところを示す図
である。プラズマ窒化膜４４の堆積中にＴＦＴの水素化
が行われる。拡散経路５０に示すように、プラズマ窒化
膜４４とＴＦＴの間に水素を遮るものが何もないので、
ＴＦＴは充分に水素化される。

【０１０２】この後、ボロン、リンを多く含む酸化膜を
堆積し、ウエットリフローによって平坦化する。層間窒
化膜３６には水素の拡散を抑制する効果があるため、ウ
エットリフロー（８００℃から９００℃の熱処理）中
に、ポリシリコンの外へ拡散した水素は、層間窒化膜３
６の外へは拡散しない。そして、アルミ配線を形成した
後の熱処理（約４００℃）に於いて、再びＴＦＴのポリ
シリコンチャネル中に拡散し、水素化することになる
（再水素化）。

【０１０３】第８実施例同様、この構造を用いれば、再
水素化によりＴＦＴの水素化の効果を得ることができ、
かつＴＦＴを酸化することなく、ウエットリフローによ
って平坦化することができる。

【０１０４】以上の第５実施例乃至第９実施例は、ウエ
ットリフロー時にＴＦＴが酸化されないことを第１に考
えた上で、平坦化と水素化を行うという発明であった。
次に挙げる第１０実施例は、ウエットリフロー時にＴＦ
Ｔが酸化されるのを見込んで予め厚く形成しておくこと
に特徴がある。

【０１０５】以下、この発明による第１０実施例を図に
ついて説明する。図２１，図２２は、第１０実施例によ
る半導体装置の製造工程の一つを示す断面図である。図
において３１は基板、３２は絶縁膜、３３はＴＦＴのゲ
ート、３４はＴＦＴのソース、３５はＴＦＴのドレイ
ン、４６はＯＨ基、５１は予めチャネルポリシリコンを
厚く形成したポリシリコン厚膜、５２はウエットリフロ
ーにより酸化され、薄膜化されたポリシリコン薄膜、５
３は段差の多い層間膜、５４はウエットリフローにより
平坦化された層間膜である。

【０１０６】図２１は、予めポリシリコン５１を厚く
（４００オングストローム）堆積したＴＦＴを形成した
後、ボロン、リンを多く含む酸化膜５３を堆積しウエッ
トリフロー法によって平坦化していることろを示す図で
ある。この構造は、ＴＦＴの上に層間窒化膜を持たない
ので、ＯＨ基によってＴＦＴが酸化される。その分薄膜
化トランジスタのチャネルを厚く形成しておく。

【０１０７】図２３は、形成直後膜厚４００オングスト
ロームのポリシリコン上に、ボロン、リンを多く含む酸
化膜を１００００オングストローム堆積して８２０℃で
ウエットリフローした場合の、残ったポリシリコンの膜
厚とウエットリフロー時間の関係を示す図である。我々
の鋭意研究の結果、１時間以内の時間領域では、ポリシ
リコンの膜厚はほとんどリニアに減少し、そのウエハ面
内のポリシリコン膜の均一性は非常に高く±５％以下で
あることが確かめられている。図２３によると、６０分
の８２０℃ウエットリフローによって、膜厚４００オン
グストロームのポリシリコンは約１５０オングストロー
ムに膜減りすることが解る。

【０１０８】図２２は、８２０℃６０分のウエットリフ
ロー処理を行って層間膜５３が平坦化されて層間膜５４
となり、ポリシリコン５１が薄膜化されてポリシリコン
５２が形成されたところである。先に述べたように、こ
のＴＦＴのポリシリコン５２の膜厚は約１５０オングス
トロームになっている。この構造では層間窒化膜を使わ
ないため、プラズマ窒化膜の堆積中にプラズマ窒化膜中
の水素が自由にＴＦＴ中に拡散することができ、ＴＦＴ
のオフ電流を小さくすることができる。また、ウエット
リフローによるポリシリコンの酸化のウエハ面内におけ
る均一性が非常によい場合は、初めに堆積するチャネル
部にポリシリコンを薄く（例えば３５０オングストロー
ム）設定しておけばさらに薄膜化（約１００オングスト
ローム）することができ、ＴＦＴのオフ電流をさらに小
さくすることができる。

【０１０９】ウエットリフローによる酸化は、ポリシリ
コンの表面でのみ起こるが、プラズマ窒化膜からの水素
はポリシリコン膜中をある程度拡散してくれる。次の第
１１実施例はこの違いを利用したものである。図２４は
ＴＦＴの断面図であり、図２５は図２４のＡ−Ａ′にお
ける断面図である。ポリシリコン５９の上に層間窒化膜
３６が同じパターンで重なっている構造になっている。
この構造を実現する製造法を次に説明する。

【０１１０】図２６は、基板上に酸化膜３２を形成し、
ゲート電極３３を形成し、ゲート絶縁膜６０とチャネル
部にポリシリコン５９を堆積した工程を示す図である。
ここまでは、従来と同じである。

【０１１１】次にＬＰＣＶＤ法によって、層間窒化膜３
６を堆積する（図２７）。

【０１１２】次に所望のチャネルパターンと同じレジス
トパターン６１を写真製版技術で形成する（図２８）。

【０１１３】次にエッチング法によって、層間窒化膜３
６とポリシリコン５９をパターン化する（図２９）ただ
し、チャネルを構成するポリシリコン５９が後のリフロ
ーで酸化されてなくなるほどの厚さ以下であれば、ここ
でポリシリコン５９をパターン化してなくても、リフロ
ー時に層間窒化膜３６のパターンと同じようにポリシリ
コン５９が酸化されずに残る。

【０１１４】次にリンやボロンを含んだシリコン酸化膜
５３をＣＶＤ法で堆積し、水蒸気４６を含んだ雰囲気で
リフロー熱処理を施して、シリコン酸化膜５３を平坦化
する（図３０）。

【０１１５】最後にプラズマＣＶＤ法でプラズマ窒化膜
４４を堆積する（図３１）。

【０１１６】図３０において、層間窒化膜３６が全面に
ないためチャネル部にポリシリコン５９のパターン端が
酸化されて少し細るが、０．０１〜０．０５μｍ程度で
ありチャネル幅０．５〜０．１０μｍに比べると十分小
さい。また、プラズマ窒化膜４４からの水素は、堆積中
やその後のシンタ（４５０℃程度）において１．０μｍ
以上拡散するため、層間窒化膜３６があっても図２８に
示すようにチャネル部のポリシリコン５９の側面から拡
散することにより問題なくチャネル部のポリシリコン５
９全体に拡散してトラップ準位を減少せしめる。

【０１１７】従って、この方法によれば、後工程での水
素のポリシリコン中への拡散を妨げることなく、ウエッ
トリフローによるチャネル部のポリシリコン５９の酸化
による膜減りや消失を防止することができる。

【０１１８】

【発明の効果】以上のように、請求項１に記載した発明
の半導体装置によれば、チャネル部に多結晶半導体薄膜
を用いたトランジスタの上に形成されたシリコン窒化膜
を通過することができない物質を前記トランジスタのチ
ャネル部に導入するため、前記シリコン窒化膜を開口し
たことを特徴としているので、トランジスタの持ってい
るダングリングボンドを終結するための物質をトランジ
スタのチャネル部へ導入でき、トランジスタの特性を向
上することができるという効果がある。

【０１１９】請求項２に記載した発明の半導体装置の製
造方法によれば、トランジスタのチャネル部へシリコン
窒化膜を通過することができない物質を導入するため、
前記シリコン窒化膜に開口する工程を備えて構成されて
おり、トランジスタの持っているダングリングボンドを
終結することができ、トランジスタの特性を向上するこ
とができるという効果がある。

【０１２０】請求項３に記載した発明の半導体装置によ
れば、コンタクトホール用の穴としてシリコン窒化膜が
前記コンタクトホールよりも開口寸法の大きい穴を有す
るように構成されており、この開口寸法の大きい穴を通
してトランジスタのチャネル部に水素等のダングリング
ボンドを終結するための物質を容易に導入することがで
き、トランジスタの特性を向上することができるという
効果がある。

【０１２１】請求項４に記載した発明の半導体装置の製
造方法によれば、コンタクトホールのシリコン窒化膜部
分の開口寸法を拡張する工程を備えて構成されており、
シリコン窒化膜に開口寸法の大きな穴を容易に形成する
ことができ、この穴からダングリングボンドを終結する
ための物質を導入してダングリングボンドを終結するこ
とにより、トランジスタの特性を向上することができる
という効果がある。

【０１２２】請求項５に記載した発明の半導体装置によ
れば、少なくともその一部がポーラスなシリコン窒化膜
を備えて構成されており、このポーラスな部分を通して
トランジスタのチャネル部に水素等のダングリングボン
ドを終結するための物質を容易に導入することができ、
前記トランジスタの特性を向上することができるという
効果がある。

【０１２３】請求項６に記載した発明の半導体装置の製
造方法によれば、少なくともシリコン窒化膜の一部分を
ポーラスにする工程を備えており、ポーラスになったシ
リコン窒化膜の一部を通して例えばダングリングボンド
を終結するための物質を導入することによりトランジス
タの特性を向上することができるという効果がある。

【０１２４】請求項７に記載した発明の半導体装置によ
ればトランジスタの上に正に帯電した第１の膜と、帯電
していない絶縁膜と、負に帯電した第２の膜とを備えて
構成されており、第１の膜と第２の膜がつくる電界によ
って例えば負の電荷を有するＯＨ基がトランジスタのチ
ャネル部に侵入するのを防ぎ、水素イオン等のダングリ
ングボンドを終結するための物質を容易にチャネル部へ
導入することができ、トランジスタの特性を向上するこ
とができるという効果がある。

【０１２５】請求項８に記載した発明の半導体装置の製
造方法によれば、トランジスタの上に正に帯電した第１
の膜を堆積する工程と負に帯電した第２の膜を堆積する
工程とを備えており、ダングリングボンドを終結するた
めの物質を選択的に導入することができ、トランジスタ
の特性を向上することができるという効果がある。

【０１２６】請求項９に記載した発明の半導体装置によ
れば、トランジスタの上に形成された水素を多く含む領
域を備えて構成されており、前記領域よりトランジスタ
のチャネル部に水素を導入することができ、トランジス
タの特性を向上することができるという効果がある。

【０１２７】請求項１０乃至請求項１２に記載した発明
の半導体装置の製造方法によれば、トランジスタの上に
水素含有量の多い領域を形成する工程と、前記領域の上
にシリコン窒化膜を形成する工程とを備えており、ダン
グリングボンドを終結するためにトランジスタのチャネ
ル部に水素を導入することができ、トランジスタの特性
を向上することができるという効果がある。

【０１２８】請求項１３に記載した発明の半導体装置に
よれば、シリコン窒化膜のパターンがトランジスタのチ
ャネルパターンと同じ所望の形状に形成されており、シ
リコン窒化膜の形成されているトランジスタのチャネル
部を保護するとともに、シリコン窒化膜に覆われていな
い部分より水素等のダングリングボンドを終結するため
の物質導入することができ、トランジスタの特性を向上
することができるという効果がある。

【０１２９】請求項１４に記載した発明の半導体装置の
製造方法によれば、シリコン窒化膜を多結晶半導体薄膜
と同一の所望のパターンに形成する工程を備えており、
多結晶半導体膜を保護するとともに、トランジスタのチ
ャネル部にダングリングボンドを、終結させるための物
質を導入することができ、トランジスタの特性を向上す
ることができるという効果がある。

【０１３０】請求項１５に記載した発明の半導体装置の
製造方法によれば、トランジスタのチャネルに用いる多
結晶半導体膜を厚く堆積する工程と、前記多結晶半導体
膜を酸化して薄くすることにより該多結晶半導体膜を所
望の厚さにする工程とを備えており、該多結晶半導体膜
を保護するための膜を必要としないので、ダングリング
ボンドを終結するための物質を容易に導入することがで
き、トランジスタの特性を向上することができるという
効果がある。

【図面の簡単な説明】

【図１】この発明の第１実施例によるＳＲＡＭのメモリ
セルの一部分を示す断面図である。

【図２】この発明の第２実施例によるＳＲＡＭのメモリ
セルの一部分を示す断面図である。

【図３】この発明の第３実施例による多層配線されたＳ
ＲＡＭのメモリセルの一部分を示す断面図である。

【図４】この発明の第４実施例による多層配線されたＳ
ＲＡＭのメモリセルの一部分を示す断面図である。

【図５】従来のＳＲＡＭのメモリセルの一部分を示す断
面図である。

【図６】ウエットリフローを用いない従来の半導体装置
の薄膜トランジスタ周辺の断面図である。

【図７】ウエットリフローを用いた従来の半導体装置の
薄膜トランジスタ周辺の断面図である。

【図８】この発明の第５実施例による半導体装置の製造
工程を示した断面図である。

【図９】この発明の第５実施例による半導体装置の製造
工程を示した断面図である。

【図１０】この発明の第５実施例による半導体装置の製
造工程を示した断面図である。

【図１１】この発明の第５実施例による半導体装置の製
造工程を示した断面図である。

【図１２】この発明の第５実施例による半導体装置の製
造工程を示した断面図である。

【図１３】この発明の第５実施例による半導体装置の製
造工程を示した断面図である。

【図１４】この発明の第５実施例による半導体装置の製
造工程を示した断面図である。

【図１５】この発明の第５実施例による半導体装置の製
造工程を示した断面図である。

【図１６】この発明の第６実施例による半導体装置の製
造工程を示した断面図である。

【図１７】この発明の第６実施例による半導体装置の製
造工程を示した断面図である。

【図１８】この発明の第７実施例による半導体装置の製
造工程の断面図である。

【図１９】この発明の第８実施例による半導体装置の製
造工程の断面図である。

【図２０】この発明の第９実施例による半導体装置の製
造工程の断面図である。

【図２１】この発明の第１０実施例による半導体装置の
製造工程の断面図である。

【図２２】この発明の第１０実施例による半導体装置の
製造工程の断面図である。

【図２３】この発明における、ポリシリコンの膜厚とウ
エットリフロー時間の関係を示す図である。

【図２４】この発明の第１１実施例における薄膜トラン
ジスタの平面図である。

【図２５】図２４のＡ−Ａ′における断面図である。

【図２６】この発明の第１１実施例における製造工程の
断面図である。

【図２７】この発明の第１１実施例における製造工程の
断面図である。

【図２８】この発明の第１１実施例における製造工程の
断面図である。

【図２９】この発明の第１１実施例における製造工程の
断面図である。

【図３０】この発明の第１１実施例における製造工程の
断面図である。

【図３１】この発明の第１１実施例における製造工程の
断面図である。

【符号の説明】

１ 単結晶シリコン基板 ２ ゲート電極 ２ａ ゲート電極 ３ ソース・ドレイン領域 ４ チャネル部 ５ ゲート酸化膜 ６ シリコン窒化膜 ７，１４ 層間酸化膜 ８，１０，１８ スルーホール ９，１１，１３ 金属プラグ １２ 第１層アルミ配線 １５ 第２層アルミパッド １７ 第２層アルミ配線 ３１ 基板 ３２ 酸化膜 ３３ ゲート ３４ ソース ３５ ドレイン ３６ 層間窒化膜 ３７ コンタクトホール ３９ 酸化膜 ４１ チタンナイトライド ４２ タングステンプラグ ４３ アルミ配線 ４４ プラズマ窒化膜 ４５ イオン交換膜 ４８ 層間窒化膜 ５０ 水素の拡散経路 ５１ ポリシリコン ５２ ポリシリコン ５５ Ｎ型不純物が多く注入された領域 ５６ Ｐ型不純物が多く注入された領域 ５９ ポリシリコン ６０ ゲート絶縁膜

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年９月２４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００８２

【補正方法】変更

【補正内容】

【００８２】図１６は、ウエットリフローによって膜５
４の平坦化が終了し、シリコン注入４９している状態を
示す図である。シリコン注入は、層間窒化膜３６中のシ
リコンの割合を増すことにより格子間隔を拡げ、層間窒
化膜３６をポーラスするため行うので、層間窒化膜３６
の深さに注入ピークがくるようにする。たとえば深さ４
０００オングストロームの位置に層間窒化膜３６がある
場合には、２００ｋｅＶ程度のエネルギーで注入する。
注入量は、１０¹⁵／ｃｍ² 以上に設定する。このシリコ
ン注入の目的は、水素の膜中での拡散係数を増やして上
から下へ透過しやすいよう層間窒化膜３６をポーラスに
するため行うものであり、その目的が達成できるもので
あれば酸素イオンやその他のイオンを注入しても良い。

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】 １ 単結晶シリコン基板 ２ ゲート電極 ２ａ ゲート電極 ３ ソース・ドレイン領域 ４ チャネル部 ５ ゲート酸化膜 ６ シリコン窒化膜 ７，１４ 層間酸化膜 ８，１０，１８ スルーホール ９，１１，１３ 金属プラグ １２ 第１層アルミ配線 １５ 第２層アルミパッド １７ 第２層アルミ配線 ３１ 基板 ３２ 酸化膜３３ ゲート電極 ３４ ソース ３５ ドレイン ３６ 層間窒化膜 ３７ コンタクトホール ３９ 酸化膜 ４１ チタンナイトライド ４２ タングステンプラグ ４３ アルミ配線 ４４ プラズマ窒化膜 ４５ イオン交換膜４６ ＯＨ基を持ったガス ４８ 層間窒化膜 ５０ 水素の拡散経路 ５１ ポリシリコン ５２ ポリシリコン５３ リフロー前の層間膜 ５４ リフロー後の層間膜 ５５ Ｎ型不純物が多く注入された領域 ５６ Ｐ型不純物が多く注入された領域 ５９ ポリシリコン ６０ ゲート絶縁膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｎ ３７１ (72)発明者 前川 繁登 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内

Claims (15)

【特許請求の範囲】
1. 【請求項１】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上に形成されたシリコン窒化膜とを
   備え、 前記シリコン窒化膜を通過することができない物質を前
   記トランジスタのチャネル部に導入するため、前記シリ
   コン窒化膜を開口したことを特徴とする半導体装置。
2. 【請求項２】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタを形成する工程と、 前記トランジスタの上にシリコン窒化膜を形成する工程
   と、 前記トランジスタのチャネル部へ前記シリコン窒化膜を
   通過することができない物質を導入するため、前記シリ
   コン窒化膜を開口する工程とを備えた半導体装置の製造
   方法。
3. 【請求項３】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上に形成されたシリコン窒化膜と、 前記シリコン窒化膜を貫通するコンタクトホールとを備
   え、 前記コンタクトホール用の穴として前記シリコン窒化膜
   が前記コンタクトホールよりも開口寸法の大きい穴を有
   する半導体装置。
4. 【請求項４】 多結晶半導体薄膜のチャネルを有するト
   ランジスタを形成する工程と、 前記トランジスタの上にシリコン窒化膜を形成する工程
   と、 前記シリコン窒化膜を貫通するコンタクトホールを開口
   する工程と、 前記コンタクトホールの前記シリコン窒化膜部分の開口
   寸法を拡張する工程とを備えた半導体装置の製造方法。
5. 【請求項５】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上に形成され、少なくともその一部
   がポーラスなシリコン窒化膜とを備えた半導体装置。
6. 【請求項６】 多結晶半導体薄膜のチャネルを有するト
   ランジスタを形成する工程と、 前記トランジスタの上にシリコン窒化膜を形成する工程
   と、 少なくとも前記シリコン窒化膜の一部分をポーラスにす
   る工程とを備えた半導体装置の製造方法。
7. 【請求項７】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上に形成され、正に帯電した第１の
   膜と、 前記第１の膜の上に形成され、帯電していない絶縁膜
   と、 前記絶縁膜の上に形成され、負に帯電した第２の膜とを
   備えた半導体装置。
8. 【請求項８】 多結晶半導体薄膜のチャネルを有するト
   ランジスタを形成する工程と、 前記トランジスタの上に負に帯電した第１の膜を堆積す
   る工程と、 前記第１の膜の上に帯電していない絶縁膜を形成する工
   程と、 前記絶縁膜の上に正に帯電した第２の膜を堆積する工程
   とを備えた半導体装置の製造方法。
9. 【請求項９】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上に形成された水素を多く含む領域
   と、 前記領域の上に形成されたシリコン窒化膜とを備えた半
   導体装置。
10. 【請求項１０】 多結晶半導体薄膜のチャネルを有する
    トランジスタを形成する工程と、 前記トランジスタの上に水素含有量の多い領域を形成す
    る工程と、 前記領域の上にシリコン窒化膜を形成する工程とを備え
    た半導体装置の製造方法。
11. 【請求項１１】 前記水素の含有量の多い領域を形成す
    る工程が、前記シリコン窒化膜を通して水素を注入する
    工程を含むことを特徴とする請求項１０記載の半導体装
    置の製造方法。
12. 【請求項１２】 前記水素の含有量の多い領域を形成す
    る工程が、前記トランジスタの上に水素の含有量の多い
    膜を堆積する工程を含むことを特徴とする請求項１０記
    載の半導体装置の製造方法。
13. 【請求項１３】 チャネル部に多結晶半導体薄膜を用い
    たトランジスタと、 前記トランジスタの上に形成されたシリコン窒化膜とを
    備え、 前記シリコン窒化膜のパターンが前記トランジスタのチ
    ャネルパターンと同じ所望の形状に形成されていること
    を特徴とする半導体装置。
14. 【請求項１４】 トランジスタのチャネルに用いる多結
    晶半導体薄膜を形成する工程と、 前記多結晶半導体薄膜の上にシリコン窒化膜を堆積する
    工程と、 前記シリコン窒化膜を前記多結晶半導体薄膜と同一の所
    望のパターンにパターニングする工程とを備えた半導体
    装置の製造方法。
15. 【請求項１５】 トランジスタのチャネルに用いる多結
    晶半導体膜を厚く堆積する工程と、 前記トランジスタの上に不純物を含むシリコン酸化膜を
    堆積する工程と、 ＯＨ基を含む分子の雰囲気中で熱処理を行うことにより
    前記シリコン酸化膜の段差を低減するとともに前記トラ
    ンジスタの前記多結晶半導体膜を酸化することによって
    薄くして該多結晶半導体膜を所望の厚さにする工程とを
    備えた半導体装置の製造方法。