JPH05122179A - Tdmaシステム用受信機のagc回路 - Google Patents

Tdmaシステム用受信機のagc回路

Info

Publication number
JPH05122179A
JPH05122179A JP26863591A JP26863591A JPH05122179A JP H05122179 A JPH05122179 A JP H05122179A JP 26863591 A JP26863591 A JP 26863591A JP 26863591 A JP26863591 A JP 26863591A JP H05122179 A JPH05122179 A JP H05122179A
Authority
JP
Japan
Prior art keywords
signal
circuit
input
variable gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26863591A
Other languages
English (en)
Inventor
Takayoshi Funada
貴吉 舟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP26863591A priority Critical patent/JPH05122179A/ja
Publication of JPH05122179A publication Critical patent/JPH05122179A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Radio Relay Systems (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】 【目的】 AGC回路出力信号の立ち上がり部分に変動
がない振幅一定の出力を得ることができるようにし、情
報伝達効率の向上を図ることのできるTDMAシステム
用受信機のAGC回路を提供する。 【構成】 遅延回路2及び信号強度検出回路3には、そ
れぞれ受信信号が同時に入力されるようになっている。
信号強度検出回路3及び電圧変換器4は、受信信号の入
力レベルに応じた利得調節用信号を可変利得増幅器1へ
出力するが、その受信信号が信号強度検出回路3に入力
されてから利得調節用信号が可変利得増幅器1へ出力さ
れるまでには、いわゆる時間遅延が生ずるため、可変利
得増幅回路1に入力される受信信号は、遅延回路2によ
り信号強度検出回路3及び電圧変換器4で生ずる時間遅
延と等しい時間だけ遅延され、利得調節用信号と同一タ
イミングで可変利得増幅回路1に入力されることとな
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、受信機の自動利得調節
(AGC)回路に係り、特に、時分割多元接続(TDM
A)方式による無線通信システムにおいて用いられる受
信機のAGC回路の改良に関する。
【0002】
【従来の技術】時分割多元接続(TDMA)方式は、本
来、複数の地球局が同一の通信衛星を共有して2点間通
信を行うための技術としてよく知られているものであ
り、このTDMA方式を用いた無線通信システムに用い
られる受信機においては、距離、方角の異なる複数の地
上局からの信号を受信し、その受信信号の中から予め定
められたタイムスロットにおける受信信号を抽出するこ
とで、通信相手の地上局の信号を他の複数の地上局の受
信信号から選択するようになっている。そして、この受
信機においては、各タイムスロットで受信される信号
は、上述の如く、それぞれ送信地が異なるので、受信さ
れた各信号のレベルが異なるが普通である。このため、
受信レベルの変動に拘らず、受信機の出力レベルを一定
に保つために、受信機は通常、自動利得調節(AGC)
回路を有している。
【0003】図5には、従来のTDMAシステム用受信
機に用いられていたAGC回路の概略構成が示されてお
り、以下、同図を参照しつつ従来のAGC回路について
概略的に説明する。このAGC回路は、図示されない回
路により中間周波数に変換された受信信号を増幅する増
幅器であって利得調節機能を有する可変利得増幅器1
と、この可変利得増幅器1の出力信号から目的の信号を
検出する検波器5と、この検波器5の出力信号と基準信
号(図5において「ref」と略記)とを比較してその
比較結果に応じた電圧信号を出力する比較器6とから構
成されてなるものである。可変利得増幅器1は、比較器
6の電圧信号を入力し、この電圧信号の大きさに応じて
その増幅度が変化する。すなわち、可変利得増幅器1
は、比較器6からの電圧信号が大きい場合には、その増
幅度が小さく、また、比較器6からの電圧信号が小さい
場合には、その増幅度が大きくなるように構成されてい
るものである。
【0004】上記構成において、例えば、図6(a)に
示されたような受信レベルの異なる3つのバ−スト信号
が可変利得増幅器1に入力された場合における上述のA
GC回路の主要部の応答信号について考えてみると、比
較器6の出力には、この入力信号の大きさと基準信号
(ref)との差分に対応して図6(b)に示されたよ
うに、立ち上がり部分にオ−バシュ−トを有し電圧レベ
ルが異なる略方形波電圧信号(図6(b)において「A
GC電圧」と記載)が出力される。そして、可変利得増
幅器1において、このAGC電圧に応じて増幅度が調節
される結果、可変利得増幅器1の出力信号のレベル(振
幅)は、略一定に保たれることとなる。
【0005】
【発明が解決しようとする課題】しかしながら、可変利
得増幅器1、検出器5及び比較器6は、それぞれを構成
している回路素子に起因する信号伝搬の遅れに伴い、そ
れぞれ信号が入力されてから、それに対する応答信号が
出力されるまで、時間遅れを生じるために、比較器6の
出力信号であるAGC電圧の立ち上がり部分(図6
(b)において、イ、ロ、ハの実線矢印で示される部
分)にオ−バシュ−トが生じてしまう(図6(b)参
照)ばかりか、可変利得増幅器1の出力信号の立ち上が
り部分にも、図6(c)においてニ、ホ、ヘの実線矢印
で示されるようにオ−バシュ−トが生じてしまう。
【0006】一方、このようにバ−スト信号の立ち上が
りにオ−バシュ−トがある場合、システム動作の確実を
期する観点から、このような立ち上がりのオ−バシュ−
トは除去あるいは無視する他なく、信号の立ち上がり部
分を何等情報の伝達に用いることができず、情報伝達の
伝達という点において、情報伝達効率が低いという問題
があった。
【0007】本発明は、上記実情に鑑みてなされたもの
で、AGG回路の立ち上がり特性に起因するAGC回路
出力の特に立ち上がり部分の変動を無くし、情報伝達の
効率向上を図ることを目的とするものである。
【0008】
【課題を解決するための手段】上記問題点を解決するた
め本発明に係るTDMAシステム用受信機のAGC回路
は、複数の送信源から送信された信号を時分割に受信す
るTDMAシステム用受信機のAGC回路であって、外
部から入力された利得調節用信号に応じて定まる利得で
受信信号を増幅する可変利得増幅手段と、前記可変利得
増幅手段に入力される受信信号の信号レベルに応じた前
記利得調節用信号を発生する調節信号発生手段とを具備
するTDMAシステム用受信機のAGC回路において、
前記調節信号発生手段の入出力間における信号の伝搬時
間に等しい遅延時間を有する信号遅延手段を前記可変利
得増幅手段の前段に設け、該信号遅延手段を介して前記
可変利得増幅手段に入力される受信信号と前記調節信号
発生手段から入力される利得調節用信号との間の位相を
一致させたものである。
【0009】
【作用】したがって、本AGC回路へ受信信号が入力さ
れ、この入力された受信信号に基づいて調節信号発生手
段から利得調節用信号が可変利得増幅手段へ出力される
に要する時間だけ、可変利得増幅手段への受信信号の入
力時間が信号遅延手段により遅延され、その結果、可変
利得増幅手段への受信信号の入力タイミングと調節信号
発生手段からの調節用信号の入力タイミングとが一致
し、双方の信号の位相が一致するよう作用するものであ
る。
【0010】
【実施例】本発明に係るTDMAシステム用受信機のA
GC回路の実施例について、図1及び図2を参照しなが
ら説明する。ここで、図1は本発明に係るTDMAシス
テム用受信機のAGC回路の一実施例における回路構成
を示すブロック図、図2は図1に示されたTDMAシス
テム用受信機のAGC回路における主要部の信号波形を
示す波形図である。このTDMAシステム用受信機のA
GC回路は、受信信号を所定時間だけ遅延させる信号遅
延手段としての遅延回路2と、この遅延回路2を介して
入力された受信信号の増幅を行う可変利得増幅手段とし
ての可変利得増幅器1と、調節信号発生手段を構成する
信号強度検出器3及び電圧変換器4とを具備してなるも
のである。
【0011】遅延手段としての遅延回路2(図1におい
て「DLY」と略記)は、良く知られているように図示
しない前段の回路において中間周波数に変換された受信
信号を、所定時間、すなわち、信号強度検出回路3に信
号が入力されてから、その応答信号が出力されるまでに
要する信号伝搬時間と、同じく電圧変換器4に信号が入
力されてからその応答信号が出力されるまでに要する信
号伝搬時間との和に等しい遅延時間だけ遅延して出力す
るものである。そして、回路自体は、特に、本発明に特
有のものではなく、一般的に電子回路において用いられ
ている通常の構成を有するもので、その出力は可変利得
増幅器1に入力されるようになっている。可変利得増幅
手段としての可変利得増幅器1は、中間周波数に変換さ
れた受信信号を上述の遅延回路2を介して入力し、この
入力信号を、電圧変換器4から入力される利得調節用信
号としての電圧信号の大きさに応じて定まる利得で増幅
するもので、例えば、入力電圧の増加に対する利得の変
化は、図4に示されるように、略反比例するような特性
を有している。尚、基本的には、図5において説明した
ものと同一のものであり、その構成は公知・周知である
のでここでの詳細な説明は省略する。
【0012】調節信号発生手段としての信号強度検出回
路3は、上述の遅延回路2同様に、中間周波数に変換さ
れた受信信号が遅延回路2と略同時に入力されるよう
に、その入力側が、遅延回路2の入力側と並列接続され
ている。本実施例における信号強度検出回路3は、入力
信号の対数に比例した出力を得ることができる対数増幅
器を用いて構成されており、その入出力特性は、図3に
示されるように、入力電圧の増加に対して、この入力電
圧の対数に相当する出力電圧が略比例するような直線性
を呈する。そして、例えば、図2(a)に示されるよう
に、A、B、Cの3局からの受信レベルの異なる信号が
入力された場合、この信号強度検出回路3は、同図
(b)に示されるように入力信号の入力レベルに略比例
した方形波状の対数出力信号を次述する電圧変換器4に
出力する。
【0013】上述した信号強度検出回路3と共に調節信
号発生手段をなす電圧変換器4は、信号強度検出回路3
の出力信号を、可変利得増幅器1の利得調節に適した電
圧レベルに変換するもので、具体的な構成としては、例
えば、アナログ・ディジタル変換器(以下「A/D変換
器」と言う。)と、読みだし専用メモリ(以下「RO
M」と言う。)と、ディジタル・アナログ変換器(以下
「D/A変換器」と言う。)とから構成したものが好適
である。すなわち、このように構成した場合、先ず、信
号強度検出回路3からの電圧信号はA/D変換器におい
てディジタル信号に変換され、そのディジタル信号はR
OMのアドレス信号としてアドレスバスを介してROM
に入力される。一方、このROMにおいて、上述のA/
D変換器の出力信号で特定されるアドレスには、可変利
得増幅器1へ入力すべき利得調節用電圧をディジタル値
で表したデ−タが入力されており、アドレス信号の入力
に従ってデ−タが読み出されるようになっている。そし
て、ROMから読み出されたデ−タは、このROMに接
続されたD/A変換器によってアナログ電圧信号に変換
されて、可変利得増幅器1の利得を調節するための利得
調節用信号として可変利得増幅器1に入力されることと
なる。尚、上述の可変利得増幅器1へ入力すべき利得調
節用電圧は、可変利得増幅器1へ入力可能な利得調節用
電圧の範囲、AGC動作が行われている際に可変利得増
幅器1に要求される出力レベル及び信号強度検出回路3
の出力信号の予想されるダイナミックレベル等に基づい
て定められるものである。
【0014】そして、この電圧変換器4は、例えば、信
号強度検出回路3から図2(b)に示されるような信号
が入力されると、同図(c)に示されたようは方形波信
号を出力する。尚、この電圧変換器4の出力信号のタイ
ミングを、信号強度検出回路3への入力信号(図2
(a)参照)のタイミングと比較してみると、時刻ta
だけ遅れたものとなる。これは、信号強度検出回路3及
び電圧変換器4において信号の遅延が生ずるためであ
り、特に、本実施例においては、電圧変換器4において
生ずる信号遅延が信号強度検出回路3のそれより大であ
る。また、この電圧変換器4の出力電圧のタイミング
は、可変利得増幅器1への入力信号のタイミング、すな
わち、遅延回路2の出力信号のタイミングと略一致する
ようになっている(図2(c)及び(d)参照)。
【0015】次に、上記構成における本AGC回路の動
作を、異なる地点に設置された3局からのバ−スト信号
を受信する場合を例に採り、概括的に説明する。先ず、
3局からのバ−スト信号が、図2(a)に示されるよう
にそれぞれ信号レベルが異なる中間周波数に変換された
受信信号として、遅延回路2及び信号強度検出回路3に
入力されたとする。遅延回路2の出力側には、図2
(a)に示された入力信号を遅延時間taだけ遅延され
た状態で、入力信号と略同一の波形及び振幅を有する信
号が出力される(図2(d)参照)。一方、信号強度検
出回路3へ入力された受信信号は、対数増幅され、若干
の立ち上がり及び立ち下がり時間を有する略方形波状の
信号として出力され(図2(b)参照)、電圧変換器4
へ入力される。そして、この入力信号は、この電圧変換
器4において、既に説明したように可変利得増幅器1の
利得調節用信号として適したレベルを有する方形波電圧
信号に変換され、本AGC回路への入力信号(図2
(a)参照)に対して時間ta遅れて出力されるが(図
2(c)参照)、可変利得増幅器1への入力信号(図2
(d)参照)とのタイミングは一致することとなる(図
2(c)及び(d)参照)。したがって、可変利得増幅
器1においては、入力信号をその立上がり部分から即座
に、電圧変換器4からの利得調節用信号に応じた利得で
増幅する結果、図2(e)に示されたような立ち上がり
部分の変動がない一定レベルの信号を出力することとな
る。
【0016】上述したように、本実施例のTDMAシス
テム用受信機のAGC回路は、可変利得増幅器1に入力
される受信信号を、この可変利得増幅器1へ入力される
利得調節用の信号を発生するための回路、すなわち信号
強度検出回路3及び電圧変換器4における信号遅延時間
に等しい遅延時間を有する遅延回路2を介して入力する
ように構成することにより、電圧変換器4から可変利得
増幅器1へ入力される利得調節用信号と、遅延回路2を
介して可変利得増幅器1へ入力される受信信号との入力
のタイミングが一致、すなわち、両者の入力の際の位相
が一致するので、従来と異なり可変利得増幅器1の出力
信号の立上がり部分においてもAGC動作が機能し、こ
の立ち上がり部分にオ−バシュ−トが生ずることがな
く、振幅一定の出力信号を得ることができ、立ち上がり
部分も情報伝達に用いることができることとなり、情報
伝達の効率向上に寄与するものである。
【0017】
【発明の効果】本発明によれば、調節信号発生手段にお
ける信号伝搬の遅れに起因する可変利得増幅手段へ入力
される受信信号と、調節信号発生手段から可変利得増幅
手段へ入力される利得調節用信号との入力タイミングの
ずれを、可変利得増幅手段の前段に設けた信号遅延手段
により補償するよう構成することにより、可変利得増幅
手段へ入力される受信信号と、調節信号発生手段から可
変利得増幅手段へ入力される利得調節用信号との入力タ
イミングが一致し、従来と異なり、可変利得増幅手段の
出力信号の立ち上がりにオ−バ−シュトが生ずることが
なくなるので、AGC回路の最終出力として振幅一定の
安定した信号を得ることができ、このため、受信信号の
立ち上がり部分に情報が含まれるような場合であって
も、従来と異なり確実に情報を再現することができ、情
報伝達の効率向上を図ることができるという効果を奏す
るものである。
【図面の簡単な説明】
【図1】本発明に係るTDMAシステム用受信機のAG
C回路の一実施例を示すブロック図である。
【図2】図1に示されたTDMAシステム用受信機のA
GC回路の動作を説明するための主要部の信号波形図で
ある。
【図3】図1に示されたTDMAシステム用受信機のA
GC回路に用いられる信号強度検出回路の入力電圧対利
得の関係を示す特性線図である。
【図4】図1に示されたTDMAシステム用受信機のA
GC回路に用いられる可変利得増幅器の入力電圧対出力
電圧の関係を示す特性線図である。
【図5】従来のTDMAシステム用受信機のAGC回路
の一例を示すブロック図である。
【図6】図6に示された従来のAGC回路の動作を説明
するための主要部の波形図である。
【符号の説明】
1…可変利得増幅器、 2…遅延回路、 3…信号強度
検出器、 4…電圧変換器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の送信源から送信された信号を時分
    割に受信するTDMAシステム用受信機のAGC回路で
    あって、外部から入力された利得調節用信号に応じて定
    まる利得で受信信号を増幅する可変利得増幅手段と、前
    記可変利得増幅手段に入力される受信信号の信号レベル
    に応じた前記の利得調節用信号を発生する調節信号発生
    手段とを具備するTDMAシステム用受信機のAGC回
    路において、前記調節信号発生手段の入出力間における
    信号の伝搬時間に等しい遅延時間を有する信号遅延手段
    を前記可変利得増幅手段の前段に設け、該信号遅延手段
    を介して前記可変利得増幅手段に入力される受信信号と
    前記調節信号発生手段から入力される利得調節用信号と
    の間の位相を一致させたことを特徴とするTDMAシス
    テム用受信機のAGC回路。
JP26863591A 1991-09-20 1991-09-20 Tdmaシステム用受信機のagc回路 Pending JPH05122179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26863591A JPH05122179A (ja) 1991-09-20 1991-09-20 Tdmaシステム用受信機のagc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26863591A JPH05122179A (ja) 1991-09-20 1991-09-20 Tdmaシステム用受信機のagc回路

Publications (1)

Publication Number Publication Date
JPH05122179A true JPH05122179A (ja) 1993-05-18

Family

ID=17461290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26863591A Pending JPH05122179A (ja) 1991-09-20 1991-09-20 Tdmaシステム用受信機のagc回路

Country Status (1)

Country Link
JP (1) JPH05122179A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193446A (ja) * 1993-12-24 1995-07-28 Nec Corp 予測ゲイン自動切替回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193446A (ja) * 1993-12-24 1995-07-28 Nec Corp 予測ゲイン自動切替回路

Similar Documents

Publication Publication Date Title
EP0786859B1 (en) Power amplifying circuit and method
US5266906A (en) Linear amplifier performing distortion compensation control
US6999012B2 (en) Temperature compensation device for automatic gain control loop
JP3402363B2 (ja) 送信ダイバーシチ方式送信機における遅延時間制御方式。
JPH0677753A (ja) Alc回路
US6370210B1 (en) Circuitry for generating a gain control signal applied to an AGC amplifier and method thereof
JPH05122179A (ja) Tdmaシステム用受信機のagc回路
US4987298A (en) Automatic gain control apparatus which adjusts bias and gain to maximize signal to noise ratio
EP1082810A1 (en) A gain control circuit and method for providing gain control of a variable amplifier using a pilot signal
JP3263017B2 (ja) 検波回路およびそれを用いた送信装置ならびに受信装置
JP3019569B2 (ja) 自動利得制御回路
JPH11281732A (ja) 飽和防止回路
JP3270978B2 (ja) 受信回路の高速自動利得制御方式
JP2504214B2 (ja) 超小型衛星通信装置の自動レベル制御方式
JP2900865B2 (ja) 自動利得制御増幅器
JP2629386B2 (ja) 自動利得制御回路
JP2767986B2 (ja) 追尾受信機
JP2000286654A (ja) 自動利得制御回路
JP3408877B2 (ja) 歪補償増幅装置
JP2819666B2 (ja) 受信装置
JPH0413671Y2 (ja)
JP2001211125A (ja) 検波回路
JPS6335137B2 (ja)
JPH0638507Y2 (ja) 受信装置
JP2868070B2 (ja) 時分割多重通信における自動利得制御方式