JP2000286654A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP2000286654A JP2000286654A JP11092800A JP9280099A JP2000286654A JP 2000286654 A JP2000286654 A JP 2000286654A JP 11092800 A JP11092800 A JP 11092800A JP 9280099 A JP9280099 A JP 9280099A JP 2000286654 A JP2000286654 A JP 2000286654A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- automatic gain
- signal
- amplifier
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ダイナミックレンジを拡大し、しかも自動利
得制御増幅器として、ダイナミックレンジの小さい小型
の素子を利用することができ、自動利得制御のための応
答時間を短縮する。 【構成】 自動利得制御増幅器１３の出力信号からこの
増幅器をフィードバック制御するための第一の演算手段
１を備えるほかに、その入力回路にステップ形可変減衰
器３を配置し、これをその減衰器３の出力に現れる信号
により自動制御するための第二の演算手段２を設ける。
この第二の演算手段の出力を自動利得制御増幅器１３の
制御入力に加算する制御を行うこともできる。 【効果】 プリアンブルの期間を短くして電波の利用効
率を高くすることができる。
得制御増幅器として、ダイナミックレンジの小さい小型
の素子を利用することができ、自動利得制御のための応
答時間を短縮する。 【構成】 自動利得制御増幅器１３の出力信号からこの
増幅器をフィードバック制御するための第一の演算手段
１を備えるほかに、その入力回路にステップ形可変減衰
器３を配置し、これをその減衰器３の出力に現れる信号
により自動制御するための第二の演算手段２を設ける。
この第二の演算手段の出力を自動利得制御増幅器１３の
制御入力に加算する制御を行うこともできる。 【効果】 プリアンブルの期間を短くして電波の利用効
率を高くすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル無線通
信の受信装置に利用する。本発明は、バースト信号とし
て送信されるディジタル無線信号の受信装置に利用す
る。本発明は、バースト信号の先頭に送信されるプリア
ンブルを受信し、そのプリアンブルの期間につづいて到
来するディジタル通信信号の受信増幅器利得を自動制御
する装置の改良に関する。本発明は、自動利得制御の収
束時間を短縮するとともに、入力信号レベルの大きいダ
イナミックレンジに対応することができる自動利得制御
回路に関する。
信の受信装置に利用する。本発明は、バースト信号とし
て送信されるディジタル無線信号の受信装置に利用す
る。本発明は、バースト信号の先頭に送信されるプリア
ンブルを受信し、そのプリアンブルの期間につづいて到
来するディジタル通信信号の受信増幅器利得を自動制御
する装置の改良に関する。本発明は、自動利得制御の収
束時間を短縮するとともに、入力信号レベルの大きいダ
イナミックレンジに対応することができる自動利得制御
回路に関する。
【０００２】
【従来の技術】バースト信号として送信するディジタル
無線信号の先頭に、情報信号を含まないプリアンブルを
設け、このディジタル無線信号を受信する受信装置は、
このプリアンブルの期間に受信装置のレベル制御を実行
する方式が広く知られている。このような方式では、受
信装置はプリアンブルの期間に自動利得制御増幅器の出
力レベルが基準値になるように増幅器利得を制御すると
ともに、プリアンブルにつづく情報信号の受信期間はそ
の増幅器利得を維持するように制御する。
無線信号の先頭に、情報信号を含まないプリアンブルを
設け、このディジタル無線信号を受信する受信装置は、
このプリアンブルの期間に受信装置のレベル制御を実行
する方式が広く知られている。このような方式では、受
信装置はプリアンブルの期間に自動利得制御増幅器の出
力レベルが基準値になるように増幅器利得を制御すると
ともに、プリアンブルにつづく情報信号の受信期間はそ
の増幅器利得を維持するように制御する。
【０００３】受信装置の増幅器利得を正確に制御するた
めに、また受信信号レベルのダイナミックレンジを大き
くとるには、プリアンブルの期間を長くすることが必要
になるが、プリアンブルの期間には情報信号が伝達され
ないから、電波の利用効率のうえからプリアンブルの期
間はできるだけ短い方がよい。
めに、また受信信号レベルのダイナミックレンジを大き
くとるには、プリアンブルの期間を長くすることが必要
になるが、プリアンブルの期間には情報信号が伝達され
ないから、電波の利用効率のうえからプリアンブルの期
間はできるだけ短い方がよい。
【０００４】本願出願人は、このような受信装置の自動
利得制御増幅器の利得制御回路に、フィードフォワード
回路を設けて、利得制御を短時間に収束させることがで
きる回路について特許出願した（特願平１０−１３９９
６６号、本願出願時において未公開、以下「先願」とい
う）。
利得制御増幅器の利得制御回路に、フィードフォワード
回路を設けて、利得制御を短時間に収束させることがで
きる回路について特許出願した（特願平１０−１３９９
６６号、本願出願時において未公開、以下「先願」とい
う）。
【０００５】この先願の回路の要部構成を図２に示す。
図２は従来例受信装置のブロック構成図である。端子１
１に到来する入力信号は無線周波数により変調されたデ
ィジタル無線信号である。このディジタル無線信号はそ
の無線周波数を選択的に通過させるフィルタ１２により
選択され、自動利得制御増幅器１３に入力する。この自
動利得制御増幅器１３で増幅された受信信号は、直交検
波器１４により二つの直交信号に分離され、それぞれア
ナログ・ディジタル変換器１５および１６によりディジ
タル信号に変換され、復調器１７によりＩチャンネルお
よびＱチャンネルの信号が取り出される。
図２は従来例受信装置のブロック構成図である。端子１
１に到来する入力信号は無線周波数により変調されたデ
ィジタル無線信号である。このディジタル無線信号はそ
の無線周波数を選択的に通過させるフィルタ１２により
選択され、自動利得制御増幅器１３に入力する。この自
動利得制御増幅器１３で増幅された受信信号は、直交検
波器１４により二つの直交信号に分離され、それぞれア
ナログ・ディジタル変換器１５および１６によりディジ
タル信号に変換され、復調器１７によりＩチャンネルお
よびＱチャンネルの信号が取り出される。
【０００６】このアナログ・ディジタル変換器１５およ
び１６の出力は分岐されて、制御回路１８により自動利
得制御増幅器１３の制御信号が作られる。この制御回路
１８では、プリアンブルの期間に自動利得制御増幅器１
３の出力レベルを基準レベルに等しくするための制御信
号を演算し、プリアンブルの期間が経過した後には、そ
の出力レベルが変化しても一定の制御信号を自動利得制
御増幅器１３に継続して与えるように制御される。この
制御信号は、加算器１９を介してディジタル・アナログ
変換器２０によりアナログ信号に変換されて自動利得制
御増幅器１３の制御入力に与えられる。
び１６の出力は分岐されて、制御回路１８により自動利
得制御増幅器１３の制御信号が作られる。この制御回路
１８では、プリアンブルの期間に自動利得制御増幅器１
３の出力レベルを基準レベルに等しくするための制御信
号を演算し、プリアンブルの期間が経過した後には、そ
の出力レベルが変化しても一定の制御信号を自動利得制
御増幅器１３に継続して与えるように制御される。この
制御信号は、加算器１９を介してディジタル・アナログ
変換器２０によりアナログ信号に変換されて自動利得制
御増幅器１３の制御入力に与えられる。
【０００７】ここでこの先願の回路では、フィルタ１２
の出力信号を分岐して、対数増幅器２１により受信信号
を増幅し、それを制御回路２２により自動利得制御増幅
器１３の制御信号として、加算器１９により制御回路１
８の出力制御信号に加算する構成とした。この制御回路
２２の出力はディジタル信号であり、加算器１９はディ
ジタルレベルの加算器である。このような構成により、
プリアンブルの期間に端子１１に到来するディジタル無
線信号の大きいダイナミックレンジに対応することがで
きるようにした。
の出力信号を分岐して、対数増幅器２１により受信信号
を増幅し、それを制御回路２２により自動利得制御増幅
器１３の制御信号として、加算器１９により制御回路１
８の出力制御信号に加算する構成とした。この制御回路
２２の出力はディジタル信号であり、加算器１９はディ
ジタルレベルの加算器である。このような構成により、
プリアンブルの期間に端子１１に到来するディジタル無
線信号の大きいダイナミックレンジに対応することがで
きるようにした。
【０００８】
【発明が解決しようとする課題】本願発明者らは図２に
示す従来例回路を繰り返し試験した。そして図２に示す
構成では、自動利得制御に必要な応答時間は短縮される
ことがわかった。しかし、新しい無線通信方式では、き
わめてレベルの高い受信信号が到来することがあり、こ
のために対応可能なディジタル無線信号のダイナミック
レンジを拡大しようとすると、自動利得制御増幅器（図
面符号１３）には、これまでより大きいダイナミックレ
ンジのものが必要であることがわかった。一般に、自動
利得制御制御増幅器はそのダイナミックレンジを大きく
すると、その利得制御に要する時間が増大するものであ
り、また、ダイナミックレンジを大きくすると利得制御
の精度が粗くなる。したがって、図２に示す回路にはさ
らなる改良が必要である。
示す従来例回路を繰り返し試験した。そして図２に示す
構成では、自動利得制御に必要な応答時間は短縮される
ことがわかった。しかし、新しい無線通信方式では、き
わめてレベルの高い受信信号が到来することがあり、こ
のために対応可能なディジタル無線信号のダイナミック
レンジを拡大しようとすると、自動利得制御増幅器（図
面符号１３）には、これまでより大きいダイナミックレ
ンジのものが必要であることがわかった。一般に、自動
利得制御制御増幅器はそのダイナミックレンジを大きく
すると、その利得制御に要する時間が増大するものであ
り、また、ダイナミックレンジを大きくすると利得制御
の精度が粗くなる。したがって、図２に示す回路にはさ
らなる改良が必要である。
【０００９】本発明はこのような背景に行われたもので
あって、自動利得制御増幅器そのものとして、ダイナミ
ックレンジの小さい小型の素子を利用することができる
とともに、自動利得制御のための応答時間を短縮するこ
とができる自動利得制御回路を提供することを目的とす
る。本発明は、プリアンブルの期間を短くすることによ
り、電波の利用効率を改善することを目的とする。併せ
て本発明は、ディジタル集積回路により回路を構成する
に適する自動利得制御回路を提供することを目的とす
る。本発明は、携帯用無線通信装置に実施するに適する
小型であり、動作の安定な自動利得制御回路を提供する
ことを目的とする。
あって、自動利得制御増幅器そのものとして、ダイナミ
ックレンジの小さい小型の素子を利用することができる
とともに、自動利得制御のための応答時間を短縮するこ
とができる自動利得制御回路を提供することを目的とす
る。本発明は、プリアンブルの期間を短くすることによ
り、電波の利用効率を改善することを目的とする。併せ
て本発明は、ディジタル集積回路により回路を構成する
に適する自動利得制御回路を提供することを目的とす
る。本発明は、携帯用無線通信装置に実施するに適する
小型であり、動作の安定な自動利得制御回路を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】本発明は、無線周波数に
より変調されプリアンブルを含むバースト信号として入
力端子（図１に示す実施例の図面符号１１に対応、以下
同じ）に到来する受信ディジタル信号を入力とする自動
利得制御増幅器（１３）と、この自動利得制御増幅器の
出力信号からプリアンブル期間の出力信号レベルが基準
値に等しくなるように前記自動利得制御増幅器の制御入
力に利得制御信号を与える第一の演算手段（１）とを備
えた自動利得制御回路において、前記自動利得制御増幅
器の入力信号の通路に設けたステップ可変形減衰器
（３）と、このステップ可変形減衰器の出力信号を分岐
してそのステップ可変形減衰器の制御入力に与える制御
信号を演算する第二の演算手段（２）とを備えたことを
特徴とする。そして、この第二の演算手段（２）の演算
動作およびその出力制御信号による減衰器（３）の動作
時定数は、第一の演算手段（１）の演算動作およびその
出力制御信号による自動利得制御増幅器（１３）の動作
時定数より小さく設定される。
より変調されプリアンブルを含むバースト信号として入
力端子（図１に示す実施例の図面符号１１に対応、以下
同じ）に到来する受信ディジタル信号を入力とする自動
利得制御増幅器（１３）と、この自動利得制御増幅器の
出力信号からプリアンブル期間の出力信号レベルが基準
値に等しくなるように前記自動利得制御増幅器の制御入
力に利得制御信号を与える第一の演算手段（１）とを備
えた自動利得制御回路において、前記自動利得制御増幅
器の入力信号の通路に設けたステップ可変形減衰器
（３）と、このステップ可変形減衰器の出力信号を分岐
してそのステップ可変形減衰器の制御入力に与える制御
信号を演算する第二の演算手段（２）とを備えたことを
特徴とする。そして、この第二の演算手段（２）の演算
動作およびその出力制御信号による減衰器（３）の動作
時定数は、第一の演算手段（１）の演算動作およびその
出力制御信号による自動利得制御増幅器（１３）の動作
時定数より小さく設定される。
【００１１】この構成により、入力端子（１１）に自動
利得制御増幅器（１３）が飽和するような大きいレベル
の信号が到来しても、この自動利得制御増幅器（１３）
の利得制御系となる第一の演算手段（１）とは独立に、
第二の演算手段（２）が動作して、ステップ可変形減衰
器（３）に大きい減衰量を与えるように制御するから、
そしてこの第二の演算手段（２）は高速に動作するか
ら、ただちに自動利得制御増幅器（１３）の飽和状態は
解除されて定常の制御動作に入ることができる。
利得制御増幅器（１３）が飽和するような大きいレベル
の信号が到来しても、この自動利得制御増幅器（１３）
の利得制御系となる第一の演算手段（１）とは独立に、
第二の演算手段（２）が動作して、ステップ可変形減衰
器（３）に大きい減衰量を与えるように制御するから、
そしてこの第二の演算手段（２）は高速に動作するか
ら、ただちに自動利得制御増幅器（１３）の飽和状態は
解除されて定常の制御動作に入ることができる。
【００１２】したがって、自動利得制御増幅器（１３）
はその増幅器入力回路の熱雑音限界の微小レベルから、
小さいダイナミックレンジをカバーするように設計して
おけば十分であり、全体としてきわめて広いダイナミッ
クレンジに対応することができるようになる。しかも第
二の演算手段（２）はステップ的な可変形減衰器を制御
するのであるから、きわめて高速に応答する時定数の小
さい回路で十分である。ステップ可変形減衰器（３）の
ステップ数を小さくすることにより、さらに高速な応答
を行うように設計することができる。このように、本発
明により自動利得制御のための応答時間を短縮すること
ができ、プリアンブルの期間を短く設定して電波の利用
効率を高くすることができる。
はその増幅器入力回路の熱雑音限界の微小レベルから、
小さいダイナミックレンジをカバーするように設計して
おけば十分であり、全体としてきわめて広いダイナミッ
クレンジに対応することができるようになる。しかも第
二の演算手段（２）はステップ的な可変形減衰器を制御
するのであるから、きわめて高速に応答する時定数の小
さい回路で十分である。ステップ可変形減衰器（３）の
ステップ数を小さくすることにより、さらに高速な応答
を行うように設計することができる。このように、本発
明により自動利得制御のための応答時間を短縮すること
ができ、プリアンブルの期間を短く設定して電波の利用
効率を高くすることができる。
【００１３】第二の演算回路（２）の入力回路に対数形
の増幅器（２１）を配置することにより、大きいレベル
に対して粗く、小さいレベルに対して細かくステップを
設定することができるようになるから、このステップ数
を合理的に小さくすることができる。
の増幅器（２１）を配置することにより、大きいレベル
に対して粗く、小さいレベルに対して細かくステップを
設定することができるようになるから、このステップ数
を合理的に小さくすることができる。
【００１４】第二の演算回路（２）の出力制御信号を分
岐して、前記第一の演算手段（１）の出力制御信号に加
算して自動利得制御増幅器の制御入力に与えるように構
成することにより、自動利得制御増幅器（１３）に対し
てフィードフォワード制御を併せて行うことができるよ
うになる。これにより、自動利得制御増幅器（１３）の
制御応答時間をさらに短縮することができる。
岐して、前記第一の演算手段（１）の出力制御信号に加
算して自動利得制御増幅器の制御入力に与えるように構
成することにより、自動利得制御増幅器（１３）に対し
てフィードフォワード制御を併せて行うことができるよ
うになる。これにより、自動利得制御増幅器（１３）の
制御応答時間をさらに短縮することができる。
【００１５】このための加算器（１９）はディジタル・
レベルに配置して、ディジタル加算器とすることが望ま
しい。これは、全体をディジタル集積回路により構成す
るに有利になるからである。
レベルに配置して、ディジタル加算器とすることが望ま
しい。これは、全体をディジタル集積回路により構成す
るに有利になるからである。
【００１６】さらに、本発明により新たに配置するステ
ップ可変形減衰器（３）の出力信号通路の第二の演算手
段（２）への分岐を行う前に、前記無線周波数信号を選
択的に通過させる瀘波器（１２）を備えることにより、
この第二の演算手段（２）が目的とする受信周波数のみ
に応答するようになるから有利である。この瀘波器（１
２）もディジタル集積回路により構成するためには、そ
の入力信号に対するダイナミックレンジを小さくするこ
とが有利であるから、この瀘波器（１２）は本発明のス
テップ可変形減衰器（３）の後段に配置することが有利
である。
ップ可変形減衰器（３）の出力信号通路の第二の演算手
段（２）への分岐を行う前に、前記無線周波数信号を選
択的に通過させる瀘波器（１２）を備えることにより、
この第二の演算手段（２）が目的とする受信周波数のみ
に応答するようになるから有利である。この瀘波器（１
２）もディジタル集積回路により構成するためには、そ
の入力信号に対するダイナミックレンジを小さくするこ
とが有利であるから、この瀘波器（１２）は本発明のス
テップ可変形減衰器（３）の後段に配置することが有利
である。
【００１７】
【発明の実施の形態】図１は本発明実施例装置のブロッ
ク構成図である。本発明の特徴は、自動利得制御増幅器
１３の出力信号からこの増幅器をフィードバック制御す
るための第一の演算手段１を備えるほかに、その入力回
路にステップ可変形減衰器３を配置し、これをその減衰
器３の出力に現れる信号により自動制御するための第二
の演算手段２を設けたところにある。
ク構成図である。本発明の特徴は、自動利得制御増幅器
１３の出力信号からこの増幅器をフィードバック制御す
るための第一の演算手段１を備えるほかに、その入力回
路にステップ可変形減衰器３を配置し、これをその減衰
器３の出力に現れる信号により自動制御するための第二
の演算手段２を設けたところにある。
【００１８】端子１１には無線周波数により変調された
ディジタル無線信号が到来する。この端子１１の信号は
受信アンテナの信号そのものでもよいし、受信アンテナ
の信号をアンテナ増幅器により増幅した信号でもよい。
このディジタル無線信号はその無線周波数を選択的に通
過させるフィルタ１２により選択され、自動利得制御増
幅器１３に入力する。この自動利得制御増幅器１３で増
幅された受信信号は直交検波器１４により二つの直交信
号に分離され、それぞれアナログ・ディジタル変換器１
５および１６によりディジタル信号に変換され、復調器
１７において同期検波または遅延検波によりＩチャンネ
ルおよびＱチャンネルの受信信号が取り出される。この
受信信号を取り出すための直交検波器１４および復調器
１７などの技術はよく知られた技術であり、本発明に直
接関係がないので詳しい説明を省略する。
ディジタル無線信号が到来する。この端子１１の信号は
受信アンテナの信号そのものでもよいし、受信アンテナ
の信号をアンテナ増幅器により増幅した信号でもよい。
このディジタル無線信号はその無線周波数を選択的に通
過させるフィルタ１２により選択され、自動利得制御増
幅器１３に入力する。この自動利得制御増幅器１３で増
幅された受信信号は直交検波器１４により二つの直交信
号に分離され、それぞれアナログ・ディジタル変換器１
５および１６によりディジタル信号に変換され、復調器
１７において同期検波または遅延検波によりＩチャンネ
ルおよびＱチャンネルの受信信号が取り出される。この
受信信号を取り出すための直交検波器１４および復調器
１７などの技術はよく知られた技術であり、本発明に直
接関係がないので詳しい説明を省略する。
【００１９】このアナログ・ディジタル変換器１５およ
び１６の出力は分岐されて、制御回路１８により自動利
得制御増幅器１３の制御信号が作られる。この制御回路
１８はディジタルレベルで動作する。この制御回路１８
は、プリアンブルの期間に自動利得制御増幅器１３の出
力レベルが基準レベルに等しくなるように制御信号を演
算生成し、プリアンブルの期間が経過した後には、自動
利得制御増幅器１３の出力レベルが変化しても、一定の
制御信号を自動利得制御増幅器１３に継続して与えるよ
うに動作する。この制御信号は、加算器１９を介してデ
ィジタル・アナログ変換器２０によりアナログ信号に変
換されて自動利得制御増幅器１３の制御入力に与えられ
る。
び１６の出力は分岐されて、制御回路１８により自動利
得制御増幅器１３の制御信号が作られる。この制御回路
１８はディジタルレベルで動作する。この制御回路１８
は、プリアンブルの期間に自動利得制御増幅器１３の出
力レベルが基準レベルに等しくなるように制御信号を演
算生成し、プリアンブルの期間が経過した後には、自動
利得制御増幅器１３の出力レベルが変化しても、一定の
制御信号を自動利得制御増幅器１３に継続して与えるよ
うに動作する。この制御信号は、加算器１９を介してデ
ィジタル・アナログ変換器２０によりアナログ信号に変
換されて自動利得制御増幅器１３の制御入力に与えられ
る。
【００２０】図３に送信装置から送信されるバースト信
号の構成を示す。ディジタル化された情報信号の先頭
に、規格に定められた符号構成のプリアンブルが送信さ
れる。この例では同一の符号構成のプリアンブルが２回
送信される。このプリアンブルを利用して、情報信号に
かかわらず受信装置はその受信レベルを制御することが
できる。
号の構成を示す。ディジタル化された情報信号の先頭
に、規格に定められた符号構成のプリアンブルが送信さ
れる。この例では同一の符号構成のプリアンブルが２回
送信される。このプリアンブルを利用して、情報信号に
かかわらず受信装置はその受信レベルを制御することが
できる。
【００２１】本発明実施例装置では、上記構成に加え
て、端子１１の入力信号が通過する信号通路にステップ
可変形減衰器３を設ける。そしてこの無線周波数の信号
を選択的に通過させるフィルタ１２の出力を分岐して、
このステップ可変形減衰器３の減衰量を制御するための
第二の演算手段２を設ける。この第二の演算手段２は、
対数増幅器２１と、その出力に設けたアナログ・ディジ
タル変換器２３と、その出力ディジタル信号を入力とす
る制御回路２４とを含む構成である。この制御回路２４
の出力はディジタル信号であり、ステップ可変形減衰器
３の制御入力もディジタル信号である。
て、端子１１の入力信号が通過する信号通路にステップ
可変形減衰器３を設ける。そしてこの無線周波数の信号
を選択的に通過させるフィルタ１２の出力を分岐して、
このステップ可変形減衰器３の減衰量を制御するための
第二の演算手段２を設ける。この第二の演算手段２は、
対数増幅器２１と、その出力に設けたアナログ・ディジ
タル変換器２３と、その出力ディジタル信号を入力とす
る制御回路２４とを含む構成である。この制御回路２４
の出力はディジタル信号であり、ステップ可変形減衰器
３の制御入力もディジタル信号である。
【００２２】上述のように、この制御回路２４の出力制
御信号を分岐して、加算器１９により制御回路１８の出
力に現れるフィードバック制御のための信号に加算する
ことにより、併せて自動利得制御増幅器１３をフィード
フォワード制御することができる。このフィードフォワ
ード制御により、自動利得制御増幅器１３の利得制御の
応答時間をさらに短縮することができる。
御信号を分岐して、加算器１９により制御回路１８の出
力に現れるフィードバック制御のための信号に加算する
ことにより、併せて自動利得制御増幅器１３をフィード
フォワード制御することができる。このフィードフォワ
ード制御により、自動利得制御増幅器１３の利得制御の
応答時間をさらに短縮することができる。
【００２３】
【発明の効果】以上説明したように、本発明によりダイ
ナミックレンジを拡大することができる。しかも自動利
得制御増幅器として、ダイナミックレンジの小さい小型
の素子を利用することができる。本発明により、自動利
得制御のための応答時間を短縮することができるから、
プリアンブルの期間を短縮することが可能になり、電波
の利用効率を高くすることができる。本発明の回路は、
各回路要素をディジタル集積回路により構成するに適す
るものであり、温度に対する動作が安定であり、長期間
にわたり変動の少ない自動利得制御回路を提供すること
ができる。本発明は、携帯用無線通信装置に実施するに
適する。
ナミックレンジを拡大することができる。しかも自動利
得制御増幅器として、ダイナミックレンジの小さい小型
の素子を利用することができる。本発明により、自動利
得制御のための応答時間を短縮することができるから、
プリアンブルの期間を短縮することが可能になり、電波
の利用効率を高くすることができる。本発明の回路は、
各回路要素をディジタル集積回路により構成するに適す
るものであり、温度に対する動作が安定であり、長期間
にわたり変動の少ない自動利得制御回路を提供すること
ができる。本発明は、携帯用無線通信装置に実施するに
適する。
【図１】本発明実施例回路のブロック構成図。
【図２】先願に開示された従来例回路のブロック構成
図。
図。
【図３】受信ディジタル信号の構成を説明する図。
１ 第一の演算手段 ２ 第二の演算手段 ３ ステップ可変形減衰器 １１ 端子 １２ フィルタ １３ 自動利得制御増幅器 １４ 直交検波器 １５、１６ アナログ・ディジタル変換器 １７ 復調器 １８ 制御回路 １９ 加算器 ２０ ディジタル・アナログ変換器 ２１ 対数増幅器 ２２ 制御回路 ２３ アナログ・ディジタル変換器 ２４ 制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡ノ上 和広 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 大沢 智喜 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 溝口 匡人 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 5J100 JA01 KA05 LA00 LA08 LA11 QA01 QA02 SA02 5K004 AA05 FA09 FG02 FH01 FH04
Claims (6)
- 【請求項１】無線周波数により変調されプリアンブルを
含みバースト信号として到来する受信ディジタル信号を
入力とする自動利得制御増幅器と、この自動利得制御増
幅器の出力信号からプリアンブル期間の出力信号レベル
が基準値に等しくなるように前記自動利得制御増幅器の
制御入力に利得制御信号を与える第一の演算手段とを備
えた自動利得制御回路において、 前記自動利得制御増幅器の入力信号の通路に設けたステ
ップ可変形減衰器と、このステップ可変形減衰器の出力
信号を分岐してそのステップ可変形減衰器の制御入力に
与える制御信号を演算する第二の演算手段とを備えたこ
とを特徴とする自動利得制御回路。 - 【請求項２】前記第二の演算手段の演算動作およびその
出力制御信号による前記減衰器の動作時定数は、前記第
一の演算手段の演算動作およびその出力制御信号による
前記自動利得制御増幅器の動作時定数より小さく設定さ
れた請求項１記載の自動利得制御回路。 - 【請求項３】前記第二の演算手段の入力には対数形増幅
器を備えた請求項２記載の自動利得制御回路。 - 【請求項４】前記第二の演算手段の出力制御信号を前記
第一の演算手段の出力制御信号に加算して前記自動利得
制御増幅器の制御入力に与える加算器を含む請求項３記
載の自動利得制御回路。 - 【請求項５】前記加算器はディジタル加算器である請求
項４記載の自動利得制御制御回路。 - 【請求項６】前記減衰器の出力信号通路の前記第二の演
算手段への分岐前に前記無線周波数信号を選択的に通過
させる瀘波器を備えた請求項１記載の自動利得制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09280099A JP3542921B2 (ja) | 1999-03-31 | 1999-03-31 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09280099A JP3542921B2 (ja) | 1999-03-31 | 1999-03-31 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286654A true JP2000286654A (ja) | 2000-10-13 |
| JP3542921B2 JP3542921B2 (ja) | 2004-07-14 |
Family
ID=14064501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09280099A Expired - Lifetime JP3542921B2 (ja) | 1999-03-31 | 1999-03-31 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3542921B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003045027A1 (fr) * | 2001-11-20 | 2003-05-30 | Sanyo Electric Co., Ltd. | Appareil de reception radio et procede et programme de regulation de la synchronisation du traitement de signal |
| JP2009505520A (ja) * | 2005-08-12 | 2009-02-05 | マックス リニアー、インコーポレイテッド | 広ダイナミックレンジ増幅器の利得制御 |
| EP2555424A1 (en) | 2011-08-04 | 2013-02-06 | Sony Corporation | Automatic step variable attenuator and radio communication device |
| CN111049487A (zh) * | 2019-12-12 | 2020-04-21 | 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） | 自动增益控制电路及控制方法 |
-
1999
- 1999-03-31 JP JP09280099A patent/JP3542921B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003045027A1 (fr) * | 2001-11-20 | 2003-05-30 | Sanyo Electric Co., Ltd. | Appareil de reception radio et procede et programme de regulation de la synchronisation du traitement de signal |
| US7068988B2 (en) | 2001-11-20 | 2006-06-27 | Sanyo Electric Co., Ltd. | Radio reception apparatus, signal processing timing control method, and signal processing timing control program |
| JP2009505520A (ja) * | 2005-08-12 | 2009-02-05 | マックス リニアー、インコーポレイテッド | 広ダイナミックレンジ増幅器の利得制御 |
| EP2555424A1 (en) | 2011-08-04 | 2013-02-06 | Sony Corporation | Automatic step variable attenuator and radio communication device |
| CN102916713A (zh) * | 2011-08-04 | 2013-02-06 | 索尼公司 | 自动步长可变衰减器和无线电通信装置 |
| US8624654B2 (en) | 2011-08-04 | 2014-01-07 | Sony Corporation | Automatic step variable attenuator and radio communication device |
| CN111049487A (zh) * | 2019-12-12 | 2020-04-21 | 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） | 自动增益控制电路及控制方法 |
| CN111049487B (zh) * | 2019-12-12 | 2023-12-29 | 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） | 自动增益控制电路及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3542921B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06350496A (ja) | 自動利得制御装置 | |
| JPH10247953A (ja) | 受信機 | |
| EP1764925A1 (en) | Receiving module and receiving device using the same | |
| JP2000286654A (ja) | 自動利得制御回路 | |
| JPH08293748A (ja) | 自動利得制御装置及び移動端末機及び自動利得制御方法 | |
| JP2005176186A (ja) | 無線受信装置 | |
| JPH08130428A (ja) | 可変利得増幅器 | |
| JP2002094346A (ja) | 可変利得増幅器を備えた受信機及びその制御方法 | |
| JP2500577B2 (ja) | バ―スト信号用ａｇｃ回路 | |
| JP3071582B2 (ja) | 電力増幅効率の調整方法 | |
| JP2001086179A (ja) | Ａｇｃ回路及び通信端末 | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| JPH08288881A (ja) | 自動利得制御方式 | |
| JPH0537409A (ja) | 移動通信装置 | |
| US7586996B2 (en) | Method for controlling the power of the output signal from an amplifier system and the associated system | |
| JP3869125B2 (ja) | 衛星通信用システム | |
| JPH06216955A (ja) | バースト信号用ａｇｃ回路 | |
| JPH0795141A (ja) | 多チャンネル周波数多重信号パワーコントロール方式 | |
| KR20210019955A (ko) | 간섭 제거 중계기 및 이의 동작방법 | |
| JPH11186946A (ja) | ダイバーシチ受信機およびこれら受信機に使用するａｇｃ回路 | |
| JP3902901B2 (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| JPH05268117A (ja) | 送信電力制御方式 | |
| JPH05291986A (ja) | 自動利得制御回路 | |
| JPH0522202A (ja) | スペースダイバシテイ回路 | |
| JP2001086176A (ja) | ディジタル送受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |