JPH05121407A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05121407A JPH05121407A JP28338391A JP28338391A JPH05121407A JP H05121407 A JPH05121407 A JP H05121407A JP 28338391 A JP28338391 A JP 28338391A JP 28338391 A JP28338391 A JP 28338391A JP H05121407 A JPH05121407 A JP H05121407A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- metal thin
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 シリコン基板１１上にシリコン酸化膜１２を
介してＡｌ・１％Ｓｉ合金膜１３，Ｃｕ膜１５を順に堆
積した後、その上にレジストパターン１４を形成し、こ
れをマスクとして合金膜１３をエッチング加工する。次
に、レジストパターン１４を除去し、この後、２５０℃
のアニール処理を行うことにより、Ｃｕ膜１５からＡｌ
・１％Ｓｉ合金膜１３中にＣｕを拡散させる。 【効果】 金属配線のパターニングを行った後にＣｕ等
の添加不純物をドーピングすることができ、しかも添加
不純物の濃度を配線幅によらず一定にすることができ
る。このため、全ての配線幅について同時に最適な不純
物濃度を実現することができ、集積回路のエレクトロマ
イグレーション及びストレスマイグレーション耐性を向
上させることができる。
介してＡｌ・１％Ｓｉ合金膜１３，Ｃｕ膜１５を順に堆
積した後、その上にレジストパターン１４を形成し、こ
れをマスクとして合金膜１３をエッチング加工する。次
に、レジストパターン１４を除去し、この後、２５０℃
のアニール処理を行うことにより、Ｃｕ膜１５からＡｌ
・１％Ｓｉ合金膜１３中にＣｕを拡散させる。 【効果】 金属配線のパターニングを行った後にＣｕ等
の添加不純物をドーピングすることができ、しかも添加
不純物の濃度を配線幅によらず一定にすることができ
る。このため、全ての配線幅について同時に最適な不純
物濃度を実現することができ、集積回路のエレクトロマ
イグレーション及びストレスマイグレーション耐性を向
上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に配線層等を形成する方法に関する。
に係わり、特に配線層等を形成する方法に関する。
【０００２】
【従来の技術】従来より半導体装置の配線材料にＡｌま
たはＡｌ合金が広く用いられている。これは、Ａｌ膜や
Ａｌ合金膜が成膜加工性、低抵抗性、半導体基板との低
抵抗コンタクト性、絶縁膜との密着性等の点で優れてい
るためである。
たはＡｌ合金が広く用いられている。これは、Ａｌ膜や
Ａｌ合金膜が成膜加工性、低抵抗性、半導体基板との低
抵抗コンタクト性、絶縁膜との密着性等の点で優れてい
るためである。
【０００３】しかしながら、集積回路の高集積化に伴
い、Ａｌ配線幅が小さくなり電流密度が増大するに従っ
て、エレクトロマイグレーションやストレスマイグレー
ション等、Ａｌ配線の信頼性が大きな問題になってきて
いる。
い、Ａｌ配線幅が小さくなり電流密度が増大するに従っ
て、エレクトロマイグレーションやストレスマイグレー
ション等、Ａｌ配線の信頼性が大きな問題になってきて
いる。
【０００４】この問題に対して、Ａｌ配線にＡｌ拡散の
バリアとなるＣｕを含有させることが有効であることは
既に知られている。Ａｌ配線にＣｕを含有させる最も単
純な方法は、Ｃｕを含有させたＡｌターゲットを用意し
て、スパッタ法で成膜してパターニングすることであ
る。ところがこの方法では、純粋なＡｌ膜の場合に比べ
て加工性が悪くなる、という問題がある。
バリアとなるＣｕを含有させることが有効であることは
既に知られている。Ａｌ配線にＣｕを含有させる最も単
純な方法は、Ｃｕを含有させたＡｌターゲットを用意し
て、スパッタ法で成膜してパターニングすることであ
る。ところがこの方法では、純粋なＡｌ膜の場合に比べ
て加工性が悪くなる、という問題がある。
【０００５】そこで、Ａｌ配線をパターン形成した後、
これにＣｕを含有させる方法が考えられている。図７は
その方法を示している。素子形成されたシリコン基板８
１上にシリコン酸化膜８２を形成し、必要なコンタクト
孔（図示せず）を形成した後、この上に通常の工程でＣ
ｕを含まないＡｌ膜８３を形成する（図７（ａ))。次
に、このＡｌ膜８３上にレジストパターン８４を形成し
（図７（ｂ))、このパターン８４をマスクとしてＡｌ膜
８３をエッチング加工することにより、Ａｌ配線８３を
形成し、この後、レジストパターン８４を除去する（図
７（ｃ))。ついでＡｌ配線８３上に重ねてＣｕ膜８５を
形成する（図７（ｄ))。そして熱処理を行って、Ｃｕを
Ａｌ配線８３に拡散させて、配線層表面部にＣｕ拡散層
（反応層）８３ａを形成する。（図７（ｅ))。その後未
反応のＣｕ膜８５を除去したのち、フォーミングガス中
で熱処理して、Ａｌ配線８３中にＣｕを均一に拡散させ
たＣｕ含有Ａｌ配線８６を得る（図７（ｆ))。
これにＣｕを含有させる方法が考えられている。図７は
その方法を示している。素子形成されたシリコン基板８
１上にシリコン酸化膜８２を形成し、必要なコンタクト
孔（図示せず）を形成した後、この上に通常の工程でＣ
ｕを含まないＡｌ膜８３を形成する（図７（ａ))。次
に、このＡｌ膜８３上にレジストパターン８４を形成し
（図７（ｂ))、このパターン８４をマスクとしてＡｌ膜
８３をエッチング加工することにより、Ａｌ配線８３を
形成し、この後、レジストパターン８４を除去する（図
７（ｃ))。ついでＡｌ配線８３上に重ねてＣｕ膜８５を
形成する（図７（ｄ))。そして熱処理を行って、Ｃｕを
Ａｌ配線８３に拡散させて、配線層表面部にＣｕ拡散層
（反応層）８３ａを形成する。（図７（ｅ))。その後未
反応のＣｕ膜８５を除去したのち、フォーミングガス中
で熱処理して、Ａｌ配線８３中にＣｕを均一に拡散させ
たＣｕ含有Ａｌ配線８６を得る（図７（ｆ))。
【０００６】この方法によれば、Ａｌ配線の良好な加工
性は保たれるが、新たな問題が生じる。Ａｌ配線中のＣ
ｕ濃度が配線幅に依存し変化するという現象である。例
えば、４００nmの厚さのＡｌ配線に 0.5nmのＣｕ膜を被
着して熱処理したとき、Ａｌ配線中のＣｕ濃度は配線幅
が減少するに従って増大する。この現象は、Ａｌ配線上
面からのＣｕ拡散量は配線幅に依存して変化するのに対
して、側面からのＣｕ拡散量が配線幅に依存せず、膜厚
が一定である限り一定であるために生じる。つまり、配
線幅が狭くなるにつれて、Ａｌ配線中のＣｕ総量に対し
て占める側面からの拡散分の割合が増えるためである。
性は保たれるが、新たな問題が生じる。Ａｌ配線中のＣ
ｕ濃度が配線幅に依存し変化するという現象である。例
えば、４００nmの厚さのＡｌ配線に 0.5nmのＣｕ膜を被
着して熱処理したとき、Ａｌ配線中のＣｕ濃度は配線幅
が減少するに従って増大する。この現象は、Ａｌ配線上
面からのＣｕ拡散量は配線幅に依存して変化するのに対
して、側面からのＣｕ拡散量が配線幅に依存せず、膜厚
が一定である限り一定であるために生じる。つまり、配
線幅が狭くなるにつれて、Ａｌ配線中のＣｕ総量に対し
て占める側面からの拡散分の割合が増えるためである。
【０００７】この現象は、集積回路中の多数のＡｌ配線
の幅が異なるものについて同時にＣｕ濃度の最適化がで
きないことを意味する。より具体的に言えば、ある配線
幅についてＣｕ濃度を最適化した時に、これより配線幅
の小さいものではＣｕ濃度が高くなりすぎる。Ｃｕ濃度
が高くなりすぎると、Ａｌ配線中の特に結晶粒界に、Ａ
ｌ2 Ｃｕ層（θ層）が析出する。このＡｌ2 Ｃｕ析出層
はＡｌの原子流に対して大きな拡散障壁として働き、原
子流の下流ではボイドが形成されて断線の原因となる。
また粒界に析出したθ層はその後のＡｌの粒成長を抑制
する。このためＡｌの結晶粒径は、大きいものが望まれ
るにも拘らず、たかだか２〜３μｍ程度にしか大きくな
らない。結晶粒径には同一の膜中でもばらつきがあるの
で、粒径１μｍ以下の結晶粒も多数存在し、したがって
大きな結晶粒がつながった状態のバンブー構造の実現を
妨げる。
の幅が異なるものについて同時にＣｕ濃度の最適化がで
きないことを意味する。より具体的に言えば、ある配線
幅についてＣｕ濃度を最適化した時に、これより配線幅
の小さいものではＣｕ濃度が高くなりすぎる。Ｃｕ濃度
が高くなりすぎると、Ａｌ配線中の特に結晶粒界に、Ａ
ｌ2 Ｃｕ層（θ層）が析出する。このＡｌ2 Ｃｕ析出層
はＡｌの原子流に対して大きな拡散障壁として働き、原
子流の下流ではボイドが形成されて断線の原因となる。
また粒界に析出したθ層はその後のＡｌの粒成長を抑制
する。このためＡｌの結晶粒径は、大きいものが望まれ
るにも拘らず、たかだか２〜３μｍ程度にしか大きくな
らない。結晶粒径には同一の膜中でもばらつきがあるの
で、粒径１μｍ以下の結晶粒も多数存在し、したがって
大きな結晶粒がつながった状態のバンブー構造の実現を
妨げる。
【０００８】
【発明が解決しようとする課題】以上のように、従来、
マイグレーション耐性の向上を図るためにＡｌ配線パタ
ーニング後にＣｕを拡散させる方法があったが、この方
法は、Ｃｕ濃度が配線幅に依存し、これが配線の信頼性
を低下させるという問題を抱えていた。
マイグレーション耐性の向上を図るためにＡｌ配線パタ
ーニング後にＣｕを拡散させる方法があったが、この方
法は、Ｃｕ濃度が配線幅に依存し、これが配線の信頼性
を低下させるという問題を抱えていた。
【０００９】本発明はこの様な事情を考慮してなされた
もので、金属配線への異種金属の拡散量を配線幅によら
ず一定としてその濃度の最適化として金属配線の信頼性
向上を図った半導体装置の製造方法を提供することを目
的とする。
もので、金属配線への異種金属の拡散量を配線幅によら
ず一定としてその濃度の最適化として金属配線の信頼性
向上を図った半導体装置の製造方法を提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記した問題を解決する
ため本発明は、基板上に第１の金属薄膜を形成する工程
と、この第１の金属薄膜上に第２の金属薄膜を形成する
工程と、前記第１及び第２の金属薄膜からなる積層膜を
所定のパターンに加工する工程と、熱処理により前記第
２の金属薄膜から前記第１の金属薄膜のパターン中に前
記第２の金属薄膜に含まれる金属を導入する工程とを含
むことを特徴とする半導体装置の製造方法を提供する。
ため本発明は、基板上に第１の金属薄膜を形成する工程
と、この第１の金属薄膜上に第２の金属薄膜を形成する
工程と、前記第１及び第２の金属薄膜からなる積層膜を
所定のパターンに加工する工程と、熱処理により前記第
２の金属薄膜から前記第１の金属薄膜のパターン中に前
記第２の金属薄膜に含まれる金属を導入する工程とを含
むことを特徴とする半導体装置の製造方法を提供する。
【００１１】また本発明は、基板上に第１の金属薄膜を
形成する前に、予めこの基板上に第２の金属薄膜を形成
する工程と、この第２の金属薄膜上に第１の金属薄膜を
形成する工程と、この第１の金属薄膜を所定のパターン
に加工する工程と、熱処理により前記第２の金属薄膜か
ら前記第１の金属薄膜のパターン中に前記第２の金属薄
膜に含まれる金属を導入する工程とを含むことを特徴と
する半導体装置の製造方法を提供する。
形成する前に、予めこの基板上に第２の金属薄膜を形成
する工程と、この第２の金属薄膜上に第１の金属薄膜を
形成する工程と、この第１の金属薄膜を所定のパターン
に加工する工程と、熱処理により前記第２の金属薄膜か
ら前記第１の金属薄膜のパターン中に前記第２の金属薄
膜に含まれる金属を導入する工程とを含むことを特徴と
する半導体装置の製造方法を提供する。
【００１２】
【作用】本発明による半導体装置の製造方法によれば、
第１の金属薄膜に対してその上面又は下面からのみ第２
の金属薄膜に含まれる金属を導入することができ、金属
薄膜配線中の第２の金属の拡散濃度は配線幅によらず一
定になる。従って素子チップ上の全ての配線について第
２の金属の濃度を最適化することができ、エレクトロマ
イグレーションやストレスマイグレーション耐性の大き
な信頼性の高い金属配線を得ることができる。
第１の金属薄膜に対してその上面又は下面からのみ第２
の金属薄膜に含まれる金属を導入することができ、金属
薄膜配線中の第２の金属の拡散濃度は配線幅によらず一
定になる。従って素子チップ上の全ての配線について第
２の金属の濃度を最適化することができ、エレクトロマ
イグレーションやストレスマイグレーション耐性の大き
な信頼性の高い金属配線を得ることができる。
【００１３】
【実施例】以下、本発明による半導体装置の製造方法の
実施例を図面を参照しつつ詳細に説明する。 第１の実施例
実施例を図面を参照しつつ詳細に説明する。 第１の実施例
【００１４】本実施例では、ＡｌＳｉ合金膜の表面全体
にまずＣｕ膜を堆積させておき、レジストパターンをマ
スクとしてこのＣｕ膜を選択的に除去した後上記ＡｌＳ
ｉ合金膜を微細加工し、最後に残存したＣｕ膜から下層
のＡｌＳｉ合金膜中にＣｕを混入させたものである。図
１は本発明の第１の実施例を説明するための工程断面図
である。
にまずＣｕ膜を堆積させておき、レジストパターンをマ
スクとしてこのＣｕ膜を選択的に除去した後上記ＡｌＳ
ｉ合金膜を微細加工し、最後に残存したＣｕ膜から下層
のＡｌＳｉ合金膜中にＣｕを混入させたものである。図
１は本発明の第１の実施例を説明するための工程断面図
である。
【００１５】先ず、図１（ａ）に示すようにソース、ド
レイン等（図示せず）が形成されたＳｉ基板１１上にＳ
ｉＯ2 等の絶縁膜１２を堆積した後、通常の高速スパッ
タリング法によってＡｌ・１％Ｓｉ合金膜１３を絶縁膜
１２上に 0.8μｍの膜厚で堆積した。
レイン等（図示せず）が形成されたＳｉ基板１１上にＳ
ｉＯ2 等の絶縁膜１２を堆積した後、通常の高速スパッ
タリング法によってＡｌ・１％Ｓｉ合金膜１３を絶縁膜
１２上に 0.8μｍの膜厚で堆積した。
【００１６】次に、図（ｂ）に示すように、Ａｌ・１％
Ｓｉ合金膜１３の表面を大気に暴露しないで別室に輸送
し通常のスパッタリング法によってＣｕ膜１５を 0.016
μｍの厚みでＡｌ・１％Ｓｉ合金膜１３上に堆積した。
Ｃｕ膜１５の堆積は直交磁界を利用したマグネトロンス
パッタリング装置を用い、Ａｒガス圧５×１０-3Torr、
パワー３kW、室温の条件で行った。
Ｓｉ合金膜１３の表面を大気に暴露しないで別室に輸送
し通常のスパッタリング法によってＣｕ膜１５を 0.016
μｍの厚みでＡｌ・１％Ｓｉ合金膜１３上に堆積した。
Ｃｕ膜１５の堆積は直交磁界を利用したマグネトロンス
パッタリング装置を用い、Ａｒガス圧５×１０-3Torr、
パワー３kW、室温の条件で行った。
【００１７】なおここで、上記スパッタリング前の真空
度を１０-8Torr台として、予めスパッタガスとしてＡｒ
ガスを５×１０-3Torrまで導入し、パワー３kWで約１０
秒間Ａｒスパッタリングにより、Ａｌ・１％Ｓｉ合金膜
１３の表面上に存在するＡｌ酸化膜の除去を行うとよ
い。次に、Ｃｕ膜１５上にノボラック樹脂を主成分とす
る光感応レジスト１４を膜厚 1.6μｍで塗布し通常のリ
ソグラフィ技術によりこのレジスト１４をパターニング
した。このときの線幅は 0.5〜 2.0μｍとした。次に、
図１（ｃ）に示すように、スパッタエッチングによりレ
ジストパターン１４より露出したＣｕ膜１５の除去を行
った。
度を１０-8Torr台として、予めスパッタガスとしてＡｒ
ガスを５×１０-3Torrまで導入し、パワー３kWで約１０
秒間Ａｒスパッタリングにより、Ａｌ・１％Ｓｉ合金膜
１３の表面上に存在するＡｌ酸化膜の除去を行うとよ
い。次に、Ｃｕ膜１５上にノボラック樹脂を主成分とす
る光感応レジスト１４を膜厚 1.6μｍで塗布し通常のリ
ソグラフィ技術によりこのレジスト１４をパターニング
した。このときの線幅は 0.5〜 2.0μｍとした。次に、
図１（ｃ）に示すように、スパッタエッチングによりレ
ジストパターン１４より露出したＣｕ膜１５の除去を行
った。
【００１８】次に、図１（ｄ）に示すように、このよう
に形成した試料基板５１を後述するドライエッチング装
置に収納し、レジストパターン１４をマスクとしてＡｌ
Ｓｉ膜１３のドライエッチングを行った。図２は、上記
したドライエッチング装置の構成を示す概略断面図であ
る。
に形成した試料基板５１を後述するドライエッチング装
置に収納し、レジストパターン１４をマスクとしてＡｌ
Ｓｉ膜１３のドライエッチングを行った。図２は、上記
したドライエッチング装置の構成を示す概略断面図であ
る。
【００１９】このドライエッチング装置は、エッチング
室５０と搬入用予備室６０と搬出用予備室７０とから構
成され、エッチング室５０と、搬入用予備室６０及び搬
出用予備室７０との間には、それぞれ、ゲートバルブ６
１及び７１が設けられている。そして、これらの搬入用
予備室６０及び搬出用予備室７０を真空に排気すること
によって、エッチング室５０を真空に保持したまま、搬
入用予備室６０及び搬出用予備室７０にそれぞれ配設さ
れたゲートバルブ６２及び７２から試料基板５１を搬入
及び搬出することができる。これによって、大気中の水
分や酸素等がエッチング室５０内に混入するのを防止す
ることができ、これによる悪影響を避けることが可能で
ある。６３及び７３は基板載置台である。
室５０と搬入用予備室６０と搬出用予備室７０とから構
成され、エッチング室５０と、搬入用予備室６０及び搬
出用予備室７０との間には、それぞれ、ゲートバルブ６
１及び７１が設けられている。そして、これらの搬入用
予備室６０及び搬出用予備室７０を真空に排気すること
によって、エッチング室５０を真空に保持したまま、搬
入用予備室６０及び搬出用予備室７０にそれぞれ配設さ
れたゲートバルブ６２及び７２から試料基板５１を搬入
及び搬出することができる。これによって、大気中の水
分や酸素等がエッチング室５０内に混入するのを防止す
ることができ、これによる悪影響を避けることが可能で
ある。６３及び７３は基板載置台である。
【００２０】また、エッチング室５０内底部には、試料
基板５１を載置するための第１の電極５２と、この第１
の電極５２に13.56MHzの高周波電圧を印加すべく高周波
電源５３がブロッキングキャパシタ５４を介して接続さ
れている。上記第１の電極５２内にはこれを冷却し試料
基板５１の温度を所望の温度に制御するため、冷却管５
５が具備されている。
基板５１を載置するための第１の電極５２と、この第１
の電極５２に13.56MHzの高周波電圧を印加すべく高周波
電源５３がブロッキングキャパシタ５４を介して接続さ
れている。上記第１の電極５２内にはこれを冷却し試料
基板５１の温度を所望の温度に制御するため、冷却管５
５が具備されている。
【００２１】さらに、エッチング室５０の上壁５０ａは
第２の電極となっており、第１の電極５２との間に高周
波電圧が印加されるようになっている。ここで、エッチ
ング室５０の壁はアースされている。さらにまた、第２
の電極５０ａの後方には永久磁石５６が設置されてお
り、この永久磁石５６は、モーターにより回転軸５７の
まわりに偏心回転せしめられるようになっている。そし
て、この磁石５６自身の発する１００〜５００ガウスの
磁界により、エッチング室５０内が１０-3Torr台または
それ以下の高真空でも、該室内に高密度のプラズマを発
生維持することが可能となっている。
第２の電極となっており、第１の電極５２との間に高周
波電圧が印加されるようになっている。ここで、エッチ
ング室５０の壁はアースされている。さらにまた、第２
の電極５０ａの後方には永久磁石５６が設置されてお
り、この永久磁石５６は、モーターにより回転軸５７の
まわりに偏心回転せしめられるようになっている。そし
て、この磁石５６自身の発する１００〜５００ガウスの
磁界により、エッチング室５０内が１０-3Torr台または
それ以下の高真空でも、該室内に高密度のプラズマを発
生維持することが可能となっている。
【００２２】以上述べた構成のドライエッチング装置に
より、前述したＡｌＳｉ合金膜１３のドライエッチング
工程を行い、このＡｌＳｉ合金膜１３をパターニングし
た（図１（ｄ))。
より、前述したＡｌＳｉ合金膜１３のドライエッチング
工程を行い、このＡｌＳｉ合金膜１３をパターニングし
た（図１（ｄ))。
【００２３】また、塩素ガス（Ｃｌ2 ）供給ライン５８
ａと三塩化ホウ素（ＢＣｌ3 ）供給ライン５８ｂと臭化
水素ガス（ＨＢｒ）供給ライン５８ｃと、不活性ガス
（ヘリウム（Ｈｅ）あるいはアルゴン（Ａｒ）等）供給
ライン５８ｄとから、エッチング室５０内にＣｌ2 ，Ｂ
Ｃｌ3，ＨＢｒ，ＨｅあるいはＡｒを導入することが可
能となっている。
ａと三塩化ホウ素（ＢＣｌ3 ）供給ライン５８ｂと臭化
水素ガス（ＨＢｒ）供給ライン５８ｃと、不活性ガス
（ヘリウム（Ｈｅ）あるいはアルゴン（Ａｒ）等）供給
ライン５８ｄとから、エッチング室５０内にＣｌ2 ，Ｂ
Ｃｌ3，ＨＢｒ，ＨｅあるいはＡｒを導入することが可
能となっている。
【００２４】このＣｌ2 供給ライン５８ａ，ＢＣｌ3 供
給ライン５８ｂ，ＨＢｒ供給ライン５８ｃ，及び不活性
ガス供給ライン５８ｄには、それぞれバルブ５９ａ〜５
９ｄと、流量調整器５９Ａ〜５９Ｄとが具備され、流量
及びガス圧を所望の値に調整できるようになっている。
給ライン５８ｂ，ＨＢｒ供給ライン５８ｃ，及び不活性
ガス供給ライン５８ｄには、それぞれバルブ５９ａ〜５
９ｄと、流量調整器５９Ａ〜５９Ｄとが具備され、流量
及びガス圧を所望の値に調整できるようになっている。
【００２５】ここで、このＡｌＳｉ合金膜１３のエッチ
ングは次のように行った。まずエッチングガスは、Ｃｌ
2 とＢＣｌ3 混合ガス（総流量１００sccm，Ｃｌ2 のＢ
Ｃｌ3 に対する混合比Ｃｌ2 ／ＢＣｌ3 ＝ 0.5）を用
い、圧力を２Ｐａとして、第１の電極５２上に載置した
試料基板５１に対してＲＦ電力 0.5Ｗ／cm2 を印加する
ようにした。この時、基板温度は２５℃，ウェハ上での
磁場強度は１５０ガウスとなるようにした。
ングは次のように行った。まずエッチングガスは、Ｃｌ
2 とＢＣｌ3 混合ガス（総流量１００sccm，Ｃｌ2 のＢ
Ｃｌ3 に対する混合比Ｃｌ2 ／ＢＣｌ3 ＝ 0.5）を用
い、圧力を２Ｐａとして、第１の電極５２上に載置した
試料基板５１に対してＲＦ電力 0.5Ｗ／cm2 を印加する
ようにした。この時、基板温度は２５℃，ウェハ上での
磁場強度は１５０ガウスとなるようにした。
【００２６】この条件では、Ａｌ・１％Ｓｉ合金膜１３
が約 0.5μm/分の速度でエッチングされたのに対し、レ
ジストパターン１４は約 0.2μm/分の速度でエッチング
されＡｌとレジストのエッチング選択比は約 3.0であっ
た。
が約 0.5μm/分の速度でエッチングされたのに対し、レ
ジストパターン１４は約 0.2μm/分の速度でエッチング
されＡｌとレジストのエッチング選択比は約 3.0であっ
た。
【００２７】比較のために、試料基板としてＡｌ・１％
Ｓｉ・ 0.5％Ｃｕ（ＡｌＳｉＣｕ）合金膜を 0.8μｍ厚
で形成したものを上記エッチング条件にてエッチングし
たところ、ＡｌＳｉＣｕ膜のエッチング速度は約 0.4μ
m/分、レジストパターンのエッチング速度は約 0.15 μ
m/分であり、Ａｌとレジストのエッチング選択比は約2.
5であった。さらに、この条件の下でＡｌＳｉＣｕ合金
膜に対して３０％のオーバエッチングを行ったところ、
エッチング後、残渣が生じた。一方、ＡｌＳｉ合金膜は
同条件にて残渣の発生が観察されなかった。ＡｌＳｉＣ
ｕ膜の残渣発生を抑制する為に、ＲＦ電力を 0.7Ｗ／cm
2 に増大させ、エッチングを行ってみた。この結果、Ａ
ｌＳｉＣｕ膜のエッチング速度は 0.4μm/分、レジスト
のエッチング速度は 0.2μm/分であり、ＡｌＳｉＣｕと
レジストのエッチング選択比は 2.0であった。この時、
エッチング後に残渣の発生は観察されなかった。
Ｓｉ・ 0.5％Ｃｕ（ＡｌＳｉＣｕ）合金膜を 0.8μｍ厚
で形成したものを上記エッチング条件にてエッチングし
たところ、ＡｌＳｉＣｕ膜のエッチング速度は約 0.4μ
m/分、レジストパターンのエッチング速度は約 0.15 μ
m/分であり、Ａｌとレジストのエッチング選択比は約2.
5であった。さらに、この条件の下でＡｌＳｉＣｕ合金
膜に対して３０％のオーバエッチングを行ったところ、
エッチング後、残渣が生じた。一方、ＡｌＳｉ合金膜は
同条件にて残渣の発生が観察されなかった。ＡｌＳｉＣ
ｕ膜の残渣発生を抑制する為に、ＲＦ電力を 0.7Ｗ／cm
2 に増大させ、エッチングを行ってみた。この結果、Ａ
ｌＳｉＣｕ膜のエッチング速度は 0.4μm/分、レジスト
のエッチング速度は 0.2μm/分であり、ＡｌＳｉＣｕと
レジストのエッチング選択比は 2.0であった。この時、
エッチング後に残渣の発生は観察されなかった。
【００２８】また、Ａｌ合金とレジストとの選択比を大
きくする為にエッチングガスとして、Ｃｌ2 とＨＢｒの
混合ガスを用いて、ＡｌＳｉ合金膜及びＡｌＳｉＣｕ合
金膜のエッチングを行った。
きくする為にエッチングガスとして、Ｃｌ2 とＨＢｒの
混合ガスを用いて、ＡｌＳｉ合金膜及びＡｌＳｉＣｕ合
金膜のエッチングを行った。
【００２９】条件は、総流量を１００sccm，Ｃｌ2 のＨ
Ｂｒに対する混合比をＣｌ2 ／ＨＢｒ＝５０％，圧力を
２Ｐａとし、ＲＦ電力 0.5Ｗ／cm2 を印加し、基板温度
が２５℃、基板上での磁場強度が１５０ガウスとなるよ
うにした。エッチング時間はジャストエッチング時間に
５０％のオーバーエッチングを加えたものとした。
Ｂｒに対する混合比をＣｌ2 ／ＨＢｒ＝５０％，圧力を
２Ｐａとし、ＲＦ電力 0.5Ｗ／cm2 を印加し、基板温度
が２５℃、基板上での磁場強度が１５０ガウスとなるよ
うにした。エッチング時間はジャストエッチング時間に
５０％のオーバーエッチングを加えたものとした。
【００３０】この時、ＡｌＳｉ膜のエッチング速度は
0.4μm/分、レジストのエッチング速度は 0.06 μm/分
であり、ＡｌＳｉとレジストの選択比は約７であった。
一方、ＡｌＳｉＣｕ膜のエッチング速度は 0.35 μm/
分、レジストのエッチング速度は0.06 μm/分であり、
ＡｌＳｉＣｕとレジストの選択比は約６であった。しか
し、エッチング後、ＡｌＳｉ膜では全く残渣が観察され
ないのに対して、ＡｌＳｉＣｕ膜では、残渣が発生し
た。残渣物をＨＦ溶液に溶かし、原子吸光分析法により
分析したところ、多量のＣｕが検出され、残渣物がＣｕ
からなることが確認された。
0.4μm/分、レジストのエッチング速度は 0.06 μm/分
であり、ＡｌＳｉとレジストの選択比は約７であった。
一方、ＡｌＳｉＣｕ膜のエッチング速度は 0.35 μm/
分、レジストのエッチング速度は0.06 μm/分であり、
ＡｌＳｉＣｕとレジストの選択比は約６であった。しか
し、エッチング後、ＡｌＳｉ膜では全く残渣が観察され
ないのに対して、ＡｌＳｉＣｕ膜では、残渣が発生し
た。残渣物をＨＦ溶液に溶かし、原子吸光分析法により
分析したところ、多量のＣｕが検出され、残渣物がＣｕ
からなることが確認された。
【００３１】次に、２００℃に加熱したＮ2 ガスによる
ブロー処理を約２分間行うことにより、レジストに吸着
しているＣｌあるいはＢｒガスを除去した後、通常のＯ
2 アッシング及び水洗処理をこの順に行うことにより、
レジストパターン１４を除去した。ここで、水洗処理は
行っても行わなくてもよい。また、水洗処理後のコロー
ジョンの発生情況を調べたところ、ＡｌＳｉＣｕ合金膜
ではコロージョンの発生が観察され、一方、上記したＡ
ｌＳｉ合金膜１３ではコロージョンの発生は観察されな
かった。
ブロー処理を約２分間行うことにより、レジストに吸着
しているＣｌあるいはＢｒガスを除去した後、通常のＯ
2 アッシング及び水洗処理をこの順に行うことにより、
レジストパターン１４を除去した。ここで、水洗処理は
行っても行わなくてもよい。また、水洗処理後のコロー
ジョンの発生情況を調べたところ、ＡｌＳｉＣｕ合金膜
ではコロージョンの発生が観察され、一方、上記したＡ
ｌＳｉ合金膜１３ではコロージョンの発生は観察されな
かった。
【００３２】レジストパターン１４除去後のＡｌＳｉ合
金膜及びＡｌＳｉＣｕ合金膜の形状を走査型電子顕微鏡
（ＳＥＭ）で観察したところ、Ｃｌ2 とＢＣｌ3 の混合
ガスでエッチングしたＡｌＳｉ膜及びＡｌＳｉＣｕ膜は
順テーパ形状を有することが判明した。また、ＨＢｒと
Ｃｌ2 の混合ガスでエッチングしたＡｌＳｉ膜及びＡｌ
ＳｉＣｕ膜も順テーパ形状であった。
金膜及びＡｌＳｉＣｕ合金膜の形状を走査型電子顕微鏡
（ＳＥＭ）で観察したところ、Ｃｌ2 とＢＣｌ3 の混合
ガスでエッチングしたＡｌＳｉ膜及びＡｌＳｉＣｕ膜は
順テーパ形状を有することが判明した。また、ＨＢｒと
Ｃｌ2 の混合ガスでエッチングしたＡｌＳｉ膜及びＡｌ
ＳｉＣｕ膜も順テーパ形状であった。
【００３３】最後に、レジストパターン１４除去後、Ｎ
2 ガス雰囲気中で２５０℃の熱処理を行うことにより、
Ｃｕ膜１５からＡｌＳｉ合金膜１３中へＣｕを添加した
（図１（ｅ))。これにより所望の配線パターンを形成し
た。ここで、Ｃｕ膜が配線上に残存する場合は、このＣ
ｕ膜を除去しておくとよいが残しておいても良い。
2 ガス雰囲気中で２５０℃の熱処理を行うことにより、
Ｃｕ膜１５からＡｌＳｉ合金膜１３中へＣｕを添加した
（図１（ｅ))。これにより所望の配線パターンを形成し
た。ここで、Ｃｕ膜が配線上に残存する場合は、このＣ
ｕ膜を除去しておくとよいが残しておいても良い。
【００３４】なお、本実施例において配線の大粒径化の
ために熱処理（例えば約４５０℃）を行うとよく、この
熱処理はスパッタリングによるＡｌＳｉ膜の形成工程の
次に行ってもＣｕの添加工程（Ｃｕ膜が配線上に残存す
る場合は、このＣｕ膜の除去工程）の次に行ってもよ
い。
ために熱処理（例えば約４５０℃）を行うとよく、この
熱処理はスパッタリングによるＡｌＳｉ膜の形成工程の
次に行ってもＣｕの添加工程（Ｃｕ膜が配線上に残存す
る場合は、このＣｕ膜の除去工程）の次に行ってもよ
い。
【００３５】この試料について、ＳＥＭにより断面形状
を観察したところ、最小線幅 0.5μｍで配線が良好に形
成されていることが判明し、アフターコロージョン等も
確認されなかった。
を観察したところ、最小線幅 0.5μｍで配線が良好に形
成されていることが判明し、アフターコロージョン等も
確認されなかった。
【００３６】さらに、上記試料の配線膜中の構造及び元
素組成をＴＥＭ（透過電子顕微鏡）とＥＤＸ（エネルギ
ー分散型Ｘ線分析器）により調べたところ、ＡｌＳｉ合
金からなる結晶粒及びＡｌ2 Ｃｕからなる結晶粒が粒界
を中心に形成されていることが確認された。また、この
配線中のＣｕ含有量は 0.05 乃至 2.0％であることがわ
かった。さらにまた、上記ＡｌＳｉ合金膜配線中のＣｕ
濃度は、配線幅によらずほぼ一定となることがわかっ
た。これはパターニングされたＡｌＳｉ合金膜に対して
その上面からのみ、Ｃｕ拡散が行われたからである。こ
のように、Ｃｕ濃度の配線幅依存性を減少若しくはなく
すことができるので、各配線幅の配線中のＣｕ濃度を容
易に最適化することができ、エレクトロマイグレーショ
ンやストレスマイグレーションに対する耐性の大きな信
頼性の高い配線を形成することが可能となる。
素組成をＴＥＭ（透過電子顕微鏡）とＥＤＸ（エネルギ
ー分散型Ｘ線分析器）により調べたところ、ＡｌＳｉ合
金からなる結晶粒及びＡｌ2 Ｃｕからなる結晶粒が粒界
を中心に形成されていることが確認された。また、この
配線中のＣｕ含有量は 0.05 乃至 2.0％であることがわ
かった。さらにまた、上記ＡｌＳｉ合金膜配線中のＣｕ
濃度は、配線幅によらずほぼ一定となることがわかっ
た。これはパターニングされたＡｌＳｉ合金膜に対して
その上面からのみ、Ｃｕ拡散が行われたからである。こ
のように、Ｃｕ濃度の配線幅依存性を減少若しくはなく
すことができるので、各配線幅の配線中のＣｕ濃度を容
易に最適化することができ、エレクトロマイグレーショ
ンやストレスマイグレーションに対する耐性の大きな信
頼性の高い配線を形成することが可能となる。
【００３７】なお、従来のように、パターニング及び大
粒径化のための熱処理を行ったＡｌＳｉ合金等に対し、
その表面全面にＣｕ膜等を蒸着した後、熱処理によりＣ
ｕの拡散を行う場合、Ｃｕ拡散の熱処理温度を上記した
温度範囲、即ち４５０℃未満、特に１４０℃乃至２９０
℃に設定するとよい。この場合もマイグレーション耐性
の大きな信頼性の高い配線を形成することができる。
粒径化のための熱処理を行ったＡｌＳｉ合金等に対し、
その表面全面にＣｕ膜等を蒸着した後、熱処理によりＣ
ｕの拡散を行う場合、Ｃｕ拡散の熱処理温度を上記した
温度範囲、即ち４５０℃未満、特に１４０℃乃至２９０
℃に設定するとよい。この場合もマイグレーション耐性
の大きな信頼性の高い配線を形成することができる。
【００３８】図４はこの事を示す図であり、Ｃｕ添加時
の熱処理温度とＭＥＦとの関係を示す特性図である。こ
の図に示すように、熱処理温度が上昇するとＭＥＦが減
少する傾向にあるが、配線幅が 1.0μｍ及び 2.0μｍの
場合、１４０℃乃至２９０℃の温度範囲で形成したもの
はスパッタリングにより形成したものよりＭＥＦが大き
くなり、特に２００℃乃至２５０℃においてＭＥＦが非
常に大きくなることがわかる。この傾向は、配線幅が
0.8μｍ以上の配線について言えることだと思われる。
の熱処理温度とＭＥＦとの関係を示す特性図である。こ
の図に示すように、熱処理温度が上昇するとＭＥＦが減
少する傾向にあるが、配線幅が 1.0μｍ及び 2.0μｍの
場合、１４０℃乃至２９０℃の温度範囲で形成したもの
はスパッタリングにより形成したものよりＭＥＦが大き
くなり、特に２００℃乃至２５０℃においてＭＥＦが非
常に大きくなることがわかる。この傾向は、配線幅が
0.8μｍ以上の配線について言えることだと思われる。
【００３９】また、ＢＥＭ（Breakdown Energy of Meta
l ）法によるエレクトロマイグレーション評価も行っ
た。配線幅 0.5μｍ〜 2.0μｍに対して、ＭＥＦ（Mean
Energy to Failure) を評価した。図３はＭＥＦの結果
を示す特性図である。Ｃｕ膜を堆積し、２５０℃のアニ
ールによりＣｕをＡｌＳｉ合金膜に添加したものは、Ａ
ｌ・１％Ｓｉ合金膜よりもＭＥＦが数倍大きいことが判
明した。
l ）法によるエレクトロマイグレーション評価も行っ
た。配線幅 0.5μｍ〜 2.0μｍに対して、ＭＥＦ（Mean
Energy to Failure) を評価した。図３はＭＥＦの結果
を示す特性図である。Ｃｕ膜を堆積し、２５０℃のアニ
ールによりＣｕをＡｌＳｉ合金膜に添加したものは、Ａ
ｌ・１％Ｓｉ合金膜よりもＭＥＦが数倍大きいことが判
明した。
【００４０】また図５は、Ｃｕ添加時の熱処理温度と基
板表面に形成された素子のライフタイムとの関係を示す
特性図である。約４５０℃より低い熱処理温度ではライ
フタイムがほぼ横ばいであるが、４５０℃を越えた温度
領域ではライフタイムが減少する傾向がある。この理由
は、このような温度領域ではＡｌＳｉ合金膜１３に添加
されたＣｕが下地のＳｉＯ2 膜１２を透過してＳｉ基板
１１に到達するからであり、これにより、基板に形成さ
れた素子のライフタイムが減少する。 第２の実施例
板表面に形成された素子のライフタイムとの関係を示す
特性図である。約４５０℃より低い熱処理温度ではライ
フタイムがほぼ横ばいであるが、４５０℃を越えた温度
領域ではライフタイムが減少する傾向がある。この理由
は、このような温度領域ではＡｌＳｉ合金膜１３に添加
されたＣｕが下地のＳｉＯ2 膜１２を透過してＳｉ基板
１１に到達するからであり、これにより、基板に形成さ
れた素子のライフタイムが減少する。 第２の実施例
【００４１】本実施例では、Ｃｕ膜を堆積させた後、堆
積したＣｕ膜の上にＡｌ膜を堆積させ、レジストパター
ンを形成し、レジストパターンをマスクとしてＡｌ膜を
ドライエッチングにより微細加工した後、Ａｌ膜下層に
形成したＣｕ膜からＣｕをＡｌ膜中に混入させたもので
ある。図６は、本発明の第２の実施例を説明するための
工程断面図である。
積したＣｕ膜の上にＡｌ膜を堆積させ、レジストパター
ンを形成し、レジストパターンをマスクとしてＡｌ膜を
ドライエッチングにより微細加工した後、Ａｌ膜下層に
形成したＣｕ膜からＣｕをＡｌ膜中に混入させたもので
ある。図６は、本発明の第２の実施例を説明するための
工程断面図である。
【００４２】先ず、ソース、ドレイン等（図示せず）が
形成されたシリコン基板１１上に絶縁膜１２を堆積し、
次にこの基板１１上にスパッタリング法によりＣｕ膜１
５を１６０オングストロ−ム堆積した。さらに、真空を
破らず連続して、スパッタリング法によりＡｌ・１％Ｓ
ｉ合金膜１３を 0.8μｍ堆積した（図６（ａ))。
形成されたシリコン基板１１上に絶縁膜１２を堆積し、
次にこの基板１１上にスパッタリング法によりＣｕ膜１
５を１６０オングストロ−ム堆積した。さらに、真空を
破らず連続して、スパッタリング法によりＡｌ・１％Ｓ
ｉ合金膜１３を 0.8μｍ堆積した（図６（ａ))。
【００４３】次に、図６（ｂ）に示すようにＡｌ・１％
Ｓｉ合金膜１３上にノボラック樹脂を主成分としたレジ
スト１４を、膜厚 1.6μｍで塗布し、通常のリソグラフ
ィ技術によりこのレジスト１４をパターニングした。こ
のときの線幅は 0.5〜 2.0μｍであった。
Ｓｉ合金膜１３上にノボラック樹脂を主成分としたレジ
スト１４を、膜厚 1.6μｍで塗布し、通常のリソグラフ
ィ技術によりこのレジスト１４をパターニングした。こ
のときの線幅は 0.5〜 2.0μｍであった。
【００４４】次に、図６（ｃ）に示すようにレジストパ
ターン１４をマスクとして、第１の実施例で示したドラ
イエッチング装置を用い第１の実施例と同一条件にて、
Ａｌ・１％Ｓｉ膜１３をドライエッチングした。
ターン１４をマスクとして、第１の実施例で示したドラ
イエッチング装置を用い第１の実施例と同一条件にて、
Ａｌ・１％Ｓｉ膜１３をドライエッチングした。
【００４５】次に、図６（ｄ）に示すように、レジスト
１４を通常のＯ2 アッシングにより除去した後、Ｎ2 ガ
ス雰囲気中で２５０℃の熱処理を行うことにより、Ｃｕ
膜１５からＡｌ・１％Ｓｉ膜１３中へＣｕを拡散させて
Ｃｕの添加されたＡｌ・Ｓｉ合金膜１６を形成した。
１４を通常のＯ2 アッシングにより除去した後、Ｎ2 ガ
ス雰囲気中で２５０℃の熱処理を行うことにより、Ｃｕ
膜１５からＡｌ・１％Ｓｉ膜１３中へＣｕを拡散させて
Ｃｕの添加されたＡｌ・Ｓｉ合金膜１６を形成した。
【００４６】次に、図６（ｅ）に示すように熱酸化膜１
２上に残余したＣｕ膜１５を発煙硝酸溶液に数秒間浸す
ことによりエッチング除去して、所望の配線パターンを
形成した。なお、この試料の断面及び表面をＳＥＭで観
察したところ、発煙硝酸処理により、ＳｉＯ2 膜１２上
のＣｕ膜１５は完全にエッチング除去されていた。一
方、Ｃｕを添加したＡｌＳｉ合金膜１６の形状はほとん
ど変化していないことが判明した。ここで、Ｃｕ膜１５
の除去工程はＣｕの添加工程の前でも後でもよい。ま
た、本実施例においても配線の大粒径化のために熱処理
（例えば約４５０℃）を行うとよく、この熱処理はＣｕ
の添加工程の後に行うとよい。
２上に残余したＣｕ膜１５を発煙硝酸溶液に数秒間浸す
ことによりエッチング除去して、所望の配線パターンを
形成した。なお、この試料の断面及び表面をＳＥＭで観
察したところ、発煙硝酸処理により、ＳｉＯ2 膜１２上
のＣｕ膜１５は完全にエッチング除去されていた。一
方、Ｃｕを添加したＡｌＳｉ合金膜１６の形状はほとん
ど変化していないことが判明した。ここで、Ｃｕ膜１５
の除去工程はＣｕの添加工程の前でも後でもよい。ま
た、本実施例においても配線の大粒径化のために熱処理
（例えば約４５０℃）を行うとよく、この熱処理はＣｕ
の添加工程の後に行うとよい。
【００４７】このように製造した半導体装置に対して
も、第１の実施例で示した方法と同様の評価方法により
評価を行い、Ａｌ・１％Ｓｉ膜中にＣｕが 0.05 乃至
2.0％添加されていることを確認した。
も、第１の実施例で示した方法と同様の評価方法により
評価を行い、Ａｌ・１％Ｓｉ膜中にＣｕが 0.05 乃至
2.0％添加されていることを確認した。
【００４８】さらに、第１の実施例と同様にＡｌＳｉ合
金膜配線中のＣｕ濃度は、配線の幅によらずほぼ一定と
なることがわかった。これはパターニングされたＡｌＳ
ｉ合金膜に対してその下面からのみＣｕ拡散が行われた
からである。従って、前述したように、信頼性の高い配
線を形成することが可能となる。
金膜配線中のＣｕ濃度は、配線の幅によらずほぼ一定と
なることがわかった。これはパターニングされたＡｌＳ
ｉ合金膜に対してその下面からのみＣｕ拡散が行われた
からである。従って、前述したように、信頼性の高い配
線を形成することが可能となる。
【００４９】また、第１の実施例と同様のエレクトロマ
イグレーション評価を行ったところ、ＭＥＦは、線幅
0.5〜 2.0μｍに対して、Ｃｕを添加したＡｌＳｉ合金
膜は添加していないものより数倍高い値を示すことが分
かった。
イグレーション評価を行ったところ、ＭＥＦは、線幅
0.5〜 2.0μｍに対して、Ｃｕを添加したＡｌＳｉ合金
膜は添加していないものより数倍高い値を示すことが分
かった。
【００５０】尚、本発明は上記実施例に限定されること
はない。例えば、これまでの実施例では、添加する元素
としてＣｕの場合を示したが、チタン，ニッケル，マグ
ネシウム，クロム，及びパラジウムで試したところ、配
線のシート抵抗の変化は添加する元素によって変動する
ものの、配線パターンについて電気寿命を測定するとい
ずれの場合も、ＡｌＳｉ合金の場合よりも数倍の改善が
実現可能であった。
はない。例えば、これまでの実施例では、添加する元素
としてＣｕの場合を示したが、チタン，ニッケル，マグ
ネシウム，クロム，及びパラジウムで試したところ、配
線のシート抵抗の変化は添加する元素によって変動する
ものの、配線パターンについて電気寿命を測定するとい
ずれの場合も、ＡｌＳｉ合金の場合よりも数倍の改善が
実現可能であった。
【００５１】また、従来のように、ＡｌＳｉ合金等をパ
ターニングした後、Ｃｕ膜等をその表面に全面蒸着し、
熱処理によりＣｕ等をＡｌＳｉ合金膜等に添加する場
合、Ｃｕ膜等のスパッタリング蒸着は、ＡｌＳｉ合金配
線に銅等を同時に添加しながら行うことができる。この
方法によれば、室温蒸着後の熱処理添加に比べて工程が
簡略化される。熱処理等の条件は前に述べた条件と同様
である。
ターニングした後、Ｃｕ膜等をその表面に全面蒸着し、
熱処理によりＣｕ等をＡｌＳｉ合金膜等に添加する場
合、Ｃｕ膜等のスパッタリング蒸着は、ＡｌＳｉ合金配
線に銅等を同時に添加しながら行うことができる。この
方法によれば、室温蒸着後の熱処理添加に比べて工程が
簡略化される。熱処理等の条件は前に述べた条件と同様
である。
【００５２】また、下地層の絶縁膜として、熱酸化Ｓｉ
膜（ＳｉＯ2 ）の場合を示したが、ＢＰＳＧ，ＰＳＧ，
ＳｉＮｘ等、熱処理工程中におけるＣｕ膜との反応ある
いはＣｕ拡散が極めて小さい薄膜であれば用いてもよ
い。また、Ｃｕ膜の除去に発煙硝酸を用いたが、スパッ
タエッチング法を用いて除去してもよい。
膜（ＳｉＯ2 ）の場合を示したが、ＢＰＳＧ，ＰＳＧ，
ＳｉＮｘ等、熱処理工程中におけるＣｕ膜との反応ある
いはＣｕ拡散が極めて小さい薄膜であれば用いてもよ
い。また、Ｃｕ膜の除去に発煙硝酸を用いたが、スパッ
タエッチング法を用いて除去してもよい。
【００５３】さらにまた、第２及び第３の実施例では、
レジストパターンを除去した後、熱処理工程を行ない、
ＡｌＳｉ中にＣｕを添加しているが、レジストが熱によ
る影響を受けない程度の温度で上記熱処理工程を行う場
合には、レジスト膜を形成したまま、熱処理を行ないＣ
ｕの添加を行ってもよい。
レジストパターンを除去した後、熱処理工程を行ない、
ＡｌＳｉ中にＣｕを添加しているが、レジストが熱によ
る影響を受けない程度の温度で上記熱処理工程を行う場
合には、レジスト膜を形成したまま、熱処理を行ないＣ
ｕの添加を行ってもよい。
【００５４】本実験では、平行平板電極を有したマグネ
トロン型の反応性イオンエッチング装置を用いたが、マ
イクロ波を印加したＥＣＲ放電を用いた反応性イオンエ
ッチング装置、あるいは電子線を印加することによって
生成された放電プラズマの下で、被エッチング基体に電
圧を印加した反応性イオンエッチング装置を用いてもよ
い。
トロン型の反応性イオンエッチング装置を用いたが、マ
イクロ波を印加したＥＣＲ放電を用いた反応性イオンエ
ッチング装置、あるいは電子線を印加することによって
生成された放電プラズマの下で、被エッチング基体に電
圧を印加した反応性イオンエッチング装置を用いてもよ
い。
【００５５】また、エッチングガスの組成比，パワー，
ガス圧力，基板温度等は、本発明の主旨に即して適宜変
更することができる。また、Ａｌ・Ｓｉ合金膜を形成す
る方法としてスパッタリング法を用いたが、蒸着法やイ
オンクラスタービーム法、さらにはＣＶＤ法を用いても
よい。
ガス圧力，基板温度等は、本発明の主旨に即して適宜変
更することができる。また、Ａｌ・Ｓｉ合金膜を形成す
る方法としてスパッタリング法を用いたが、蒸着法やイ
オンクラスタービーム法、さらにはＣＶＤ法を用いても
よい。
【００５６】さらにまた、Ｃｕの添加される母体材料と
してＡｌ・１％Ｓｉを用いたがＡｌ膜、Ｃｕ添加量の少
ないＡｌＳｉＣｕ膜に対して、Ｃｕを混入させてもよ
い。また、Ｃｕ添加はＣｕ膜を堆積させて行なっている
が、ＡｌＳｉＣｕ膜等、Ｃｕを含む材料であればよい。
してＡｌ・１％Ｓｉを用いたがＡｌ膜、Ｃｕ添加量の少
ないＡｌＳｉＣｕ膜に対して、Ｃｕを混入させてもよ
い。また、Ｃｕ添加はＣｕ膜を堆積させて行なっている
が、ＡｌＳｉＣｕ膜等、Ｃｕを含む材料であればよい。
【００５７】また、用いるＳｉ基板の種類や、レジスト
の種類等も適宜変更可能である。その他、本発明の要旨
から逸脱しない範囲で、種々変形して実施できることは
いうまでもない。
の種類等も適宜変更可能である。その他、本発明の要旨
から逸脱しない範囲で、種々変形して実施できることは
いうまでもない。
【００５８】
【発明の効果】本発明による半導体装置の製造方法によ
れば、金属配線パターニングを行った後にＣｕ等の添加
不純物をドーピングすることができ、しかも添加不純物
の濃度を配線幅によらず一定にすることができる。この
ため、全ての配線幅について同時に最適な不純物濃度を
実現することができ、集積回路のエレクトロマイグレー
ション及びストレスマイグレーション耐性を向上させる
ことができる。
れば、金属配線パターニングを行った後にＣｕ等の添加
不純物をドーピングすることができ、しかも添加不純物
の濃度を配線幅によらず一定にすることができる。この
ため、全ての配線幅について同時に最適な不純物濃度を
実現することができ、集積回路のエレクトロマイグレー
ション及びストレスマイグレーション耐性を向上させる
ことができる。
【図１】 本発明による半導体装置の製造方法の第１の
実施例を説明するための工程断面図。
実施例を説明するための工程断面図。
【図２】 上記実施例で用いるドライエッチング装置の
概略断面図。
概略断面図。
【図３】 形成した配線のＭＥＦを示す特性図。
【図４】 上記配線においてＣｕ添加時の熱処理温度と
ＭＥＦとの関係を示す特性図。
ＭＥＦとの関係を示す特性図。
【図５】 上記配線においてＣｕ添加時の熱処理温度と
素子のライフタイムとの関係を示す特性図。
素子のライフタイムとの関係を示す特性図。
【図６】 本発明による半導体装置の製造方法の第２の
実施例を説明するための工程断面図。
実施例を説明するための工程断面図。
【図７】 従来の配線形成法を説明するための工程断面
図。
図。
１１，８１…Ｓｉ基板、 １２，８２…絶縁膜、 １３，８３…Ａｌ・１％Ｓｉ合金膜、 １４，８４…レジストパターン、 １５，８５…Ｃｕ膜、 １６，８６…Ｃｕを添加したＡｌ・Ｓｉ合金膜、 ５０…エッチング室、 ５０ａ…エッチング室５０の上壁、 ５１…試料基板、 ５２…第１の電極、 ５３…高周波電源、 ５４…ブロッキングキャパシタ、 ５５…冷却管、 ５６…永久磁石、 ５７…回転軸、 ５８ａ…塩素ガス供給ライン、 ５８ｂ…三塩化ホウ素供給ライン、 ５８ｃ…臭化水素ガス供給ライン、 ５８ｄ…不活性ガス供給ライン、 ５９ａ，５９ｂ，５９ｃ，５９ｄ…バルブ、 ５９Ａ，５９Ｂ，５９Ｃ，５９Ｄ…流量調整器、 ６０…搬入用予備室、 ６１，６２，７１，７２…ゲートバルブ、 ６３，７３…基板載置台、 ７０…搬出用予備室、 ８３ａ…Ｃｕ拡散層（反応層）。
フロントページの続き (72)発明者 和田 純一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (6)
- 【請求項１】 基板上に第１の金属薄膜を形成する工程
と、この第１の金属薄膜上に第２の金属薄膜を形成する
工程と、前記第１および第２の金属薄膜からなる積層膜
を所定のパターンに加工する工程と、熱処理により前記
第２の金属薄膜から前記第１の金属薄膜のパターン中に
前記第２の金属薄膜に含まれる金属を導入する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２の金属薄膜を形成する工程の前
に、第１の金属薄膜表面に存在する自然酸化膜を除去す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 基板上に第１の金属薄膜を形成する前
に、予めこの基板上に第２の金属薄膜を形成する工程
と、この第２の金属薄膜上に第１の金属薄膜を形成する
工程と、この第１の金属薄膜を所定のパターンに加工す
る工程と、熱処理により前記第２の金属薄膜から前記第
１の金属薄膜のパターン中に前記第２の金属薄膜に含ま
れる金属を導入する工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項４】 前記第２の金属薄膜に含まれる金属を導
入する工程の後に、この第２の金属薄膜の残存部分を除
去することを特徴とする請求項３記載の半導体装置の製
造方法。 - 【請求項５】 前記第１の金属薄膜はアルミニウムを主
成分とする金属薄膜であることを特徴とする請求項１又
は３記載の半導体装置の製造方法。 - 【請求項６】 前記第２の金属薄膜は銅を含む薄膜であ
り、この薄膜から前記第１の金属薄膜のパターン中に銅
を導入することを特徴とする請求項１又は３記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28338391A JPH05121407A (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28338391A JPH05121407A (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121407A true JPH05121407A (ja) | 1993-05-18 |
Family
ID=17664805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28338391A Pending JPH05121407A (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121407A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208000B1 (en) | 1998-05-08 | 2001-03-27 | Kabushiki Kaisha Toshiba | Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon |
| US6403462B1 (en) | 1998-05-29 | 2002-06-11 | Kabushiki Kaisha Toshiba | Method for manufacturing high reliability interconnection having diffusion barrier layer |
| US10211173B1 (en) | 2017-10-25 | 2019-02-19 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-10-30 JP JP28338391A patent/JPH05121407A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208000B1 (en) | 1998-05-08 | 2001-03-27 | Kabushiki Kaisha Toshiba | Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon |
| US6403462B1 (en) | 1998-05-29 | 2002-06-11 | Kabushiki Kaisha Toshiba | Method for manufacturing high reliability interconnection having diffusion barrier layer |
| US6552434B2 (en) | 1998-05-29 | 2003-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US10211173B1 (en) | 2017-10-25 | 2019-02-19 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
| DE102018210725B4 (de) | 2017-10-25 | 2023-07-06 | Mitsubishi Electric Corporation | Halbleitervorrichtung und zugehöriges Herstellungsverfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002455B1 (ko) | 반도체장치 제조방법 | |
| KR0169270B1 (ko) | 반도체장치의 제조방법 | |
| US4433004A (en) | Semiconductor device and a method for manufacturing the same | |
| US5302240A (en) | Method of manufacturing semiconductor device | |
| JP4302231B2 (ja) | 銅相互接続構造の形成方法 | |
| KR960000375B1 (ko) | 반도체장치의 제조방법 | |
| US5286676A (en) | Methods of making integrated circuit barrier structures | |
| US5605724A (en) | Method of forming a metal conductor and diffusion layer | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JPH06326059A (ja) | 銅薄膜のエッチング方法 | |
| JP3170791B2 (ja) | Ａｌ系材料膜のエッチング方法 | |
| JPH0336300B2 (ja) | ||
| US6693040B2 (en) | Method for cleaning the contact area of a metal line | |
| JP3266492B2 (ja) | 半導体装置の製造方法 | |
| US5827436A (en) | Method for etching aluminum metal films | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05121407A (ja) | 半導体装置の製造方法 | |
| JPH07258827A (ja) | 金属薄膜，その形成方法，半導体装置およびその製造方法 | |
| JP3616724B2 (ja) | 半導体装置の製造方法 | |
| JP3471266B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3973838B2 (ja) | アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜 | |
| JPH04350937A (ja) | 銅配線の処理方法 | |
| US20070037381A1 (en) | Method for fabricating Al metal line | |
| JP2503662B2 (ja) | ドライエッチング方法 | |
| JP2006237640A (ja) | 半導体製造方法 |