JPH0512107A - プログラム実行方式 - Google Patents
プログラム実行方式Info
- Publication number
- JPH0512107A JPH0512107A JP16723691A JP16723691A JPH0512107A JP H0512107 A JPH0512107 A JP H0512107A JP 16723691 A JP16723691 A JP 16723691A JP 16723691 A JP16723691 A JP 16723691A JP H0512107 A JPH0512107 A JP H0512107A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- memory
- program
- instruction
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】データ領域として使用されているバンクメモリ
へ切り換えても、プログラムの命令コードのフェッチは
当該プログラムの命令コードが格納されているバンクメ
モリから自動的に行われるようにする。 【構成】バンクコントロール部は、命令フェッチ信号ｂ
がＯＮになっているときは、バンクセレクト信号ａがバ
ンク１、２または３のいずれをセレクトしていても、メ
モリセレクト信号ｅ1 のみをＯＮに設定し、命令コード
が格納されているバンクメモリＭ１を選択する。一方、
プログラムフェッチ信号ｂがＯＦＦとなっているとき
は、バンクセレクト信号ａにより指定されているバンク
に対応するメモリセレクト信号（ｅ1 、ｅ2 または
ｅ3）のみをＯＮに設定し、ＣＰＵから出力されるバン
ク切り換え信号ａに対応するバンクメモリ（Ｍ１、Ｍ２
またはＭ３）を選択する。
へ切り換えても、プログラムの命令コードのフェッチは
当該プログラムの命令コードが格納されているバンクメ
モリから自動的に行われるようにする。 【構成】バンクコントロール部は、命令フェッチ信号ｂ
がＯＮになっているときは、バンクセレクト信号ａがバ
ンク１、２または３のいずれをセレクトしていても、メ
モリセレクト信号ｅ1 のみをＯＮに設定し、命令コード
が格納されているバンクメモリＭ１を選択する。一方、
プログラムフェッチ信号ｂがＯＦＦとなっているとき
は、バンクセレクト信号ａにより指定されているバンク
に対応するメモリセレクト信号（ｅ1 、ｅ2 または
ｅ3）のみをＯＮに設定し、ＣＰＵから出力されるバン
ク切り換え信号ａに対応するバンクメモリ（Ｍ１、Ｍ２
またはＭ３）を選択する。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＰＵのプログラム
実行方式に係わり、特に、プログラムとそのプログラム
のデータ領域とが異なるバンクメモリに格納されている
システムにおけるプログラム実行方式に関する。
実行方式に係わり、特に、プログラムとそのプログラム
のデータ領域とが異なるバンクメモリに格納されている
システムにおけるプログラム実行方式に関する。
【０００２】
【従来の技術】本来、ＣＰＵ（中央演算処理装置）のア
ドレス空間は、基本的にアドレス情報のビット数によっ
て決定され、例えば、８ビット・マイクロプロセッサで
は６４Ｋバイト、１６ビット・マイクロプロセッサでは
１Ｍバイトというように限定される。しかし、このＣＰ
Ｕのアドレス情報のビット数によって決定されてしまう
アドレス空間を拡張する方式としてバンク切り換え方式
が知られてしる。
ドレス空間は、基本的にアドレス情報のビット数によっ
て決定され、例えば、８ビット・マイクロプロセッサで
は６４Ｋバイト、１６ビット・マイクロプロセッサでは
１Ｍバイトというように限定される。しかし、このＣＰ
Ｕのアドレス情報のビット数によって決定されてしまう
アドレス空間を拡張する方式としてバンク切り換え方式
が知られてしる。
【０００３】この方式は、図５に示すように、ＣＰＵの
メモリ空間上の一部の領域をバンク空間に設定し、その
バンク空間と同じ容量のバンクメモリを複数個（同図に
示す例では、３個のバンクメモリ１０１、１０２、１０
３）設けて、必要に応じて、そのバンク空間にバンクメ
モリ１０１、１０２、１０３のいずれか１個を割り当て
て使用するものである。
メモリ空間上の一部の領域をバンク空間に設定し、その
バンク空間と同じ容量のバンクメモリを複数個（同図に
示す例では、３個のバンクメモリ１０１、１０２、１０
３）設けて、必要に応じて、そのバンク空間にバンクメ
モリ１０１、１０２、１０３のいずれか１個を割り当て
て使用するものである。
【０００４】
【発明が解決しようとする課題】しかし、これらのバン
クメモリにプログラムの命令コードとそのプログラムの
データ領域とを分割して配置するようにした場合、すな
わち、例えば、図６に示すように、バンクメモリ１０１
にプログラムの命令コードを、バンクメモリ１０２、１
０３に上記プログラムがアクセスするデータを格納する
ようにした場合、バンクメモリのソフトウェア管理が複
雑になってしまう問題があった。すなわち、図６に示す
例を取り上げて説明すると、ＣＰＵは、プログラムの命
令コードをステップ１、２、・・・と順次実行してく。
そして、例えばステップ４に、バンクメモリ１０２のデ
ータを参照するためのバンク切り換え命令が格納されて
いると、ＣＰＵはそのバンク切り換え命令を読み出して
実行することにより、ＣＰＵのバンク空間はバンクメモ
リ１０２に切り換わる。そのため、ＣＰＵがバンクメモ
リ１０１への切り換え命令を実行せずに、直ちに次の実
行命令であるステップ５の命令コードをフェッチし、実
行すると、ＣＰＵはそのデータ・コードバンクメモリ１
０２に格納されているデータ５を実行してしまうので、
ＣＰＵが暴走してしまう。
クメモリにプログラムの命令コードとそのプログラムの
データ領域とを分割して配置するようにした場合、すな
わち、例えば、図６に示すように、バンクメモリ１０１
にプログラムの命令コードを、バンクメモリ１０２、１
０３に上記プログラムがアクセスするデータを格納する
ようにした場合、バンクメモリのソフトウェア管理が複
雑になってしまう問題があった。すなわち、図６に示す
例を取り上げて説明すると、ＣＰＵは、プログラムの命
令コードをステップ１、２、・・・と順次実行してく。
そして、例えばステップ４に、バンクメモリ１０２のデ
ータを参照するためのバンク切り換え命令が格納されて
いると、ＣＰＵはそのバンク切り換え命令を読み出して
実行することにより、ＣＰＵのバンク空間はバンクメモ
リ１０２に切り換わる。そのため、ＣＰＵがバンクメモ
リ１０１への切り換え命令を実行せずに、直ちに次の実
行命令であるステップ５の命令コードをフェッチし、実
行すると、ＣＰＵはそのデータ・コードバンクメモリ１
０２に格納されているデータ５を実行してしまうので、
ＣＰＵが暴走してしまう。
【０００５】このため、プログラム作成者は、バンクメ
モリ１０２のデータを参照後、再びバンクメモリ１０１
に切り換える命令をコーディングする必要がある。この
ように、プログラムの命令コードとデータ領域とを、異
なるバンクメモリに分割して格納するようなシステム構
成を採った場合、バンクメモリの切り換えを極めて綿密
なソフトウエア管理により行う必要が生じ、その管理処
理のためのプログラム作成の負担は非常に大きなものと
なっていた。そして、このことは、プログラム作成の効
率を著しく阻害する原因ともなっていた。
モリ１０２のデータを参照後、再びバンクメモリ１０１
に切り換える命令をコーディングする必要がある。この
ように、プログラムの命令コードとデータ領域とを、異
なるバンクメモリに分割して格納するようなシステム構
成を採った場合、バンクメモリの切り換えを極めて綿密
なソフトウエア管理により行う必要が生じ、その管理処
理のためのプログラム作成の負担は非常に大きなものと
なっていた。そして、このことは、プログラム作成の効
率を著しく阻害する原因ともなっていた。
【０００６】上記の問題は、バンク切り換えを行うと、
データ、命令コードの別なく、切り換えられたバンクメ
モリから読み出しが行われるようになっていることに起
因していると考えられる。
データ、命令コードの別なく、切り換えられたバンクメ
モリから読み出しが行われるようになっていることに起
因していると考えられる。
【０００７】してみれば、プログラムの命令コードが格
納されているバンクメモリからデータが格納されている
バンクメモリへバンク切り換えを行っても、プログラム
の命令コードのフェッチのときだけは、上記プログラム
の命令コードが格納されているバンクメモリから当該命
令コードを読み出すようにすれば、異なるバンクメモリ
上にプログラムの命令コードとデータ領域が分離して配
置される構成のシステムにおいて、ソフトウェア側での
バンク切り換え管理の負担が軽減され、プログラム作成
の効率を向上させることができるようになることは明ら
かである。
納されているバンクメモリからデータが格納されている
バンクメモリへバンク切り換えを行っても、プログラム
の命令コードのフェッチのときだけは、上記プログラム
の命令コードが格納されているバンクメモリから当該命
令コードを読み出すようにすれば、異なるバンクメモリ
上にプログラムの命令コードとデータ領域が分離して配
置される構成のシステムにおいて、ソフトウェア側での
バンク切り換え管理の負担が軽減され、プログラム作成
の効率を向上させることができるようになることは明ら
かである。
【０００８】本発明の課題は、プログラムの命令コード
が格納されているバンクメモリからデータが格納されて
いるバンクメモリへバンク切り換えを行っても、プログ
ラムの命令コードのフェッチのときだけは、上記プログ
ラムの命令コードが格納されているバンクメモリから当
該命令コードが読み出すことができるようにすることで
ある。
が格納されているバンクメモリからデータが格納されて
いるバンクメモリへバンク切り換えを行っても、プログ
ラムの命令コードのフェッチのときだけは、上記プログ
ラムの命令コードが格納されているバンクメモリから当
該命令コードが読み出すことができるようにすることで
ある。
【０００９】
【課題を解決するための手段】この発明の手段は次の通
りである。この発明は、プログラムの命令コードとデー
タ領域が互いに異なるバンクメモリ１（図１のブロック
図を参照、以下同じ）に格納されているシステムにおけ
るプログラムの実行方式を前提とする。バンク切換手段
２は、ＣＰＵ３から出力される命令コードを読み出すた
めの命令フェッチ信号ｆと複数のバンクメモリ１−１，
１−２，・・・１−Ｎの内から一つのバンクメモリ１−
ｉ（ｉ＝１，２，・・・Ｎ）を指定するバンク指定信号
Ｓとに基づいて、命令フェッチサイクル時には、現在Ｃ
ＰＵが実行中のプログラムの命令コードが格納されてい
るバンクが強制的に選択されるように制御する。
りである。この発明は、プログラムの命令コードとデー
タ領域が互いに異なるバンクメモリ１（図１のブロック
図を参照、以下同じ）に格納されているシステムにおけ
るプログラムの実行方式を前提とする。バンク切換手段
２は、ＣＰＵ３から出力される命令コードを読み出すた
めの命令フェッチ信号ｆと複数のバンクメモリ１−１，
１−２，・・・１−Ｎの内から一つのバンクメモリ１−
ｉ（ｉ＝１，２，・・・Ｎ）を指定するバンク指定信号
Ｓとに基づいて、命令フェッチサイクル時には、現在Ｃ
ＰＵが実行中のプログラムの命令コードが格納されてい
るバンクが強制的に選択されるように制御する。
【００１０】
【作用】この発明の手段の作用は次の通りである。ＣＰ
Ｕ３は、命令フェッチサイクル時において、バンク切換
手段２に対して、現在実行中のプログラムの命令コード
を読み出すためのフェッチ信号ｆと上記複数のバンクメ
モリの内から一つのバンクメモリを指定するためのバン
ク指定信号Ｓを出力する。バンク切換手段２は上記２つ
の信号に基づき命令フェッチサイクル時には、ＣＰＵ３
が現在実行中のプログラムの命令コードが格納されてい
るバンクメモリ１−ｉ（ｉ＝１，２，・・・Ｎ）を強制
的に選択する。したがって、プログラムの命令コードが
格納されているバンクメモリからデータが格納されてい
るバンクメモリへバンク切り換えを行っても、プログラ
ムの命令コードのフェッチのときだけは、上記プログラ
ムの命令コードが格納されているバンクメモリから当該
命令コードが読み出される。
Ｕ３は、命令フェッチサイクル時において、バンク切換
手段２に対して、現在実行中のプログラムの命令コード
を読み出すためのフェッチ信号ｆと上記複数のバンクメ
モリの内から一つのバンクメモリを指定するためのバン
ク指定信号Ｓを出力する。バンク切換手段２は上記２つ
の信号に基づき命令フェッチサイクル時には、ＣＰＵ３
が現在実行中のプログラムの命令コードが格納されてい
るバンクメモリ１−ｉ（ｉ＝１，２，・・・Ｎ）を強制
的に選択する。したがって、プログラムの命令コードが
格納されているバンクメモリからデータが格納されてい
るバンクメモリへバンク切り換えを行っても、プログラ
ムの命令コードのフェッチのときだけは、上記プログラ
ムの命令コードが格納されているバンクメモリから当該
命令コードが読み出される。
【００１１】
【実施例】以下、図２〜図４を参照して一実施例を説明
する。図２は、複数のバンクメモリを有するコンピュー
タのシステム構成図である。
する。図２は、複数のバンクメモリを有するコンピュー
タのシステム構成図である。
【００１２】同図において、ＣＰＵ２１はマイクロプロ
セッサ等からなり、特には図示しない内蔵のメモリに格
納されたマイクロプログラムに従って動作し、システム
全体を制御する。また、ＣＰＵ２１には信号線Ａならび
にＢを介してバンクコントロール部２２が接続されてお
り、さらにまた、アドレスバスＣならびにデータバスＤ
を介してＣＰＵ２１の主記憶であるバンクメモリ（Ｍ
１）２３、バンクメモリ（Ｍ２）２４、およびバンクメ
モリ（Ｍ３）２５が接続されている。
セッサ等からなり、特には図示しない内蔵のメモリに格
納されたマイクロプログラムに従って動作し、システム
全体を制御する。また、ＣＰＵ２１には信号線Ａならび
にＢを介してバンクコントロール部２２が接続されてお
り、さらにまた、アドレスバスＣならびにデータバスＤ
を介してＣＰＵ２１の主記憶であるバンクメモリ（Ｍ
１）２３、バンクメモリ（Ｍ２）２４、およびバンクメ
モリ（Ｍ３）２５が接続されている。
【００１３】バンクコントロール部２２はデコーダ等か
らなり、上記ＣＰＵ２１以外に、それぞれ信号線Ｅ−
１、Ｅ−２、及びＥ−３を介して、メモリ（Ｍ１）２
３、メモリ（Ｍ２）２４、及びメモリ（Ｍ３）２５に接
続されている。そして、ＣＰＵ２１から入力するバンク
セレクト信号ａ及び命令フェッチ信号ｂをデコードし
て、後述するメモリセレクト信号ｅ1 、ｅ2 またはｅ3
のいずれか１つをＯＮにして上記バンクメモリ（Ｍ１）
２３、（Ｍ２）２４、または（Ｍ３）２５の何れか１つ
を選択する。
らなり、上記ＣＰＵ２１以外に、それぞれ信号線Ｅ−
１、Ｅ−２、及びＥ−３を介して、メモリ（Ｍ１）２
３、メモリ（Ｍ２）２４、及びメモリ（Ｍ３）２５に接
続されている。そして、ＣＰＵ２１から入力するバンク
セレクト信号ａ及び命令フェッチ信号ｂをデコードし
て、後述するメモリセレクト信号ｅ1 、ｅ2 またはｅ3
のいずれか１つをＯＮにして上記バンクメモリ（Ｍ１）
２３、（Ｍ２）２４、または（Ｍ３）２５の何れか１つ
を選択する。
【００１４】バンクメモリ（Ｍ１）２３、バンクメモリ
（Ｍ２）２４、およびバンクメモリ（Ｍ３）２５は、Ｒ
ＡＭ（ランダム・アクセス・メモリ）等からなるメモリ
チップであり、それぞれバンクメモリ１，２，３が割り
当てられている。そして、バンクメモリ（Ｍ１）２３に
はプログラムの命令コードが格納されており、メモリ
（Ｍ２）２４、およびメモリ（Ｍ３）２５には上記プロ
グラムが使用するデータが格納されている。各バンクメ
モリ２３〜２５は、バンクコントロール部２２から加わ
るメモリセレクト信号ｅ1 、ｅ2 またはｅ3 の入力に応
じて切り換え選択される。例えばメモリＭ１セレクト信
号ｅ1 がアクティブであればメモリ（Ｍ１）２３が選択
され、そのバンクメモリ（Ｍ１）２３のアドレスバスＣ
上に出力されているアドレスデータに対応するアドレス
に格納されているプログラムの命令コードがデータバス
Ｄ上に出力され、ＣＰＵ２１により読み込まれる。ま
た、例えばメモリＭ２セレクト信号ｅ2 がアクティブで
あればメモリ（Ｍ２）２４が選択され、そのメモリ（Ｍ
２）２４のアドレスバスＣ上に出力されているアドレス
データに対応するアドレスに格納されているデータがデ
ータバスＤ上に出力され、ＣＰＵ２１により読み出され
る。
（Ｍ２）２４、およびバンクメモリ（Ｍ３）２５は、Ｒ
ＡＭ（ランダム・アクセス・メモリ）等からなるメモリ
チップであり、それぞれバンクメモリ１，２，３が割り
当てられている。そして、バンクメモリ（Ｍ１）２３に
はプログラムの命令コードが格納されており、メモリ
（Ｍ２）２４、およびメモリ（Ｍ３）２５には上記プロ
グラムが使用するデータが格納されている。各バンクメ
モリ２３〜２５は、バンクコントロール部２２から加わ
るメモリセレクト信号ｅ1 、ｅ2 またはｅ3 の入力に応
じて切り換え選択される。例えばメモリＭ１セレクト信
号ｅ1 がアクティブであればメモリ（Ｍ１）２３が選択
され、そのバンクメモリ（Ｍ１）２３のアドレスバスＣ
上に出力されているアドレスデータに対応するアドレス
に格納されているプログラムの命令コードがデータバス
Ｄ上に出力され、ＣＰＵ２１により読み込まれる。ま
た、例えばメモリＭ２セレクト信号ｅ2 がアクティブで
あればメモリ（Ｍ２）２４が選択され、そのメモリ（Ｍ
２）２４のアドレスバスＣ上に出力されているアドレス
データに対応するアドレスに格納されているデータがデ
ータバスＤ上に出力され、ＣＰＵ２１により読み出され
る。
【００１５】図３に、上記ＣＰＵ２１から出力されるバ
ンクセレクト信号ａおよび命令フェッチ信号ｂに対応す
る、バンクコントロール部２２の動作、即ちＯＮとなる
メモリセレクタ信号ｅ1 、ｅ2 またはｅ3 、及びＯＮと
なるそれらのメモリセレクト信号ｅ1 、ｅ2 、ｅ3 によ
り選択（セレクト）されるメモリ（Ｍ１）２３、（Ｍ
２）２４、又は（Ｍ３）２５を示す。
ンクセレクト信号ａおよび命令フェッチ信号ｂに対応す
る、バンクコントロール部２２の動作、即ちＯＮとなる
メモリセレクタ信号ｅ1 、ｅ2 またはｅ3 、及びＯＮと
なるそれらのメモリセレクト信号ｅ1 、ｅ2 、ｅ3 によ
り選択（セレクト）されるメモリ（Ｍ１）２３、（Ｍ
２）２４、又は（Ｍ３）２５を示す。
【００１６】同図に示すように、バンクセレクト信号ａ
がバンクメモリ１をセレクトしているときに、命令フェ
ッチ信号ｂがＯＮならば、メモリセレクト信号ｅ1 がＯ
Ｎとなり、バンクメモリ（Ｍ１）２３がセレクトされ
る。また、命令フェッチ信号ｂがＯＦＦであれば、バン
クセレクト信号ａがバンク１をセレクトしていることに
よって、この場合もメモリセレクト信号ｅ1 はＯＮとな
り、バンクメモリ（Ｍ１）２３がセレクトされる。
がバンクメモリ１をセレクトしているときに、命令フェ
ッチ信号ｂがＯＮならば、メモリセレクト信号ｅ1 がＯ
Ｎとなり、バンクメモリ（Ｍ１）２３がセレクトされ
る。また、命令フェッチ信号ｂがＯＦＦであれば、バン
クセレクト信号ａがバンク１をセレクトしていることに
よって、この場合もメモリセレクト信号ｅ1 はＯＮとな
り、バンクメモリ（Ｍ１）２３がセレクトされる。
【００１７】そして、バンクセレクト信号ａがバンク２
をセレクトしているときは、命令フェッチ信号ｂがＯＮ
なら、メモリセレクト信号ｅ1 がＯＮとなって、バンク
メモリ（Ｍ１）２３がセレクトされる。しかし、命令フ
ェッチ信号ｂがＯＦＦであれば、メモリセレクト信号ｅ
2 がＯＮとなって、バンクセレクト信号ａによりセレク
トされているバンクメモリ（Ｍ２）２４がセレクトされ
る。
をセレクトしているときは、命令フェッチ信号ｂがＯＮ
なら、メモリセレクト信号ｅ1 がＯＮとなって、バンク
メモリ（Ｍ１）２３がセレクトされる。しかし、命令フ
ェッチ信号ｂがＯＦＦであれば、メモリセレクト信号ｅ
2 がＯＮとなって、バンクセレクト信号ａによりセレク
トされているバンクメモリ（Ｍ２）２４がセレクトされ
る。
【００１８】同様に、バンクセレクト信号ａがバンク３
をセレクトしているときは、プログラムフェッチ信号ｂ
がＯＮならば、メモリセレクト信号ｅ1 がＯＮとなっ
て、バンクメモリ（Ｍ１）２３がセレクトされる。そし
て、プログラムフェッチ信号ｂがＯＦＦであれば、メモ
リセレクト信号ｅ3 がＯＮとなって、バンクセレクト信
号ａによりセレクトされているバンクメモリ（Ｍ３）２
５がセレクトされる。
をセレクトしているときは、プログラムフェッチ信号ｂ
がＯＮならば、メモリセレクト信号ｅ1 がＯＮとなっ
て、バンクメモリ（Ｍ１）２３がセレクトされる。そし
て、プログラムフェッチ信号ｂがＯＦＦであれば、メモ
リセレクト信号ｅ3 がＯＮとなって、バンクセレクト信
号ａによりセレクトされているバンクメモリ（Ｍ３）２
５がセレクトされる。
【００１９】このように、バンクセレクト信号ａがいず
れのバンクメモリＭ１、Ｍ２、又はＭ３をセレクトして
いても、プログラムフェッチ信号ｂがＯＮであれば、メ
モリセレクト信号ｅ1 は常にＯＮに設定され、プログラ
ムの命令コードが格納されているバンクメモリ（Ｍ１）
２３が強制的にセレクトされる。一方、プログラムフェ
ッチ信号ｂがＯＦＦのときは、バンクセレクト信号ａに
より指定されるバンクに対応するバンクメモリが、その
ままセレクトされる。
れのバンクメモリＭ１、Ｍ２、又はＭ３をセレクトして
いても、プログラムフェッチ信号ｂがＯＮであれば、メ
モリセレクト信号ｅ1 は常にＯＮに設定され、プログラ
ムの命令コードが格納されているバンクメモリ（Ｍ１）
２３が強制的にセレクトされる。一方、プログラムフェ
ッチ信号ｂがＯＦＦのときは、バンクセレクト信号ａに
より指定されるバンクに対応するバンクメモリが、その
ままセレクトされる。
【００２０】次に、上記バンクコントロール部２２を介
しＣＰＵ２１により行われるバンクメモリ（Ｍ１）２１
に格納されているプログラムの実行動作を、図４のタイ
ムチャートを参照しながら説明する。
しＣＰＵ２１により行われるバンクメモリ（Ｍ１）２１
に格納されているプログラムの実行動作を、図４のタイ
ムチャートを参照しながら説明する。
【００２１】同図において、(a) は命令のフェッチ、命
令の実行の各マシンサイクルを交互に繰り返すＣＰＵ２
１の動作を示すタイムチャート、(b) は例えば２ビット
で構成されバンク１〜バンク３の中からいずれか１つを
指定するバンクセレクト信号ａのタイムチャートであ
る。さらに、(c) は命令のフェッチ時にＯＮ、命令の実
行時にＯＦＦとなる命令フェッチ信号ｂのタイムチャー
ト、(d) はメモリセレクト信号ｅ（ｅ1 ，ｅ2 ，ｅ3 ）
のタイムチャートである。このメモリセレクト信号ｅ
は、前述したように、命令フェッチ信号ｂがＯＮのとき
は、常に信号ｅ1 がＯＮ（アクティブ）となり、プログ
ラムフェッチ信号ｂがＯＦＦのときはバンクセレクト信
号ａの指定に従って、信号ｅ1 、ｅ2 、またはｅ3 のい
ずれか１つがＯＮ（アクティブ）となる。
令の実行の各マシンサイクルを交互に繰り返すＣＰＵ２
１の動作を示すタイムチャート、(b) は例えば２ビット
で構成されバンク１〜バンク３の中からいずれか１つを
指定するバンクセレクト信号ａのタイムチャートであ
る。さらに、(c) は命令のフェッチ時にＯＮ、命令の実
行時にＯＦＦとなる命令フェッチ信号ｂのタイムチャー
ト、(d) はメモリセレクト信号ｅ（ｅ1 ，ｅ2 ，ｅ3 ）
のタイムチャートである。このメモリセレクト信号ｅ
は、前述したように、命令フェッチ信号ｂがＯＮのとき
は、常に信号ｅ1 がＯＮ（アクティブ）となり、プログ
ラムフェッチ信号ｂがＯＦＦのときはバンクセレクト信
号ａの指定に従って、信号ｅ1 、ｅ2 、またはｅ3 のい
ずれか１つがＯＮ（アクティブ）となる。
【００２２】上記命令フェッチ信号ｂは、特には図示し
ないクロックにより制御されており、ＯＮ／ＯＦＦを交
互に繰り返し、ＣＰＵ２１は、この命令フェッチ信号ｂ
に同期して、プログラムの命令コードのフェッチ（命令
フェッチ信号ｂのＯＮのとき）、その命令コードの実行
（命令フェッチ信号ｂがＯＦＦのとき）を交互に繰り返
す（同図(a)、(c) 参照）。
ないクロックにより制御されており、ＯＮ／ＯＦＦを交
互に繰り返し、ＣＰＵ２１は、この命令フェッチ信号ｂ
に同期して、プログラムの命令コードのフェッチ（命令
フェッチ信号ｂのＯＮのとき）、その命令コードの実行
（命令フェッチ信号ｂがＯＦＦのとき）を交互に繰り返
す（同図(a)、(c) 参照）。
【００２３】同図において、ＣＰＵ２１は時間ｔ0 〜ｔ
1 の期間、バンクセレクト信号ａによりバンク１（バン
クメモリ（Ｍ１）２１）をセレクトする。このバンク１
のセレクト期間、バスコントロール部２２はメモリセレ
クト信号ｅを、命令フェッチ信号ｂのＯＮ／ＯＦＦ状態
に係わらず、常に、セレクト信号ｅ1 をＯＮに設定しバ
ンクメモリ（Ｍ１）２３がセレクトされるよう制御する
（同図(b),(c),(d) ，及び図３参照）。
1 の期間、バンクセレクト信号ａによりバンク１（バン
クメモリ（Ｍ１）２１）をセレクトする。このバンク１
のセレクト期間、バスコントロール部２２はメモリセレ
クト信号ｅを、命令フェッチ信号ｂのＯＮ／ＯＦＦ状態
に係わらず、常に、セレクト信号ｅ1 をＯＮに設定しバ
ンクメモリ（Ｍ１）２３がセレクトされるよう制御する
（同図(b),(c),(d) ，及び図３参照）。
【００２４】このため、プログラムの命令コードが格納
されているバンクメモリ（Ｍ１）２３がセレクトされて
いる期間（ｔ0 〜ｔ1 ）、ＣＰＵ２１は、バンクメモリ
（Ｍ１）２３に格納されているステップ２からステップ
４までの命令コードを順次フェッチし、そのフェッチし
た命令を逐次実行する（同図(a) 参照）。そして、ステ
ップ４のバンク２への切り換え命令の実行により、バン
クセレクト信号ａをバンク２（メモリ（Ｍ２）２４）を
セレクトする値に変化させる（同図(b) 参照）。
されているバンクメモリ（Ｍ１）２３がセレクトされて
いる期間（ｔ0 〜ｔ1 ）、ＣＰＵ２１は、バンクメモリ
（Ｍ１）２３に格納されているステップ２からステップ
４までの命令コードを順次フェッチし、そのフェッチし
た命令を逐次実行する（同図(a) 参照）。そして、ステ
ップ４のバンク２への切り換え命令の実行により、バン
クセレクト信号ａをバンク２（メモリ（Ｍ２）２４）を
セレクトする値に変化させる（同図(b) 参照）。
【００２５】これに応じて、バスコントロール部２２
は、メモリセレクト信号ｅ1 をＯＮからＯＦＦに変化さ
せると共に、メモリセレクト信号ｅ2 をＯＦＦからＯＮ
に変化させる。そして、このことにより、セレクトされ
るバンクがバンクメモリ（Ｍ２）２４に切り替わり（同
図(a)、(d) 参照）、ＣＰＵ２１は、メモリ（Ｍ２）２４
から当該データを読み出す。
は、メモリセレクト信号ｅ1 をＯＮからＯＦＦに変化さ
せると共に、メモリセレクト信号ｅ2 をＯＦＦからＯＮ
に変化させる。そして、このことにより、セレクトされ
るバンクがバンクメモリ（Ｍ２）２４に切り替わり（同
図(a)、(d) 参照）、ＣＰＵ２１は、メモリ（Ｍ２）２４
から当該データを読み出す。
【００２６】次に、ステップ５の命令コードのフェッチ
のために命令フェッチ信号ｂがＯＮとなると、バスコン
トロール部２２は、メモリセレクト信号ｅ1を再びＯＮ
に変化させる（同図(c)、(d) 参照）。そして、このこと
により、ＣＰＵ２１は、ステップ５の命令フェッチサイ
クルで、バンク１であるメモリ（Ｍ１）２３からステッ
プ５の命令コードをフェッチする。
のために命令フェッチ信号ｂがＯＮとなると、バスコン
トロール部２２は、メモリセレクト信号ｅ1を再びＯＮ
に変化させる（同図(c)、(d) 参照）。そして、このこと
により、ＣＰＵ２１は、ステップ５の命令フェッチサイ
クルで、バンク１であるメモリ（Ｍ１）２３からステッ
プ５の命令コードをフェッチする。
【００２７】そして、次の命令実行サイクルでのステッ
プ５の命令コード実行時には、命令フェッチ信号ｂがＯ
ＦＦとなり、一方バンクセレクト信号ａがバンク２をセ
レクトしたままであるので（同図(b),(c) 参照）、メモ
リセレクト信号ｅ2 がＯＮとなり（同図(d) 参照）、Ｃ
ＰＵ２１は、バンクメモリ（Ｍ２）２４から当該データ
を読み出す。さらに、次の命令フェッチサイクルでは、
再びメモリセレクト信号ｅ1 がＯＮとなるので、ＣＰＵ
２１は、バンクメモリ（Ｍ１）２３からステップ６の命
令コードをフェッチする。
プ５の命令コード実行時には、命令フェッチ信号ｂがＯ
ＦＦとなり、一方バンクセレクト信号ａがバンク２をセ
レクトしたままであるので（同図(b),(c) 参照）、メモ
リセレクト信号ｅ2 がＯＮとなり（同図(d) 参照）、Ｃ
ＰＵ２１は、バンクメモリ（Ｍ２）２４から当該データ
を読み出す。さらに、次の命令フェッチサイクルでは、
再びメモリセレクト信号ｅ1 がＯＮとなるので、ＣＰＵ
２１は、バンクメモリ（Ｍ１）２３からステップ６の命
令コードをフェッチする。
【００２８】このように、本実施例においては、命令コ
ードを読み出すマシンサイクルである命令フェッチサイ
クルを指定する命令フェッチ信号ｂがＯＮのときは強制
的にバンク１のメモリ（Ｍ１）２３をセレクトし、プロ
グラムの命令コードのフェッチを常にプログラムの命令
コードが格納されているバンクメモリ（Ｍ１）２３から
強制的に行なわれるようにハードウェアにより制御する
ので、データ領域として使用されているバンクに切り換
えた後、ソフトウェア命令によりプログラムの命令コー
ドが格納されているバンクメモリ（Ｍ１）へのバンク切
り換えを行わなくても、ＣＰＵ２１が命令コードの代り
にデータをフェッチして暴走することはなくなる。そし
てまた、この実施例におけるバンク切り換え制御は、Ｃ
ＰＵが命令フェッチサイクルにおいてＯＮとするフェッ
チ信号ｂを用いたハードウェア論理回路により行われる
ので、データ格納域として使用されているバンク２また
はバンク３への切り換えを行ったとき、命令フェッチを
行う毎にバンク１への切り換えを行う命令をコーディン
グする必要はなくなるので、プログラム作成の負担が大
幅に軽減されると共に、バンク切り換え命令を削減でき
る分、高速処理が可能となる。
ードを読み出すマシンサイクルである命令フェッチサイ
クルを指定する命令フェッチ信号ｂがＯＮのときは強制
的にバンク１のメモリ（Ｍ１）２３をセレクトし、プロ
グラムの命令コードのフェッチを常にプログラムの命令
コードが格納されているバンクメモリ（Ｍ１）２３から
強制的に行なわれるようにハードウェアにより制御する
ので、データ領域として使用されているバンクに切り換
えた後、ソフトウェア命令によりプログラムの命令コー
ドが格納されているバンクメモリ（Ｍ１）へのバンク切
り換えを行わなくても、ＣＰＵ２１が命令コードの代り
にデータをフェッチして暴走することはなくなる。そし
てまた、この実施例におけるバンク切り換え制御は、Ｃ
ＰＵが命令フェッチサイクルにおいてＯＮとするフェッ
チ信号ｂを用いたハードウェア論理回路により行われる
ので、データ格納域として使用されているバンク２また
はバンク３への切り換えを行ったとき、命令フェッチを
行う毎にバンク１への切り換えを行う命令をコーディン
グする必要はなくなるので、プログラム作成の負担が大
幅に軽減されると共に、バンク切り換え命令を削減でき
る分、高速処理が可能となる。
【００２９】尚、上記実施例では、バンクメモリを３個
使用しているが、本発明は、これに限定されることな
く、任意の数のバンクメモリを用いたシステムに適用可
能である。
使用しているが、本発明は、これに限定されることな
く、任意の数のバンクメモリを用いたシステムに適用可
能である。
【００３０】
【発明の効果】この発明によれば、プログラムの命令コ
ードが格納されているバンクメモリからデータが格納さ
れているバンクメモリへバンク切り換えを行っても、プ
ログラムの命令コードのフェッチのときだけは、上記プ
ログラムの命令コードが格納されているバンクメモリか
ら当該命令コードを読み出すので、異なるバンクメモリ
上にプログラムの命令コードとデータ領域とが分離して
配置される構成のシステムにおいて、ソフトウェア側で
のバンク切り換え管理の負担が軽減され、プログラム作
成の効率を向上させることができる。
ードが格納されているバンクメモリからデータが格納さ
れているバンクメモリへバンク切り換えを行っても、プ
ログラムの命令コードのフェッチのときだけは、上記プ
ログラムの命令コードが格納されているバンクメモリか
ら当該命令コードを読み出すので、異なるバンクメモリ
上にプログラムの命令コードとデータ領域とが分離して
配置される構成のシステムにおいて、ソフトウェア側で
のバンク切り換え管理の負担が軽減され、プログラム作
成の効率を向上させることができる。
【図１】本発明のブロック図である。
【図２】一実施例のシステム構成図である。
【図３】バンクセレクト信号ａ、命令フェッチ信号ｂ、
およびメモリセレクト信号ｅの状態と、セレクトされる
バンクメモリとの関係を示す図である。
およびメモリセレクト信号ｅの状態と、セレクトされる
バンクメモリとの関係を示す図である。
【図４】ＣＰＵ及びバスコントロール部の動作を説明す
るタイムチャートである。
るタイムチャートである。
【図５】ＣＰＵのメモリ空間とバンクメモリとの関係を
説明する図である。
説明する図である。
【図６】従来の、バンクメモリの切り換え動作を説明す
る図である。
る図である。
１（１−１，１−２，・・・１−Ｎ） バンクメモリ ２ バンク切換手段 ３ ＣＰＵ ｆ 命令フェッチ信号 ｓバンク指定信号
Claims (1)
- 【特許請求の範囲】 【請求項１】 プログラムの命令コードとデータ領域
が、互いに異なるバンクメモリに格納されているシステ
ムにおけるプログラム実行方式において、 ＣＰＵから出力される命令コードを読み出すための命令
フェッチ信号と複数のバンクメモリの内から一つのバン
クメモリを指定するバンク指定信号とに基づいて、命令
フェッチサイクル時には、現在ＣＰＵが実行中のプログ
ラムの命令コードが格納されているバンクメモリが強制
的に選択されるように制御するバンク切換手段を有する
ことを特徴とするプログラム実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723691A JPH0512107A (ja) | 1991-07-08 | 1991-07-08 | プログラム実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16723691A JPH0512107A (ja) | 1991-07-08 | 1991-07-08 | プログラム実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512107A true JPH0512107A (ja) | 1993-01-22 |
Family
ID=15845985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16723691A Pending JPH0512107A (ja) | 1991-07-08 | 1991-07-08 | プログラム実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512107A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000056982A (ja) * | 1998-05-04 | 2000-02-25 | Internatl Business Mach Corp <Ibm> | 非持続メモリ内にオブジェクトを作成する方法および装置、ならびにオブジェクトへのアクセス可能性を維持する方法 |
| US8142084B2 (en) | 2005-12-14 | 2012-03-27 | Panasonic Corporation | Method for manufacture of dome cover, dome cover, and dome-type camera |
-
1991
- 1991-07-08 JP JP16723691A patent/JPH0512107A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000056982A (ja) * | 1998-05-04 | 2000-02-25 | Internatl Business Mach Corp <Ibm> | 非持続メモリ内にオブジェクトを作成する方法および装置、ならびにオブジェクトへのアクセス可能性を維持する方法 |
| US6772171B1 (en) | 1998-05-04 | 2004-08-03 | International Business Machines Corporation | Method and device for creating an object in a non-persistent memory and/or keeping accessibility to said object |
| US8142084B2 (en) | 2005-12-14 | 2012-03-27 | Panasonic Corporation | Method for manufacture of dome cover, dome cover, and dome-type camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0916462A (ja) | データ処理装置および処理方法 | |
| EP0163279B1 (en) | Vector processor | |
| JPH05165718A (ja) | 処理システム | |
| JPH0512107A (ja) | プログラム実行方式 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JP3349942B2 (ja) | 命令メモリ回路 | |
| JPH01233537A (ja) | キャッシュメモリを備えた情報処理装置 | |
| US6772271B2 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
| JPH01177145A (ja) | 情報処理装置 | |
| KR200204909Y1 (ko) | 분할된 내부 코드 메모리를 갖는 마이크로컨트롤러 | |
| JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
| JP2845746B2 (ja) | マイクロプログラム制御装置 | |
| JPH06103056A (ja) | アドレス制御装置 | |
| JP3392413B2 (ja) | ２レベルマイクロ制御方式及び方法 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS6126701B2 (ja) | ||
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH01269140A (ja) | メモリ拡張回路 | |
| JPS631623B2 (ja) | ||
| JPH07152630A (ja) | ディジタルシグナルプロセッサ |