JPH05120615A - 磁気デイスク装置の自動利得調整回路 - Google Patents
磁気デイスク装置の自動利得調整回路Info
- Publication number
- JPH05120615A JPH05120615A JP27596491A JP27596491A JPH05120615A JP H05120615 A JPH05120615 A JP H05120615A JP 27596491 A JP27596491 A JP 27596491A JP 27596491 A JP27596491 A JP 27596491A JP H05120615 A JPH05120615 A JP H05120615A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read data
- circuit
- gain
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】 利得保持時に時間的変化が生じるのを防ぎ、
かつ入力信号の大きな変化に対する誤補償を抑制する。 【構成】 リードデータ信号ａを増幅する利得可変増幅
器１と、この出力信号を整流しレベル信号ｄを生成する
整流回路３と、レベル信号ｄをＡ／Ｄ変換してデジタル
レベル信号ｅに変換するＡ／Ｄ変換器４と、利得可変増
幅器１の出力信号をパルス化したリードデータパルス信
号ｃを生成するパルス化回路２と、デジタルレベル信号
ｅ及びリードデータパルス信号ｃを入力し、かつ上位回
路からの基準クロック信号及び制御信号の制御により演
算を行いデジタル利得調整信号ｆを生成する演算回路５
と、デジタル利得調整信号ｆをＤ／Ａ変換して利得調整
信号ｇに変換するＤ／Ａ変換器とを備え、利得可変増幅
器１はこの利得調整信号ｇによりリードデータ信号ａを
所定の利得に増幅する。
かつ入力信号の大きな変化に対する誤補償を抑制する。 【構成】 リードデータ信号ａを増幅する利得可変増幅
器１と、この出力信号を整流しレベル信号ｄを生成する
整流回路３と、レベル信号ｄをＡ／Ｄ変換してデジタル
レベル信号ｅに変換するＡ／Ｄ変換器４と、利得可変増
幅器１の出力信号をパルス化したリードデータパルス信
号ｃを生成するパルス化回路２と、デジタルレベル信号
ｅ及びリードデータパルス信号ｃを入力し、かつ上位回
路からの基準クロック信号及び制御信号の制御により演
算を行いデジタル利得調整信号ｆを生成する演算回路５
と、デジタル利得調整信号ｆをＤ／Ａ変換して利得調整
信号ｇに変換するＤ／Ａ変換器とを備え、利得可変増幅
器１はこの利得調整信号ｇによりリードデータ信号ａを
所定の利得に増幅する。
Description
【０００１】
【産業上の利用分野】本発明は、磁気ディスク装置のリ
ードデータ信号を適正値に増幅する自動利得調整回路に
関する。
ードデータ信号を適正値に増幅する自動利得調整回路に
関する。
【０００２】
【従来の技術】従来、この種の磁気ディスク装置の自動
利得調整回路は、リードデータ信号のレベルを検出し、
その検出レベルに応じ充放電回路によって利得の調整を
行うものである。
利得調整回路は、リードデータ信号のレベルを検出し、
その検出レベルに応じ充放電回路によって利得の調整を
行うものである。
【０００３】従来の磁気ディスク装置の自動利得調整回
路は、図２に示すように、利得可変増幅器１で設定値に
増幅された増幅リードデータ信号ｋは、整流回路３で整
流してレベル信号ｍとし、利得調整器７はこのレベル信
号ｍを用いて内蔵するコンデンサにより充放電を行い、
そのときのコンデンサの電荷を基にして生成した利得調
整信号ｎによって利得可変増幅器１の利得を調整してい
た。
路は、図２に示すように、利得可変増幅器１で設定値に
増幅された増幅リードデータ信号ｋは、整流回路３で整
流してレベル信号ｍとし、利得調整器７はこのレベル信
号ｍを用いて内蔵するコンデンサにより充放電を行い、
そのときのコンデンサの電荷を基にして生成した利得調
整信号ｎによって利得可変増幅器１の利得を調整してい
た。
【０００４】
【発明が解決しようとする課題】上述した従来の磁気デ
ィスク装置の自動利得調整回路は、利得保持時には利得
制御用コンデンサへの充放電をカットし現在蓄積されて
いる電荷によって利得保持を行うが、時間が経過するに
つれて電荷は自然放電により減少するため、利得も徐々
に変化し最終的には最大利得となる。また、リードデー
タ信号のレベルが大きく変化したときには利得調整が迅
速に行われなくなる。即ち、まずリードデータ信号がな
くなると、信号レベルはゼロとなるので利得調整信号は
最大値となり、次にリードデータ信号が入力すると利得
可変増幅器はリードデータ信号を最大利得で増幅するた
め、適切な利得に安定するまでに時間を要してしまうと
いう欠点がある。
ィスク装置の自動利得調整回路は、利得保持時には利得
制御用コンデンサへの充放電をカットし現在蓄積されて
いる電荷によって利得保持を行うが、時間が経過するに
つれて電荷は自然放電により減少するため、利得も徐々
に変化し最終的には最大利得となる。また、リードデー
タ信号のレベルが大きく変化したときには利得調整が迅
速に行われなくなる。即ち、まずリードデータ信号がな
くなると、信号レベルはゼロとなるので利得調整信号は
最大値となり、次にリードデータ信号が入力すると利得
可変増幅器はリードデータ信号を最大利得で増幅するた
め、適切な利得に安定するまでに時間を要してしまうと
いう欠点がある。
【０００５】
【課題を解決するための手段】本発明は、記録媒体から
磁気ヘッドを介して読み出したリードデータ信号を所定
の利得に増幅する磁気ディスク装置の自動利得調整回路
であって、前記リードデータ信号を増幅する利得可変増
幅器と、この利得可変増幅器の出力信号を整流し第１の
アナログ信号を生成する整流回路と、生成した前記第１
のアナログ信号をアナログ・デジタル変換して第１のデ
ジタル信号に変換するＡ／Ｄ変換器と、前記利得可変増
幅器の前記出力信号をパルス化したリードデータパルス
信号を生成するパルス化回路と、前記Ａ／Ｄ変換器及び
前記パルス化回路がそれぞれ出力した前記第１のデジタ
ル信号及び前記リードデータパルス信号を入力すると共
に、上位回路より入力した基準クロック信号及び制御信
号の制御により演算を行い第２のデジタル信号を生成す
る演算回路と、生成された前記第２のデジタル信号をデ
ジタル・アナログ変換して第２のアナログ信号に変換す
るＤ／Ａ変換器とを備え、前記利得可変増幅器が変換さ
れた前記第２のアナログ信号を利得調整信号として入力
することを特徴とする。
磁気ヘッドを介して読み出したリードデータ信号を所定
の利得に増幅する磁気ディスク装置の自動利得調整回路
であって、前記リードデータ信号を増幅する利得可変増
幅器と、この利得可変増幅器の出力信号を整流し第１の
アナログ信号を生成する整流回路と、生成した前記第１
のアナログ信号をアナログ・デジタル変換して第１のデ
ジタル信号に変換するＡ／Ｄ変換器と、前記利得可変増
幅器の前記出力信号をパルス化したリードデータパルス
信号を生成するパルス化回路と、前記Ａ／Ｄ変換器及び
前記パルス化回路がそれぞれ出力した前記第１のデジタ
ル信号及び前記リードデータパルス信号を入力すると共
に、上位回路より入力した基準クロック信号及び制御信
号の制御により演算を行い第２のデジタル信号を生成す
る演算回路と、生成された前記第２のデジタル信号をデ
ジタル・アナログ変換して第２のアナログ信号に変換す
るＤ／Ａ変換器とを備え、前記利得可変増幅器が変換さ
れた前記第２のアナログ信号を利得調整信号として入力
することを特徴とする。
【０００６】また、前記演算回路が前記第２のデジタル
信号の大きさを前記上位回路からの制御が有効となる以
前の値に固定して生成してもよく、もしくは前記上位回
路からの制御により任意の値に固定して生成してもよ
い。
信号の大きさを前記上位回路からの制御が有効となる以
前の値に固定して生成してもよく、もしくは前記上位回
路からの制御により任意の値に固定して生成してもよ
い。
【０００７】更に、前記演算回路が前記基準クロック信
号と前記リードデータパルス信号とを比較し、一定時間
以上前記リードデータパルス信号の入力がない場合は、
前記第２のデジタル信号を前記リードデータパルス信号
が無入力となる以前の値に固定して生成してもよく、も
しくは任意の値に固定して生成してもよい。
号と前記リードデータパルス信号とを比較し、一定時間
以上前記リードデータパルス信号の入力がない場合は、
前記第２のデジタル信号を前記リードデータパルス信号
が無入力となる以前の値に固定して生成してもよく、も
しくは任意の値に固定して生成してもよい。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例を示すブロック図
である。
である。
【００１０】利得可変増幅器１は、リードデータ信号ａ
と利得調整信号ｇとを入力し、この利得調整信号ｇの値
に対応した利得でリードデータ信号ａを増幅し、増幅リ
ードデータ信号ｂとして出力する。
と利得調整信号ｇとを入力し、この利得調整信号ｇの値
に対応した利得でリードデータ信号ａを増幅し、増幅リ
ードデータ信号ｂとして出力する。
【００１１】整流回路３は、増幅リードデータ信号ｂを
全波整流して平滑化を行いレベル信号ｄとして出力す
る。
全波整流して平滑化を行いレベル信号ｄとして出力す
る。
【００１２】Ａ／Ｄ変換器４は、このレベル信号ｄをア
ナログ・デジタル変換し、デジタルレベル検出信号ｅと
して出力する。
ナログ・デジタル変換し、デジタルレベル検出信号ｅと
して出力する。
【００１３】演算回路５は、増幅リードデータ信号を入
力してパルス化回路２で生成されたリードデータパルス
信号ｃと、Ａ／Ｄ変換器４から出力したデジタルレベル
信号ｅと、上位回路（図示せず）から送出された利得保
持信号ｉ，基準クロック信号ｈ及び利得固定値選択信号
ｊとを入力し、リードデータ信号ａの利得調整が迅速に
行えるように演算を行いデジタル利得調整信号ｆを出力
する。
力してパルス化回路２で生成されたリードデータパルス
信号ｃと、Ａ／Ｄ変換器４から出力したデジタルレベル
信号ｅと、上位回路（図示せず）から送出された利得保
持信号ｉ，基準クロック信号ｈ及び利得固定値選択信号
ｊとを入力し、リードデータ信号ａの利得調整が迅速に
行えるように演算を行いデジタル利得調整信号ｆを出力
する。
【００１４】Ｄ／Ａ変換器６は、デジタル利得調整信号
ｆをデジタル・アナログ変換し利得可変増幅器１の利得
を調整するための利得調整信号ｇを出力する。
ｆをデジタル・アナログ変換し利得可変増幅器１の利得
を調整するための利得調整信号ｇを出力する。
【００１５】次に、演算回路５の動作について詳細に説
明する。演算回路５は内部にメモリを備えており、それ
までに変化した利得を直前までの一定量だけ記憶さてい
る。したがって利得保持信号ｉが入力した場合、演算回
路５は利得を以前の値、もしくは任意の値に設定するこ
とができ、更に、その値を正確に保持することができ
る。即ち、利得保持を行う場合、利得を利得保持信号ｉ
が入力される直前の値よそれまでに変化した利得の平均
値に設定することができ、また、利得固定値選択信号ｊ
により予め定められている任意の値に設定を切り替える
ことができる。
明する。演算回路５は内部にメモリを備えており、それ
までに変化した利得を直前までの一定量だけ記憶さてい
る。したがって利得保持信号ｉが入力した場合、演算回
路５は利得を以前の値、もしくは任意の値に設定するこ
とができ、更に、その値を正確に保持することができ
る。即ち、利得保持を行う場合、利得を利得保持信号ｉ
が入力される直前の値よそれまでに変化した利得の平均
値に設定することができ、また、利得固定値選択信号ｊ
により予め定められている任意の値に設定を切り替える
ことができる。
【００１６】また、利得保持信号ｉが入力しなくとも基
準クロック信号ｈとリードデータパルス信号ｃとを比較
し、一定時間以上リードデータパルス信号ｃが入力しな
い場合は、同様に利得をリードデータパルス信号ｃの入
力がのくなる以前の値、もしくは任意の値に設定するこ
とができる。
準クロック信号ｈとリードデータパルス信号ｃとを比較
し、一定時間以上リードデータパルス信号ｃが入力しな
い場合は、同様に利得をリードデータパルス信号ｃの入
力がのくなる以前の値、もしくは任意の値に設定するこ
とができる。
【００１７】
【発明の効果】以上説明したように、本発明の磁気ディ
スク装置の自動利得調整回路は、メモリを内蔵する演算
回路を備え、リードデータ信号の利得を以前の値、もし
くは任意の値に設定して記憶し、その設定値に基づいて
生成された利得調整信号によってリードデータ信号の増
幅を制御するため、利得保持時には時間の経過に伴って
利得調整信号が変化すこともなく、また、利得保持解除
後にレベルが大きく変化したリードデータ信号が再入力
しても不適切な補償をすることなく、適正利得に安定す
るまでの時間を短縮できるという効果がある。
スク装置の自動利得調整回路は、メモリを内蔵する演算
回路を備え、リードデータ信号の利得を以前の値、もし
くは任意の値に設定して記憶し、その設定値に基づいて
生成された利得調整信号によってリードデータ信号の増
幅を制御するため、利得保持時には時間の経過に伴って
利得調整信号が変化すこともなく、また、利得保持解除
後にレベルが大きく変化したリードデータ信号が再入力
しても不適切な補償をすることなく、適正利得に安定す
るまでの時間を短縮できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１ 利得可変増幅器 ２ パルス化回路 ３ 整流回路 ４ Ａ／Ｄ変換器 ５ 演算回路 ６ Ｄ／Ａ変換器 ７ 利得調整器 ａ リードデータ信号 ｂ，ｋ 増幅リードデータ信号 ｃ リードデータパルス信号 ｄ，ｍ レベル信号 ｅ デジタルレベル信号 ｆ デジタル利得調整信号 ｇ，ｎ 利得調整信号 ｈ 基準クロック信号 ｉ 利得保持信号 ｊ 利得固定値選択信号
Claims (5)
- 【請求項１】 記録媒体から磁気ヘッドを介して読み出
したリードデータ信号を所定の利得に増幅する磁気ディ
スク装置の自動利得調整回路であって、 前記リードデータ信号を増幅する利得可変増幅器と、こ
の利得可変増幅器の出力信号を整流し第１のアナログ信
号を生成する整流回路と、生成した前記第１のアナログ
信号をアナログ・デジタル変換して第１のデジタル信号
に変換するＡ／Ｄ変換器と、前記利得可変増幅器の前記
出力信号をパルス化したリードデータパルス信号を生成
するパルス化回路と、前記Ａ／Ｄ変換器及び前記パルス
化回路がそれぞれ出力した前記第１のデジタル信号及び
前記リードデータパルス信号を入力すると共に、上位回
路より入力した基準クロック信号及び制御信号の制御に
より演算を行い第２のデジタル信号を生成する演算回路
と、生成された前記第２のデジタル信号をデジタル・ア
ナログ変換して第２のアナログ信号に変換するＤ／Ａ変
換器とを備え、前記利得可変増幅器が変換された前記第
２のアナログ信号を利得調整信号として入力することを
特徴とする磁気ディスク装置の自動利得調整回路。 - 【請求項２】 前記演算回路が前記第２のデジタル信号
の大きさを前記上位回路からの制御が有効となる以前の
値に固定して生成することを特徴とする請求項１記載の
磁気ディスク装置の自動利得調整回路。 - 【請求項３】 前記演算回路が前記第２のデジタル信号
の大きさを前記上位回路からの制御により任意の値に固
定して生成することを特徴とする請求項１記載の磁気デ
ィスク装置の自動利得調整回路。 - 【請求項４】 前記演算回路が前記基準クロック信号と
前記リードデータパルス信号とを比較し、一定時間以上
前記リードデータパルス信号の入力がない場合は、前記
第２のデジタル信号を前記リードデータパルス信号が無
入力となる以前の値に固定して生成することを特徴とす
る請求項１記載の磁気ディスク装置の自動利得調整回
路。 - 【請求項５】 前記演算回路が前記基準クロック信号と
前記リードデータパルス信号とを比較し、一定時間以上
前記リードデータパルス信号の入力がない場合は、前記
第２のデジタル信号を任意の値に固定して生成すること
を特徴とする請求項１記載の磁気ディスク装置の自動利
得調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27596491A JPH05120615A (ja) | 1991-10-24 | 1991-10-24 | 磁気デイスク装置の自動利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27596491A JPH05120615A (ja) | 1991-10-24 | 1991-10-24 | 磁気デイスク装置の自動利得調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120615A true JPH05120615A (ja) | 1993-05-18 |
Family
ID=17562875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27596491A Pending JPH05120615A (ja) | 1991-10-24 | 1991-10-24 | 磁気デイスク装置の自動利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135128A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | ヘッドｉｃ、リード回路及び媒体記憶装置 |
-
1991
- 1991-10-24 JP JP27596491A patent/JPH05120615A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135128A (ja) * | 2006-11-29 | 2008-06-12 | Fujitsu Ltd | ヘッドｉｃ、リード回路及び媒体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382296B2 (en) | System for mixed analog-digital automatic gain control | |
| US5677962A (en) | Hybrid analog and digital amplifier with a delayed step change in the digital gain | |
| US4422109A (en) | Magnetic recording and reproducing apparatus automatically adjustable to each individual magnetic tape | |
| US4772964A (en) | Recorded data reproducing apparatus capable of performing auto-gain adjustment | |
| JPS6335149B2 (ja) | ||
| JPH05120615A (ja) | 磁気デイスク装置の自動利得調整回路 | |
| JP2820676B2 (ja) | 信号処理のための光ディスクのプリアンプ | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| JPH05343994A (ja) | アナログ信号レベル変換回路 | |
| JPH0583053A (ja) | 自動利得制御増幅器 | |
| JPH03222508A (ja) | 増幅器回路 | |
| US5808542A (en) | Alarm tone generating circuit for a radio paging receiver | |
| JPH0620408A (ja) | 磁気ディスク装置 | |
| JPS62177706A (ja) | 記録デ−タ再生回路 | |
| JPH07226682A (ja) | Ａ／ｄ変換装置 | |
| JPH01309417A (ja) | Ａｄ変換器用前置回路 | |
| JP3328240B2 (ja) | 磁気テープ装置 | |
| JP2554473Y2 (ja) | アクティブ測距装置 | |
| JPH09135134A (ja) | ゲイン設定方法 | |
| JPH0231377A (ja) | 音声録音再生装置のオートレベルコントロール装置 | |
| JPH01278109A (ja) | 自動出力レベル制御方式 | |
| JPH02137153A (ja) | テープレコーダ | |
| JPH05127690A (ja) | 音声切換制御装置 | |
| JP2001217662A (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| JPH06164275A (ja) | 信号処理装置 |