JPH05127690A - 音声切換制御装置 - Google Patents
音声切換制御装置Info
- Publication number
- JPH05127690A JPH05127690A JP31005091A JP31005091A JPH05127690A JP H05127690 A JPH05127690 A JP H05127690A JP 31005091 A JP31005091 A JP 31005091A JP 31005091 A JP31005091 A JP 31005091A JP H05127690 A JPH05127690 A JP H05127690A
- Authority
- JP
- Japan
- Prior art keywords
- audio
- switcher
- signal
- switching
- fader amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 複数の音声信号の中から一の音声信号を選択
して出力する音声切換制御装置に関し、フェーダアンプ
の増幅度がゼロになると同時に音声スイッチャを切り換
えて、ノイズのない音声信号を出力することができるよ
うにする。 【構成】 ＣＰＵ装置１から音声スイッチャ３に対する
切換制御の信号ｂと、フェーダアンプ５に対する動作制
御信号ａとを同時に入力した場合には、フェーダアンプ
５の増幅度がゼロになった時点で切換制御の信号ｄを音
声スイッチャ３に出力し、切換制御の信号ｂだけを入力
した場合には無条件で切換制御の信号ｄを音声スイッチ
ャ３に出力するスイッチングタイミング発生器４を、音
声フェーダアンプ装置２に設けた。
して出力する音声切換制御装置に関し、フェーダアンプ
の増幅度がゼロになると同時に音声スイッチャを切り換
えて、ノイズのない音声信号を出力することができるよ
うにする。 【構成】 ＣＰＵ装置１から音声スイッチャ３に対する
切換制御の信号ｂと、フェーダアンプ５に対する動作制
御信号ａとを同時に入力した場合には、フェーダアンプ
５の増幅度がゼロになった時点で切換制御の信号ｄを音
声スイッチャ３に出力し、切換制御の信号ｂだけを入力
した場合には無条件で切換制御の信号ｄを音声スイッチ
ャ３に出力するスイッチングタイミング発生器４を、音
声フェーダアンプ装置２に設けた。
Description
【０００１】
【産業上の利用分野】本発明は、複数の音声信号の中か
ら選択した一の音声信号に対してフェードアウト、フェ
ードイン、カットイン及びカットアウトの処理をして出
力する音声切換制御装置に関する。
ら選択した一の音声信号に対してフェードアウト、フェ
ードイン、カットイン及びカットアウトの処理をして出
力する音声切換制御装置に関する。
【０００２】
【従来の技術】従来、この種の音声切換制御装置は、Ｃ
ＰＵ装置からの切換信号に従って音声スイッチャが一の
音声信号を選択して、音声フェーダアンプ装置に出力
し、この音声フェーダアンプ装置がＣＰＵ装置からの制
御信号に従って音声信号に対してフェードアウト等の処
理をして出力する。そして、音声スイッチャの切換制御
は、ＣＰＵ装置が音声フェーダアンプ装置のフェーダア
ンプに対して制御信号を出力し、このフェーダアンプの
増幅度がゼロになった頃を見はからって、切換信号を音
声スイッチャに出力することにより行っていた。
ＰＵ装置からの切換信号に従って音声スイッチャが一の
音声信号を選択して、音声フェーダアンプ装置に出力
し、この音声フェーダアンプ装置がＣＰＵ装置からの制
御信号に従って音声信号に対してフェードアウト等の処
理をして出力する。そして、音声スイッチャの切換制御
は、ＣＰＵ装置が音声フェーダアンプ装置のフェーダア
ンプに対して制御信号を出力し、このフェーダアンプの
増幅度がゼロになった頃を見はからって、切換信号を音
声スイッチャに出力することにより行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の音声切
換制御装置では、ＣＰＵ装置がフェーダアンプの増幅度
ゼロ時点を正確に判断できない。したがって、増幅度の
ぜろ時点前に音声スイッチャが切り換えられて、切換後
の音声信号が音声フェーダアンプ装置から一瞬出力され
たり、増幅度のゼロ時点後に音声スイッチャが切り換え
られて、切換前の音声信号が一瞬出力されたりする。こ
のため、装置から出力される音声信号にノイズが発生し
てしまうという欠点があった。
換制御装置では、ＣＰＵ装置がフェーダアンプの増幅度
ゼロ時点を正確に判断できない。したがって、増幅度の
ぜろ時点前に音声スイッチャが切り換えられて、切換後
の音声信号が音声フェーダアンプ装置から一瞬出力され
たり、増幅度のゼロ時点後に音声スイッチャが切り換え
られて、切換前の音声信号が一瞬出力されたりする。こ
のため、装置から出力される音声信号にノイズが発生し
てしまうという欠点があった。
【０００４】本発明は上述した課題を解決するためにな
されたもので、フェーダアンプの増幅度がゼロになると
同時に音声スイッチャを切り換えて、ノイズのない音声
信号を出力することができる音声切換制御装置を提供す
ることを目的とする。
されたもので、フェーダアンプの増幅度がゼロになると
同時に音声スイッチャを切り換えて、ノイズのない音声
信号を出力することができる音声切換制御装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明は、入力した複数の音声信号を切り換えて一の音
声信号を出力する音声スイッチャと、フェーダアンプを
有し、フェーダアンプの増幅度を変化させることにより
上記音声スイッチャからの一音声信号に対してフェード
アウト，フェードイン，カットイン及びカットアウトの
処理をして出力する音声フェーダアンプ装置と、上記音
声スイッチャの切換制御と音声フェーダアンプ装置の動
作制御とを行なうＣＰＵ装置とを備える音声切換制御装
置において、上記ＣＰＵ装置から上記切換制御信号と上
記動作制御の信号とを同時に入力した場合には上記フェ
ーダアンプの増幅度がゼロになった時点で上記切換制御
の信号を上記音声スイッチャに出力し、上記ＣＰＵ装置
から上記切換制御信号のみを入力した場合には、無条件
で上記切換制御の信号を上記音声スイッチャに出力する
スイッチングタイミング発生器を、上記音声フェーダア
ンプ装置に設けた構成とする。
本発明は、入力した複数の音声信号を切り換えて一の音
声信号を出力する音声スイッチャと、フェーダアンプを
有し、フェーダアンプの増幅度を変化させることにより
上記音声スイッチャからの一音声信号に対してフェード
アウト，フェードイン，カットイン及びカットアウトの
処理をして出力する音声フェーダアンプ装置と、上記音
声スイッチャの切換制御と音声フェーダアンプ装置の動
作制御とを行なうＣＰＵ装置とを備える音声切換制御装
置において、上記ＣＰＵ装置から上記切換制御信号と上
記動作制御の信号とを同時に入力した場合には上記フェ
ーダアンプの増幅度がゼロになった時点で上記切換制御
の信号を上記音声スイッチャに出力し、上記ＣＰＵ装置
から上記切換制御信号のみを入力した場合には、無条件
で上記切換制御の信号を上記音声スイッチャに出力する
スイッチングタイミング発生器を、上記音声フェーダア
ンプ装置に設けた構成とする。
【０００６】
【作用】ＣＰＵ装置から切換制御の信号と動作制御の信
号とが同時に出力されると、スイッチングタイミング
が、フェーダアンプの増幅度がゼロになった時点で、切
換制御の信号を音声スイッチャに出力する。そして、音
声スイッチャが複数の音声信号を切り換えて一の音声信
号を出力し、フェーダアンプが一の音声信号に対して所
定の処理をして出力する。また、ＣＰＵ装置から切換制
御の信号だけが出力されると、スイッチングタイミング
発生器が無条件で切換制御の信号を音声スイッチャに出
力する。
号とが同時に出力されると、スイッチングタイミング
が、フェーダアンプの増幅度がゼロになった時点で、切
換制御の信号を音声スイッチャに出力する。そして、音
声スイッチャが複数の音声信号を切り換えて一の音声信
号を出力し、フェーダアンプが一の音声信号に対して所
定の処理をして出力する。また、ＣＰＵ装置から切換制
御の信号だけが出力されると、スイッチングタイミング
発生器が無条件で切換制御の信号を音声スイッチャに出
力する。
【０００７】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すブロック図
である。図において、１はＣＰＵ装置、２は音声フェー
ダアンプ装置、３は音声スイッチャである。ＣＰＵ装置
１は、音声フェーダアンプ装置２の動作制御と音声スイ
ッチャ３の切換制御を行なう制御装置で、このＣＰＵ装
置１から音声フェーダアンプ装置制御信号ａとスイッチ
ャ制御信号ｂとが音声フェーダアンプ装置２に出力され
る。音声フェーダアンプ装置２は、スイッチングタイミ
ング発生器４とフェーダアンプ５とを有している。
て説明する。図１は本発明の一実施例を示すブロック図
である。図において、１はＣＰＵ装置、２は音声フェー
ダアンプ装置、３は音声スイッチャである。ＣＰＵ装置
１は、音声フェーダアンプ装置２の動作制御と音声スイ
ッチャ３の切換制御を行なう制御装置で、このＣＰＵ装
置１から音声フェーダアンプ装置制御信号ａとスイッチ
ャ制御信号ｂとが音声フェーダアンプ装置２に出力され
る。音声フェーダアンプ装置２は、スイッチングタイミ
ング発生器４とフェーダアンプ５とを有している。
【０００８】スイッチングタイミング発生器４は、ＣＰ
Ｕ装置１からの音声フェーダアンプ装置制御信号ａとス
イッチャ制御信号ｂとを入力して、フェーダアンプ５の
動作制御音声スイッチャ３の切換制御とのタイミングを
とる機器である。具体的には、スイッチングタイミング
発生器４は、ＣＰＵ装置１からスイッチャ制御信号ｂだ
けを入力すると、無条件でスイッチング信号ｄを音声ス
イッチャ３に出力する。また、ＣＰＵ装置１から音声フ
ェーダアンプ装置制御信号ａとスイッチャ制御信号ｂと
を同時に入力すると、フェーダアンプ制御信号ｈをフェ
ーダアンプ５に出力し、その後にフェーダアンプ５から
出力される増幅度ゼロ検出信号ｃを入力して、スイッチ
ング信号ｄを音声スイッチャ３に出力する。
Ｕ装置１からの音声フェーダアンプ装置制御信号ａとス
イッチャ制御信号ｂとを入力して、フェーダアンプ５の
動作制御音声スイッチャ３の切換制御とのタイミングを
とる機器である。具体的には、スイッチングタイミング
発生器４は、ＣＰＵ装置１からスイッチャ制御信号ｂだ
けを入力すると、無条件でスイッチング信号ｄを音声ス
イッチャ３に出力する。また、ＣＰＵ装置１から音声フ
ェーダアンプ装置制御信号ａとスイッチャ制御信号ｂと
を同時に入力すると、フェーダアンプ制御信号ｈをフェ
ーダアンプ５に出力し、その後にフェーダアンプ５から
出力される増幅度ゼロ検出信号ｃを入力して、スイッチ
ング信号ｄを音声スイッチャ３に出力する。
【０００９】フェーダアンプ５は、スイッチングタイミ
ング発生器４からのフェーダアンプ制御信号ｈに従って
増幅度を変化させる増幅器であり、音声スイッチャ３か
らの音声信号に対してフェードアウト，フェードイン，
カットイン，カットアウトの処理をしてフェーダアンプ
出力信号ｇとして出力する。さらに、フェーダアンプ５
は、増幅度がゼロになった時点で増幅度ゼロ検出信号ｃ
をスイッチングタイミング発生器４に出力する機能を有
する。音声スイッチャ３は、スイッチングタイミング発
生器４から入力されたスイッチング信号ｄに従って、複
数の音声入力信号ｅの中の１つの音声信号を切り換えて
スイッチャ出力信号ｆとして、フェーダアンプ５に出力
するものである。
ング発生器４からのフェーダアンプ制御信号ｈに従って
増幅度を変化させる増幅器であり、音声スイッチャ３か
らの音声信号に対してフェードアウト，フェードイン，
カットイン，カットアウトの処理をしてフェーダアンプ
出力信号ｇとして出力する。さらに、フェーダアンプ５
は、増幅度がゼロになった時点で増幅度ゼロ検出信号ｃ
をスイッチングタイミング発生器４に出力する機能を有
する。音声スイッチャ３は、スイッチングタイミング発
生器４から入力されたスイッチング信号ｄに従って、複
数の音声入力信号ｅの中の１つの音声信号を切り換えて
スイッチャ出力信号ｆとして、フェーダアンプ５に出力
するものである。
【００１０】次に、本実施例の動作について説明する。
ＣＰＵ装置１が、音声フェーダアンプ装置制御信号ａを
出力せずに、スイッチャ制御信号ｂだけを音声フェーダ
アンプ装置２に出力すると、スイッチングタイミング発
生器４は、フェーダアンプ５を制御することなく、スイ
ッチング信号ｄを音声スイッチャ３に出力する。スイッ
チング信号ｄを入力した音声スイッチャ３からはスイッ
チャ出力信号ｆがフェーダアンプ５に出力され、フェー
ダアンプ５からフェーダアンプ出力信号ｇが出力され
る。
ＣＰＵ装置１が、音声フェーダアンプ装置制御信号ａを
出力せずに、スイッチャ制御信号ｂだけを音声フェーダ
アンプ装置２に出力すると、スイッチングタイミング発
生器４は、フェーダアンプ５を制御することなく、スイ
ッチング信号ｄを音声スイッチャ３に出力する。スイッ
チング信号ｄを入力した音声スイッチャ３からはスイッ
チャ出力信号ｆがフェーダアンプ５に出力され、フェー
ダアンプ５からフェーダアンプ出力信号ｇが出力され
る。
【００１１】一方、ＣＰＵ装置１が音声フェーダアンプ
装置制御信号ａとスイッチャ制御信号ｂとを同時に出力
すると、スイッチングタイミング発生器４からのフェー
ダアンプ制御信号ｈに従って、フェーダアンプ５が増幅
動作等を行なう。そして、フェーダアンプ５が増幅動作
を終え、その増幅度がゼロになると、フェーダアンプ５
からスイッチングタイミング発生器４に対して増幅度ゼ
ロ検出信号ｃが出力され、スイッチングタイミング発生
器４から音声スイッチャ３に対してスイッチング信号ｄ
が出力される。したがって、音声スイッチャ３はフェー
ダアンプ５の増幅度がゼロの時点で切り換えられるの
で、フェーダアンプ５から出力されるフェーダアンプ出
力信号ｇにノイズが発生することはない。
装置制御信号ａとスイッチャ制御信号ｂとを同時に出力
すると、スイッチングタイミング発生器４からのフェー
ダアンプ制御信号ｈに従って、フェーダアンプ５が増幅
動作等を行なう。そして、フェーダアンプ５が増幅動作
を終え、その増幅度がゼロになると、フェーダアンプ５
からスイッチングタイミング発生器４に対して増幅度ゼ
ロ検出信号ｃが出力され、スイッチングタイミング発生
器４から音声スイッチャ３に対してスイッチング信号ｄ
が出力される。したがって、音声スイッチャ３はフェー
ダアンプ５の増幅度がゼロの時点で切り換えられるの
で、フェーダアンプ５から出力されるフェーダアンプ出
力信号ｇにノイズが発生することはない。
【００１２】
【発明の効果】以上説明したように本発明は、フェーダ
アンプの増幅度がゼロになった時点で正確に音声スイッ
チャを切り換えるので、ノイズのない音声信号を出力す
ることができ、装置におけるＳＮ比の向上を図ることが
できるという効果がある。
アンプの増幅度がゼロになった時点で正確に音声スイッ
チャを切り換えるので、ノイズのない音声信号を出力す
ることができ、装置におけるＳＮ比の向上を図ることが
できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
１…ＣＰＵ装置 ２…音声フェーダアンプ装置 ３…音声スイッチャ ４…スイッチングタイミング発生器 ５…フェーダアンプ
Claims (1)
- 【請求項１】 入力した複数の音声信号を切り換えて一
の音声信号を出力する音声スイッチャと、 フェーダアンプを有し、フェーダアンプの増幅度を変化
させることにより上記音声スイッチャからの一音声信号
に対してフェードアウト，フェードイン，カットイン及
びカットアウトの処理をして出力する音声フェーダアン
プ装置と、 上記音声スイッチャの切換制御と音声フェーダアンプ装
置の動作制御とを行なうＣＰＵ装置とを備える音声切換
制御装置において、 上記ＣＰＵ装置から上記切換制御信号と上記動作制御の
信号とを同時に入力した場合には上記フェーダアンプの
増幅度がゼロになった時点で上記切換制御の信号を上記
音声スイッチャに出力し、上記ＣＰＵ装置から上記切換
制御信号のみを入力した場合には、無条件で上記切換制
御の信号を上記音声スイッチャに出力するスイッチング
タイミング発生器を、上記音声フェーダアンプ装置に設
けたことを特徴とする音声切換制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310050A JP3055266B2 (ja) | 1991-10-30 | 1991-10-30 | 音声切換制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310050A JP3055266B2 (ja) | 1991-10-30 | 1991-10-30 | 音声切換制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127690A true JPH05127690A (ja) | 1993-05-25 |
| JP3055266B2 JP3055266B2 (ja) | 2000-06-26 |
Family
ID=18000565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3310050A Expired - Lifetime JP3055266B2 (ja) | 1991-10-30 | 1991-10-30 | 音声切換制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055266B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11161298A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Corp | 音声合成方法及び装置 |
| JP2006185476A (ja) * | 2004-12-27 | 2006-07-13 | Tamura Seisakusho Co Ltd | 再生機器切替装置、再生機器切替方法及び再生機器切替用プログラム |
-
1991
- 1991-10-30 JP JP3310050A patent/JP3055266B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11161298A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Corp | 音声合成方法及び装置 |
| JP2006185476A (ja) * | 2004-12-27 | 2006-07-13 | Tamura Seisakusho Co Ltd | 再生機器切替装置、再生機器切替方法及び再生機器切替用プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055266B2 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3106774B2 (ja) | デジタル音場創生装置 | |
| JPH0270200A (ja) | 音再生における方向性強化システム | |
| JP2003347873A (ja) | 多段アンプのゲイン制御方法及び装置 | |
| JPS61108289A (ja) | 自動音場補正装置 | |
| US10848888B2 (en) | Audio data processing device and control method for an audio data processing device | |
| JPH05127690A (ja) | 音声切換制御装置 | |
| JPH04354202A (ja) | 再生音レベル自動制御回路及びその方法 | |
| JPH09160581A (ja) | オーディオ信号処理装置 | |
| JPH08107359A (ja) | デジタル信号処理装置 | |
| JP2814685B2 (ja) | 音声切替装置 | |
| JPH1131934A (ja) | 音声信号処理装置 | |
| JPH087708Y2 (ja) | 音声切換増幅器 | |
| JPH035597B2 (ja) | ||
| JP2579759Y2 (ja) | オートファンクション機能を備えたオーディオ装置 | |
| JPH08180582A (ja) | 音声レベル制御装置 | |
| JP2000332557A (ja) | ゲインコントロール回路及びそのホールド時間決定方法 | |
| JPH10117115A (ja) | ダイナミック型低域増幅回路 | |
| JPH06332487A (ja) | 遅延装置 | |
| JP5067242B2 (ja) | 遅延制御装置 | |
| JPH05143088A (ja) | 音声処理装置 | |
| KR920007750Y1 (ko) | 다수의 서라운드부를 갖는 오디오 장치 | |
| JPH10209779A (ja) | オーディオ装置 | |
| JPH11330881A (ja) | ダイナミックバスブースト回路 | |
| JPH0865800A (ja) | 音響再生装置 | |
| JPH05335854A (ja) | 音声出力制限回路 |