JPH05120370A - 論理シミユレータに対する双方向性ソケツト刺激インタフエース - Google Patents

論理シミユレータに対する双方向性ソケツト刺激インタフエース

Info

Publication number
JPH05120370A
JPH05120370A JP9291092A JP9291092A JPH05120370A JP H05120370 A JPH05120370 A JP H05120370A JP 9291092 A JP9291092 A JP 9291092A JP 9291092 A JP9291092 A JP 9291092A JP H05120370 A JPH05120370 A JP H05120370A
Authority
JP
Japan
Prior art keywords
simulator
circuit
logic simulator
logic
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9291092A
Other languages
English (en)
Inventor
Craig Heikes
クレイグ・ヘイクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05120370A publication Critical patent/JPH05120370A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 論理シミュレータと該論理シミュレータの現
状態にもとづき入力刺激を発生するシステムとの間の通
信ソケットを提供する。 【構成】 シミュレーション・モデル200はスイッチ
・レベル論理シミュレータ202に対して設けられてい
る。該論理シミュレータ202に対して刺激を入力させ
るためと、処理システムに対して刺激された出力を付与
するために通信ソケットが設けられる。入力刺激を提供
する手順ベクトル204を処理する適応ベクトル発生器
(AVG)206を好適に含む。論理シミュレータから
受信した状態データにもとづいて適応ベクトル発生器2
06が論理シミュレータモデル200に対する次の刺激
パターンを自動的に計算し通信ソケットを介してこの刺
激を論理シミュレータに提供する。スイッチ・レベル論
理シミュレータ202によれば、ノードを接続させる双
方向性のスイッチで、回路を完全にモデル化すること可
能。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、論理シミュレータに
対する双方向性ソケット刺激インタフェースに関するも
のであり、より詳細には、入力の刺激がキーボード、デ
ータ・ファイルまたはUNIX(登録商標)ソケットか
ら論理シミュレータに対して対話形式で付与されること
が許容される双方向性ソケット刺激インタフェースに関
するものである。また、この発明のシステムによれば、
論理シミュレータの現在の状態に、次の入力ベクトルの
状態の基礎を置くことにより、該論理シミュレータのモ
デルがその一部であるような複雑な論理システムを、動
作上形成する入力刺激をユーザが付与することも許容さ
れる。
【0002】
【従来の技術】特定の機能を果たすための集積回路の設
計をするときには、通常、設計技術者は、所望の機能を
果たす回路に対して必要とされる素子および相互接続の
全てを記述して提案された回路についての概略図を描い
ていた。原型をなす回路は、この概略図から構築され
て、テストされた。コンピュータ・エイデッド・デザイ
ン(CAD)システムが出現するまでは、この原型をな
す回路は、ワイア・ラッピイグ等のような技術を用いて
実際に構築された。そして、この結果としての原型をな
す回路のテストは、異なる組み合せの入力信号(入力ベ
クトル)を回路に対して加えることにより、そして、オ
シロスコープのような装置上で該回路の出力をチェック
することによりなされた。それらの出力が所望のもので
はなかったときは、回路設計に誤りのあることが見出さ
れた。そして、回路配線図および原型をなす配線に対す
る慎重な調査をすることにより、その設計上の欠点また
は誤りのある接続について、典型的には人手による追求
がなされた。設計上の欠点または誤りのある接続が一旦
見出されたときには、原型をなす回路が再構築されて、
再テストされた。この回路設計のプロセスは極めて長い
時間を費やすものであり、また、単調なものであった。
そこで、設計技術者は、回路配線図を所望の機能を果た
す回路に変換するための異なる方法を追求した。
【0003】コンピュータ・エイデッド・デザイン(C
AD)システムは、この回路設計のプロセスにおいて、
設計技術者に対する大きな助けになった。CADシステ
ムによって設計技術者に許容されることは、コンピュー
タ上で回路配線図を準備すること、回路基板上での実施
のために回路のレイアウトをすること、および、論理シ
ミュレーション技術を用いて回路のテストをすることで
ある。かくして、論理シミュレータによって設計技術者
に許容されることは、実際に原型をなすものを構築する
ことなく、提案された回路設計のテストをすることであ
る。回路の素子およびノードと、特定の入力に対してこ
れらのノードで予測される信号とを、設計技術者が論理
シミュレータに対する入力として特定することにより、
前記のことは達成される。この情報は回路配線図から直
接的に決定されて、典型的には、入力ファイルとして論
理シミュレータに入力される。論理シミュレータにおい
ては、提案された回路のモデルを介してこのデータを走
らせて、シミュレートされた回路の出力を発生させる。
しかしながら、このような論理シミュレータは、回路を
特徴付ける動作上のモデルの使用のためには設けられて
いないという点で限界があり、このために、シミュレー
ション入力ベクトルは、回路設計図から自動的に引き出
される回路設計のテストのためには許容されない。これ
に代えて、設計技術者は、苦労の多い設計およびシミュ
レーション・モデルの実施をして、入力ベクトル・ファ
イルを生成させねばならない。
【0004】図1には、上述されたタイプの論理シミュ
レータの一例が示されている。ここで示されているよう
に、テストされている回路のシミュレーション・モデル
100は、スイッチ・レベル論理シミュレータ102 のよう
な論理シミュレータに対して設けられている。このスイ
ッチ・レベル論理シミュレータ102は、シミュレーショ
ン・モデル100 によって表される回路の機能をシミュレ
ートするものである。スイッチ・レベル論理シミュレー
タ102 に含ませることができるノード評価アルゴリズム
によれば、双方向性のスイッチによって完全にモデル化
された回路の動作をスイッチ・レベル論理シミュレータ
102がシミュレートすることができる。かくして、スイ
ッチ・レベル論理シミュレータは回路設計のための重要
なツールであり、設計技術者が標準的な論理ゲートの使
用を停止して、ダイナミックまたはトランスファ・ゲー
トの論理の使用を開始するときには、スイッチ・レベル
論理シミュレータが必要になってくる。これの理由は、
通常の論理シミュレータによっては、非標準的なトラン
ジスタ接続間で生じるような全ての複雑な相互干渉をモ
デル化できないことにある。従って、ここでの説明は、
スイッチ・レベル論理シミュレータを含むシステムに向
けられている。
【0005】回路のシミュレーション・モデル100 は、
シミュレーションが生成可能になるのに先だって、設計
技術者によって生起されねばならない。これの意味する
ことは、回路設計のための素子、相互接続およびノード
の全てが集合されて、スイッチ・レベル論理シミュレー
タ102 に対して受け入れ可能なフォーマットの入力デー
タ・ファイルに変換されねばならないということであ
る。この入力データ・ファイルに典型的に含まれている
ものは、設計におけるトランジスタ毎に1個の入力を有
するファイルである。ここでのファイルはノード数だけ
を用いて記述されており、また、信号名のマッピングの
ためのノード数を含むファイルが含まれている。モデル
の生成は、該入力ファイルを、スイッチ・レベル論理シ
ミュレータ102 に対して直接ロードできる2進データベ
ースに変換することによってなされる。これを換言すれ
ば、スイッチ・レベル論理シミュレータ102 は、入力デ
ータ・ファイルを読み取って、これのフォーマットを、
回路モデルの接続性を表すようなメモリ依存型のデータ
構成のものにする。そして、このデータ構成のものはス
イッチ・レベル論理シミュレータ102 内にファイルとし
て記憶され、該スイッチ・レベル論理シミュレータのデ
ータベースとして参照される。
【0006】シミュレーション・モデル100 に加えて、
回路の動作をシミュレートできるように、入力刺激の入
力ベクトル・ファイル104 を生起させることが必要であ
る。この入力ベクトル・ファイル104 に含まれているも
のは、全ての所望の入力刺激パターン(ベクトル)およ
び論理シミュレータの制御コマンドである。また、この
入力ベクトル・ファイル104 には、回路の所望の動作を
予測する任意の出力表明が含まれている。入力ベクトル
・ファイル104 に出力表明を含ませることにより、入力
ベクトルのセットが回帰テストとして作用することが許
容されて、シミュレーション操作の後処理が著しく簡略
化される。入力刺激に加えて、スイッチ・レベル論理シ
ミュレータ102 が障害シミュレータとして使用できるよ
うに、既知の障害を入力ベクトル・ファイル104 に挿入
することができる。
【0007】スイッチ・レベル論理シミュレータ102 が
動作しているときには、典型的には2個の出力ファイル
が生成される。その第1のファイルはシミュレータ・リ
スト・ファイルであり、また、その第2のものは生デー
タ・ファイルである。シミュレータ・リスト・ファイル
は、典型的にはASCIIファイルであって、任意の表
明の障害とともに任意のシミュレータで生起された状態
のメッセージのリストが生成されている。これに対し
て、生データ・ファイルは、典型的には非ASCIIフ
ァイルであって、シミュレーションの全ての時間ステッ
プに対する論理シミュレータ・モデルにおけるノード毎
のノード遷移が含まれている。この生データ・ファイル
は、任意の時間周期に対する任意の必要とされたノード
を表示するために論理シミュレータの後処理プロセッサ
により用いられる。特に、該後処理プロセッサによれ
ば、生データ・ファイルがユーザによって観察できる形
式のものに変換される。いずれの信号およびいずれの時
間ステップが表示されるかについて、ユーザは好適な制
御をすることができる。
【0008】これに加えて、スイッチ・レベル論理シミ
ュレータ102 に含ませることができるファイルには、あ
る特定の時点における全てのノードの値が含まれてい
る。このファイルはシミュレーションを既知の状態にリ
セットするために用いることが可能であり、シミュレー
ションを通じて繰り返し復元することができるリセット
状態のようなシミュレーション・モデルの状態をセーブ
するために入力ベクトル・ファイルを展開するときに通
常用いられる。ある既知の点において再始動することが
可能であるということは、入力ベクトル・ファイル104
を展開するプロセスがより容易にできることである。
【0009】上述したテスト・ベクトルの生成およびシ
ミュレーション技術の一部として、設計技術者は、テス
トおよび回路に特定のベクトルとして、回路およびその
外界の双方について詳細な動作上の記述を作成した。先
のシミュレーションの方法論においては、このような回
路に特定のベクトルを生成させることについて2個の方
法が提供された。その第1の方法においては、真理値表
に従って回路を励起するために必要な入力ベクトルを特
定することにより、入力ベクトル・ファイル104 が設計
技術者の手によって生成される。これを換言すれば、設
計技術者は、シミュレーションが正しく行われるよう
に、ある特定のシミュレーションによってテストされる
べき回路の真理値表の部分を特定せねばならず、また,
回路の容量、伝播遅れ等を考えに入れて必要な入力ベク
トル・ファイル104 の用意をせねばならない。このプロ
セスでは設計技術者の側での試行錯誤が必要とされ、ま
た、各入力刺激に対する適切なシミュレーション出力応
答を設計技術者が仮定することが必要とされる。この方
法によると、ベクトルの生成は、設計技術者にとって単
調であり、多くの時間が費やされ、また、融通性がなく
て、複雑な依存するシステムのシミュレーションを困難
なものとなる。これに対して、第2の方法では、高級レ
ベルの動作言語をもってそれらをモデル化することによ
り、複雑な依存するシステムの扱いがなされる。この方
法によれば、設計者が実際のベクトルから排除され、回
路の機能を予測できると仮定され、そして、回路それ自
体を含んだ全体的なシステムのモデル化を含むようにさ
れる。しかしながら、この方法によれば、入力ベクトル
が出力表明に従って人手によりチェックされねばならな
いことから、開発およびデバックのために極めて多くの
時間が必要とされる。
【0010】
【発明が解決しようとする課題】従って、簡単な機能的
モデル(またはステート・マシン)が、予め規定された
規則に基づき各評価点においてシミュレートされた回路
を問い合わせ、また、シミュレートされた回路を必要に
応じて相互作用的に刺激することを許容する相互作用的
なシミュレーションの環境が生成できるように、これら
2個の方法論の最良のものを組み合わせることが所望さ
れる。この発明は、シミュレータ・レベルにおける規則
に基づくシステムの融通性を付与することにより、これ
らの要求に合致するように設計なされたものである。
【0011】
【課題を解決するための手段】先行技術における上述の
ような問題は、論理シミュレータと相互作用的に作用
し、より高級レベルの言語モデルにシステムの他の部分
を表わさせながら、最終的には、回路をモデル化するた
めの回路の記述を許容する、単純なシミュレーション方
法論を開発することにより、この発明によって克服され
た。このことは、論理シミュレータと該論理シミュレー
タの状態に基づく入力刺激を開発するためのシステムと
の間の通信ソケットを設定する、ARPA/Berkeley
UNIX(登録商標)のようなソケット・インタフェー
スを用いることにより、この発明に従って達成される。
これを換言すれば、シミュレートされている回路の応答
を予測して、このシミュレートされた回路の予測された
応答から入力刺激を生成させるというよりも、この発明
によれば、入力刺激が論理シミュレータの実際の状態か
ら直接的に決定されることが許容される。通信ソケット
および論理シミュレータの出力に基づくリアルタイムの
決定能力をそのように備えることにより、回路の記述で
回路がモデル化され、ステート・マシンで該回路に対す
る外界がモデル化されるシミュレーションのための機能
的なシミュレーション言語が、この発明に従って可能に
された。かくして、この発明によれば、集積回路の設計
およびCADシステムを用いるテスト操作が、設計技術
者にとっては著しく容易にされる。
【0012】この発明のシステムによれば、外界(即
ち、シミュレートされた回路に対する外界)のモデル化
が可能なシステムに基づいた状態へ論理シミュレータか
ら通信インタフェースを供給することにより設計された
回路の論理関数が検証される。この発明に係るシステム
を構成するものは、論理シミュレータ(好適には、スイ
ッチ・レベル論理シミュレータ)、該論理シミュレータ
に対する入力ベクトルを決定するための適応手段および
該論理シミュレータと該適応手段との間で双方向性の通
信をするための手段である。一般的にいえば、この発明
の論理シミュレータは、入力刺激に応答するものであっ
て、該入力刺激に応答してシミュレートされる回路のノ
ードの論理値を与える論理シミュレーションを実行す
る。これらの入力刺激は適応手段によって供給される
が、この適応手段によれば、(論理シミュレータから受
け入れられるような回路のノードのシミュレートされた
論理値に基づいて)該回路のノードの論理値を設定する
ための論理シミュレータに対する次の入力刺激を表す入
力ベクトルが決定される。これに対して、双方向性の通
信手段によれば、シミュレーションのために論理シミュ
レータに対して入力刺激を付与し、また、適応手段に対
して該回路のノードのシミュレートされた論理値を付与
して、次の入力刺激を表す入力ベクトルを決定するとき
にこれを用いるように、論理シミュレータと適応手段と
の間で双方向性通信がなされる。
【0013】この発明に係るこのようなシステムを構成
するものは、好適には、適応手段に対してプログラムを
付与するための手段である。ここでのプログラムは、回
路に対する現在の入力刺激の印加から帰結される該回路
のノードのシミュレートされた論理値からの、次の入力
刺激を表す入力ベクトルを決定するように適応手段によ
り処理される状態に基づいた方程式を該プログラムが含
むものである。この目的のために、該適応手段には、好
適には、次のステップを実行するための処理手段が含ま
れている。即ち、プログラムによって要求される次の動
作を決定するステップ;双方向性の通信手段から論理シ
ミュレータの現在の状態を読み取るステップ;論理シミ
ュレータの現在の状態から次の入力刺激を表す入力ベク
トルを算出すルステップ;次の入力刺激を表す入力ベク
トルを双方向性の通信手段を介して論理シミュレータに
加えるステップ;論理シミュレータをその次の状態に進
行させるステップ;回路のノードのシミュレートされた
論理値を双方向性の通信手段から読み取るステップ;読
み取られた回路のノードのシミュレートされた論理値が
正しいかどうかを決定するステップ;および該論理値が
正しいかどうかについて論理シミュレータのユーザに指
示を与えるステップ;なるステップを実行するための処
理手段が含まれている。
【0014】これに対して、適応手段は、それ自体、回
路に固有の状態に基づいた方程式を含むプログラムを構
成することができる。これらの方程式は、回路に対して
現在の入力刺激を印加することにより発生する該回路の
ノードのシミュレートされた論理値から次の入力刺激を
表す入力ベクトルを決定するために適応手段により処理
される。このような場合において、プログラムは適応手
段のプロセッサに対してハード・コード化され得る。
【0015】従って、この発明のシステムによれば、回
路のノードの論理値を与える論理シミュレーションを実
行する入力刺激に応答する論理シミュレータを用いて、
回路の論理関数を検証する自動化された方法が提供され
る。このような方法は、論理シミュレータの現在の状態
を読み取るステップおよび論理シミュレータの現在の状
態からの次の入力刺激を表す入力ベクトルを算出するス
テップを含むことによって特徴付けられている。入力刺
激についてのこのような状態に基づく算出は、これまで
は可能ではなかった。この発明に係るこのような方法
は、次のステップによって更に特徴付けられている。即
ち、次の入力刺激を表す入力ベクトルを論理シミュレー
タに印加するステップ;論理シミュレータをその次の状
態に進行させるステップ;論理シミュレータの次の状態
に対する回路のノードのシミュレートされた論理値を読
み取るステップ;読み取られた回路のノードのシミュレ
ートされた論理値が正しいかどうかを決定するステッ
プ;および該論理値が正しいかどうかについて論理シミ
ュレータのユーザに指示を与えるステップ;なるステッ
プを含むことによって特徴付けられている。
【0016】従って、この発明によれば、論理シミュレ
ータ自体は、入力ベクトル・ファイルに含まれている論
理シミュレータ指示語を介して制御することができる。
入力刺激も高級レベルのプログラミング言語を用いて発
生することが可能であり、これによって、CADシステ
ムを用いるテスト操作処理および回路の設計が著しく簡
略化される。
【0017】
【実施例】この発明の現に好適な模範的実施例に係る上
記されたおよびその他の有用な特徴がもたらすシステム
および方法については、図2ないし図6を参照して以下
に詳細に記述する。当業者にとって容易に認められるこ
とは、それらの特徴に関してここになされている説明
は、例示的な目的だけのものであって、どのような意味
でも、この発明の範囲を限定することを意図するもので
はない。この発明の範囲に関する全ての問題は、特許請
求の範囲の記載を参照することによって解決される。
【0018】この発明の先行技術の論理シミュレーショ
ン・システムと異なるものは、キーボードから、データ
・ファイルから、またはUNIX(登録商標)ソケット
から論理シミュレータに対して、入力刺激を相互作用的
に加えることが可能にされることである。当業者には知
られているように、ARPA/Berkeley UNIX(登
録商標)ソケットは通信経路であり、ある1個のUNI
X(登録商標)プロセスから他のUNIX(登録商標)
プロセスに対して設定される。これら2個のUNIX
(登録商標)プロセスは同一のマシン上にあるか、また
は、同一ネットワーク上の異なるマシン上にあるように
できる。この発明の論理シミュレータをこのようなソケ
ットから動作させることの利点は、該論理シミュレータ
が適応ベクトル発生器(AVG)からの刺激を取ること
ができることである。該適応ベクトル発生器は、論理シ
ミュレータのモデルがその一部をなす、より複雑な論理
システムを動作上でモデル化することができる。後述さ
れるように、現在の時点における特定のノードの値を、
まず論理シミュレータに質問することによって、AVG
は、論理シミュレータ・モデルの現在の状態に基づく次
の入力ベクトルを決定することができる。論理シミュレ
ータによって戻される結果に基づいて、AVGは、シミ
ュレートされた回路に対する次の刺激パターンを算出す
ることができる。このようなシステムにより入力ベクト
ルの発生プロセスが大幅に簡略化され、また、回路設計
のテスト操作のために発生される入力ベクトルの質が著
しく向上される。この発明に係るこのようなシステムの
好適な実施例については、図2に関して次に説明され
る。
【0019】図2に示されているように、この発明の論
理シミュレータ・システムにも含まれているシミュレー
ション・モデル200 は、先行技術におけるように、スイ
ッチ・レベル論理シミュレータ202 に対して設けられて
いる。しかながら、この発明の教示によれば、スイッチ
・レベル論理シミュレータ202 に対して刺激を入力させ
るために、および、処理システムに対して刺激された出
力を付与するために、通信ソケットが設けられている。
このような処理システムは、後述されるような入力刺激
を提供する手順ベクトル204を処理するAVG206を好適
に含む。この通信ソケットは、好適には、ARPA/Be
rkeley UNIX(登録商標)であって、シミュレーシ
ョンのためにAVG206 からスイッチ・レベル論理シミ
ュレータ202 に対して入力刺激を付与し、また、次の入
力刺激を表す入力ベクトルを決定するときに用いるため
に、シミュレートされた回路のノードにおけるシミュレ
ートされた論理値をAVG206 に対して付与する。
【0020】以下の説明から明らかであるように、手順
ベクトル204 は簡単なデータ・ファイルの入力である必
要はなく、これに代えて、シミュレートされている回路
にとって外部にある環境をモデル化するための“C”お
よび“Pascal”のような、高級レベルのプログラミング
言語の融通性が許容されるプロセスまたはプログラムか
らなることができる。かくして、これらの手順ベクトル
204 は、シミュレートされている回路に対する次の入力
刺激が該シミュレートされている回路の現在のシミュレ
ーション状態に基づいているように、該シミュレートさ
れている回路の適用上の特定の必要性に合致するように
AVG206 によって用いられる。先行の技術とは異な
り、次のシミュレーション状態は、入力刺激の開発のた
めには知られている必要はない。このことにより、設計
されている回路の機能をシミュレートするときに最も有
用なテスト用の入力ベクトルのセットを決定する際に、
設計技術者に対して著しい融通性が許容される。更に、
シミュレーション・モデルにおけるいずれの障害であっ
ても、AVG206 によってフラグをたてること、およ
び、シミュレーションを自動的に停止させることなく、
設計技術者にそれを指示することが容易に可能にされ
る。
【0021】この明細書中の従来技術の記載で注意した
ように、スイッチ・レベル論理シミュレータ202 によれ
ば、ノードを接続させる双方向性のスイッチをもって、
回路を完全にモデル化することが許容される。その好適
な実施例において、シミュレートされた回路の入力ノー
ドは、状態および強度の順序付きのペアとして表され
る。例えば、ある1個のノードの状態は、0、1または
X(どちらでも良い)のいずれかであり、これに対し
て、該ノードの強度はある1個の整数として表される。
しかしながら、スイッチ・レベル論理シミュレータ202
は当業者には知られているものであることから、ある特
定のスイッチ・レベル論理シミュレータ202についての
説明はここでは行わない。むしろ、当業者のある者にと
っては明らかであるように、この発明の重要性は、スイ
ッチ・レベル論理シミュレータ202 に対する入力刺激
が、論理シミュレータのタイプとは無関係に、該論理シ
ミュレータの先行の状態から自動的に決定されることを
見出すことができることである。勿論、その通信プロト
コルは、異なる論理シミュレータによる通信に対しては
異なっている可能性がある。このようなシステムの利点
については、図3および図4についての以下の説明から
明らかにされる。
【0022】図3には、適応ベクトル発生器206 の機能
を果たすためのプロセスの好適な実施例が示されてい
る。当業者にとって明らかであるように、図3のプロセ
スはAVG206 に対してハード・コード化され、または
手順ベクトル204 の一部として設けられていて、そのプ
ロセス処理のためにAVG206 に読み込ませる。既知お
よび未知の回路の入力刺激および真理値表を提供するた
めのハード・コード化されたシステムの一例は、Paul N
uberによる関連の米国特許出願第 号 (Docket N
o.190296) において、「回路の論理関数の自動決定シス
テム」(“A System For Automatically Determining T
he Logical Function ofA Circuit”)なる発明の名称
をもって説明されている。この特許出願は、本出願人に
よって同日になされており、ここで参照のために組み込
まれる。この説明の目的のためには、図3のプロセスは
読み込みまたはハード・コード化が可能である。好適に
は、手順ベクトル204 はスイッチ・レベル論理シミュレ
ータ202 のオペレータによる使用のためのライブラリと
して用意されている。
【0023】図3に示されているように、AVG206 は
ステップ300 において起動して、シミュレーション・プ
ロセス(ステップ302)において実行されるべき次の動
作を決定する。例えば、このステップ302 には、シミュ
レートされている回路に対して特定のものである入力プ
ログラムの次のラインに対応する手順ベクトルの処理を
するステップが含まれている。次の命令(手順ベクト
ル)がシミュレーションの停止を指示する停止命令であ
るときには、ステップ304 においてプロセスが終了す
る。そうでないときは、ステップ302 において読み込ま
れた手順ベクトルで特定された動作が実行されて、まず
通信ソケットを介して現在の論理シミュレータの状態を
読み取り(ステップ306)、これに次いで、ステップ308
において、次の論理シミュレータの状態に対する入力刺
激を算出し、そして、通信ソケットを介してそれをスイ
ッチ・レベル論理シミュレータ202 に適用する。次の状
態に対する入力刺激はAVG206 によって算出される。
これは、手順ベクトル204 によって示される回路のモデ
ル化した論理関数(ここで示されるものは、高級レベル
のコンピュータ言語による命令を用いる回路の機能であ
る)に従ってスイッチ・レベル論理シミュレータ202 の
現在の状態を更新することによってなされる。これに次
いで、スイッチ・レベル論理シミュレータ202 はステッ
プ310 において適時に進行して、新規な入力刺激に従っ
てシミュレートされる回路の状態を進行させる。そし
て、ステップ312 において、更新された論理シミュレー
タの状態が通信ソケットから読み取られる。ステップ31
4 において、スイッチ・レベル論理シミュレータ202 の
ノード値および/または出力値が回路設計のモデルから
予測されるように決定されたときには、制御はステップ
302 に戻されて、次の手順ベクトル204 が読み取られ
る。そうでないときには、誤りの信号がユーザに対して
出される。
【0024】図3のプロセスには、スイッチ・レベル論
理シミュレータ202 とAVG206 との間の幾つかの通信
が含まれている。図4に示されているように、通信プロ
トコルの好適な実施例は、スイッチ・レベル論理シミュ
レータ202 およびAVG206内に構築されたそれぞれの
インタフェースによって実施することができる。スイッ
チ・レベル論理シミュレータ202 を構成するシミュレー
タ通信管理プログラム400 は、遠隔のプロセスに対する
ソケットの接続を達成し、また、ソケット接続の管理を
する。次いで、このソケットの接続は、図3に関して上
述されたプロセスに従って、データに双方向性の流れを
もたせるために用いられる。これに対して、AVG206
を構成するAVG通信管理プログラム450 は、ソケット
の要求に従って機能するものであって、ソケットの要求
が受け入れられたときはAVG206 をスイッチ・レベル
論理シミュレータ202 に接続し、シミュレーションが完
了した時には通信を切断するものである。以下に後述さ
れるように、通信管理プログラム400 および450 は同時
に動作するものであり、図3のプロセスのステップ306
から312 までを実行するために共同で動作する。ここ
に、図3のステップと図4のステップとの間の対応は、
図3において円で囲まれたステップ数と図4において円
で囲まれた対応するステップ数とを対比させることによ
って見出すことができる。
【0025】図4において示されているように、スイッ
チ・レベル論理シミュレータ202 のシミュレータ通信管
理プログラム400 は、ステップ402 において起動する。
そして、シミュレーションのプロセスが開始されるべき
であるときには、ステップ404 において、双方向性の通
信ソケットを介してAVG206 にシミュレータ・プロン
プトの伝送をする。そして、シミュレータ通信管理プロ
グラム400 はAVG通信管理プログラム450 からの応答
を待機して(ステップ406)おり、応答が受け入れられ
たときには、この応答がステップ408 においてデコード
される。AVG通信管理プログラム450 からの応答がシ
ミュレーションを停止させるという要求であったときに
は、ステップ410 においてシミュレーションが停止し、
ステップ412 においてソケットの接続が終了する。これ
に対して、AVG通信管理プログラム450 からの応答が
“ステップ・シミュレータ”命令であって、スイッチ・
レベル論理シミュレータ202 の時間が1時間単位だけイ
ンクリメントされることを要求しているときには、該ス
イッチ・レベル論理シミュレータ202 はステップ414 に
おいて進行される。AVG通信管理プログラム450 から
の応答がスイッチ・レベル論理シミュレータ202 に対す
る入力刺激であるときには、ステップ416 において、ス
イッチ・レベル論理シミュレータ202 のノードがこれら
の入力刺激によってセットされる。最後に、AVG通信
管理プログラム450 からの応答が“センド・ノード・デ
ータ”なる要求であったときには、ステップ418 におい
て、論理シミュレータのノード・データが双方向性の通
信ソケットを介してAVG206に伝送される。ステップ4
14,416 または418 の一つが一旦完了したときには、ス
テップ404 において、シミュレータ・プロンプトが双方
向性の通信ソケットを介してAVG206 に再び伝送され
る。
【0026】上述したように、AVG通信管理プログラ
ム450 はシミュレータ通信管理プログラム400 と同時に
動作して、双方向性の通信ソケットを介して通信プロセ
スを完了するようにされる。より詳細にいえば、AVG
通信管理プログラム450 はステップ452 において起動し
て、シミュレータ通信管理プログラム400 からのシミュ
レータ・プロンプトを待機する。ステップ454 において
シミュレータ・プロンプトを受け入れると、次の手順ベ
クトル204 を読み取り、これに従って動作するようにし
て、AVG206 の次にとられる動作が決定される。特
に、次の手順ベクトルで、シミュレーションが停止すべ
きことが指示されているときには、ステップ456 におい
て停止の要求が伝送され、ステップ458 においてAVG
通信管理プログラム450 のプロセスが終了する。しかし
ながら、次の手順ベクトルが“ステップ・シミュレー
タ”であったときには、ステップ460 において、双方向
性の通信ソケットを介してスイッチ・レベル論理シミュ
レータ202 にステップの要求が伝送される。これに対し
て、AVG206 によって算出された新規な入力刺激をス
イッチ・レベル論理シミュレータ202 に対して伝送すべ
きことが次の手順ベクトルによって要求されているとき
は、ステップ462 においてこのデータが伝送される。最
後に、次の手順ベクトルにより、スイッチ・レベル論理
シミュレータ202からのノード・データが要求されてい
るときには、ステップ464 において、ノード・データに
対する要求が伝送される。そして、このようなデータが
通信ソケットに対して一旦出力されたときには、ステッ
プ466 において、AVG通信管理プログラム450 によ
り、それが通信ソケットから読み取られる。ステップ46
0 −466 の一つが終了すると、制御がステップ454 に戻
されて、シミュレータ通信管理プログラム400 からの次
のシミュレータ・プロンプトを待機するようにされる。
シミュレータ通信管理プログラム400 およびAVG通信
管理プログラム450の通信プロトコルにより、設計され
ている回路の機能を特定する動作上の言語が許容され
て、スイッチ・レベル論理シミュレータ202 の出力上の
状態に基づく方程式の実施のために用いるようにされ
る。例えば、手順ベクトルのプログラムが、回路の所望
の機能を特定する“C”または“Pascal”のような高級
レベルのコンピュータ言語で書くことができるようにさ
れて、プロセス処理のためにAVG206 に与えられる。
プロセス処理の間に、AVG206がスイッチ・レベル論
理シミュレータ202 に状態を進行させることを命令した
ときには、ステップ460 においてステップ要求が伝送さ
れる。そして、ステップ408 においてシミュレータ通信
管理プログラム400 によりシミュレータ・ステップの要
求がデコードされ、これに次いで、ステップ414 におい
てスイッチ・レベル論理シミュレータ202 にステップさ
れる。次に、シミュレータ・プロンプトがAVG通信管
理プログラム450に戻され、ステップ404 において、A
VG通信管理プログラム450 に対して次の手順ベクトル
を読み取ることが指示される。そして、次の手順ベクト
ルが、更新される論理シミュレータの状態に対する要求
であるときには、ステップ464 においてノード・データ
の要求が伝送されて、ステップ408 においてデコードさ
れ、そして、ステップ418 において、要求されたデータ
がスイッチ・レベル論理シミュレータ202 から伝送され
る。これに次いで、ステップ466 において、このデータ
がAVG通信管理プログラム450 によってソケットから
読み取られる。スイッチ・レベル論理シミュレータ202
がシミュレーションのための“リアルタイム”の決定能
力を用いて、先行技術の方法の単調性を除去すること
が、この通信プロセスによって許容される。更に、高級
レベルのコンピュータ構成を用いて回路入力を決定する
力が、この通信プロセスによりこの発明のシステムに対
して与えられる。この技術の利点については、図5ない
し図8の簡単な例によって示されている。
【0027】図5に例示されている4−ビット・カウン
タ500 は、クロック信号CLKおよびリセット信号RE
SETに応答して、4−ビットのデジタル出力A〔0:
3〕を生成させる。図6に例示されているものは、典型
的なCLK信号および予期される4−ビットの出力であ
る。
【0028】図7に例示されている先行技術の入力ベク
トル・ファイルは、4−ビット・カウンタ500 の機能を
シミュレートするための、論理シミュレータへの入力に
対するものである。ここで示されているように、論理シ
ミュレータは4−ビット・カウンタ500 をリセットする
ように命令され、これに次いで、0および1の論理レベ
ルを有する交番的なクロック信号の生成がなされる。ク
ロック信号CLKまたはリセット信号RESETのそれ
ぞれの入力の後で、この論理シミュレータが適時にイン
クリメントされる。これに次いで、予期された出力値A
〔3:0〕(または表明)が、論理シミュレータによっ
て生成された実際の値に対してテストされる。図7から
認められるように、各論理シミュレータの状態における
出力が正しいものとして検証できるようにするために、
(0000)から(1111)までのカウンタの全ての
論理状態に対する入力刺激は手動で生成されねばならな
い。当業者によって認められることは、4−ビット・カ
ウンタよりも複雑な回路に対しては、このプロセスが極
めて煩雑なものになるということである。
【0029】図8に例示されているものは、この発明の
技術に従うスイッチ・レベル論理シミュレータ202 に対
する入力ベクトルを決定するためのサンプル的な手順ベ
クトル204 である。ここで示されているように、スイッ
チ・レベル論理シミュレータ202 に対する次の入力刺激
が、該スイッチ・レベル論理シミュレータ202 から戻さ
れるノード・データの現在の状態Xに基づくことができ
るように、ループ状の方程式が入力ファイル内の手順ベ
クトル204として付与される。また、図8の左側の余白
において示されているように、これらの手順ベクトル20
4 のプロセス処理により、上述された図3および図4の
付番されたステップ0−3に従って、通信ソケットを介
して通信をするようにされる。特に、ライン10における
手順ベクトルによれば、スイッチ・レベル論理シミュレ
ータ202 のノード・データXを通信ソケットから読み取
ることが要求される。このような要求が受け入れられた
ときは、ステップ464 において、AVG通信管理プログ
ラム450 によってノード・データの要求が伝送される
が、これはステップ408 において上述されたようにシミ
ュレータ通信管理プログラム400 によってデコードさ
れ、これに次いで、ステップ418 においてプロセス処理
される。これに次いで、(“1”なる値を有するCLK
である)入力刺激が、双方向性の通信ソケットを介し
て、AVG通信管理プログラム450 によりシミュレータ
通信管理プログラム400 に対して伝送され(ステップ46
2)、デコードされ(ステップ408)、そして、ステップ
416 においてプロセス処理される。そして、スイッチ・
レベル論理シミュレータ202は、ステップ460 におい
て、双方向性の通信ソケットを介してステップ要求を伝
送することによりインクリメントされるが、このステッ
プ要求はステップ408 においてデコードされ、そして、
ステップ414 において論理シミュレータが進められる。
これに次いで、状態に基づく手順ベクトルが用いられて
入力刺激の展開がなされるが、この刺激のために論理シ
ミュレータの出力状態Xが1だけインクリメントされ
て、4−ビット・カウンタ500 が所望の機能を果たすよ
うにされる。ステップ464 においてノード・データの要
求を伝送し、ソケットからのノード・データを読み取り
(ステップ466)、そして、これらの値を方程式“X+
1”に代入することにより、これの達成がなされる。そ
して、クロックの状態は先と同様な態様をもって進行さ
れる。最後に、図8の最終の手順ベクトルによって示さ
れているように、“IF”または“GOTO”のような
条件付きのステートメントを用いることにより、ループ
方程式を適用することができる。勿論、選択された高級
レベルのコンピュータ言語において可能である別の条件
付きのステートメントも適用することができる。
【0030】
【発明の効果】かくして、この発明で設けられる相互作
用的なシミュレーションの環境で許容される簡単な機能
的モデル(またはステート・マシン)は、各評価点にお
いて回路に質問を発し、また、必要に応じて該回路に相
互作用的な刺激を与えるためのものである。更に、論理
シミュレータに対して接続するための通信ソケットを用
いることにより、該論理シミュレータのレベルにおいて
規則化したことに基づくモデルを用いる“リアルタイ
ム”の決定能力が可能なものにされる。単方向性のデー
タの流れだけが可能であった先行技術の入力ベクトル・
ファイル・システムに比して、これは重要な改善事項で
ある。これに加えて、高級レベルの動作上の言語を用い
て回路の論理をモデル化できる適応ベクトル発生器に対
して論理シミュレータのインタフェースをすることを設
計技術者に許容することにより、該論理シミュレータ
は、例えば、論理レベル状態の変化及び入力ベクトルと
してクロックを特定するために必要な時間遅れを設計技
術者が単調に入力せねばならないことと対比して、ある
特定の周波数においてクロックを受け入れるべく簡単に
命令されることができる。また、設計技術者はもはや論
理シミュレータの出力状態の追跡を続行しなくてもよ
く、入力刺激を用意する間に回路の方程式を扱う必要も
ない。上述されたように、設計されている回路の論理的
な機能を果たすために“C”および“Pascal”のような
高級レベルのプログラミング言語をユーザが使用できる
ことから、このことは可能にされることになる。
【0031】ここで要約すると、この発明で達成される
論理シミュレータとベクトル発生器プログラムとの間の
通信ソケットによれば、論理シミュレータの特徴のセッ
トが根本的に拡張される。IFおよびGOTOなるステ
ートメントのような構文を用いる基礎的な決定能力、お
よび、マクロを通じてのより高い階層的な組成はこの発
明の教示に従って実施され、また、入力ベクトル発生器
は、論理シミュレータの出力を予測するよりも、該論理
シミュレータの出力に反応することが許容される。その
結果として、入力ベクトル発生器は所与の条件の下に複
雑な動作を開始することができる。このように、ユーザ
に対して、論理シミュレータのレベルにおける規則に基
づくモデルが与えられるが、これで設計技術者に許容さ
れることは、高級レベルの機能的なシミュレーション言
語上で限定される全体として新規な次元を論理シミュレ
ータに与えることである。
【0032】この発明の説明は、ある特定の実施例に関
してなされたけれども、当業者によって認められること
は、この発明の範囲から逸脱することなくこの発明を修
正できるということである。例えば、論理シミュレータ
を動作上のシミュレータにリンクするために通信ソケッ
トを用いることが可能にされて、有力な混合モードのシ
ミュレーション環境の生成がなされるが、それらの設計
がなされるときには、動作上のモデルに対してスイッチ
・レベルのモデルに置換することが許容される。これで
許容されることは、何等かの回路素子のために用いられ
るスイッチ・レベルのモデルによる、動作上のレベルに
おけるシミュレーションである。また、この発明はUN
IX(登録商標)ソケットを用いるとして説明されたけ
れども、共有メモリのようなプロセス間通信をするため
の任意の他の手段を同様にして用いることができる。従
って、このような全ての修正は、特許請求の範囲の記載
事項において規定されるような、この発明の範囲に含ま
れるべく意図されるものである。
【図面の簡単な説明】
【図1】 シミュレートされた回路に対して外部のシス
テムをモデル化するための入力ベクトルと出力表明がデ
ータファイルに供給される従来の論理シミュレーション
システムを示す図である。
【図2】 本発明の技術に従った回路の論理関数を検証
するための論理シミュレーションシステムを示す図であ
る。
【図3】 図2の本発明の適応ベクトル発生器の好適な
実施例の流れ図である。
【図4】 図2の本発明の論理シミュレータと適応ベク
トル発生器に対する通信管理プログラムの各流れ図であ
る。
【図5】 本発明の技術に従った4ビットカウンタを示
す図である。
【図6】 本発明の技術に従ってシミュレートされた時
の予測される図5の4ビットカウンタの出力を示す図で
ある。
【図7】 ユーザが全ての入力と予測される出力のデー
タファイルを創らなければならない図5の回路の動作を
シミュレートする技術の従来例を示す図である。
【図8】 論理シミュレータへの入力刺激が状態に基づ
く方程式及び現在の入力刺激に対する論理シミュレータ
の反応により決定される本発明の技術を示す図である。
【符号の説明】
100,200 シミュレーションモデル 102,202 スイッチ・レベル論理シミュレータ 104 入力ベクトル・ファイル 204 手順ベクトル 206 AVG 500 4−ビット・カウンタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 回路のノードの論理値を与える論理シミ
    ュレーションを実行するための入力刺激に反応する論理
    シミュレータに対する双方向性刺激インターフェースに
    おいて、 前記回路のノードのシミュレートされた論理値に基づ
    き、前記回路の前記ノードの論理値を設定するための次
    の入力刺激を表す入力ベクトルを決定する適応手段と、 シミュレーションのために前記入力刺激を前記論理シミ
    ュレータへ供給し、前記回路の前記ノードのシミュレー
    トされた論理値を次の入力刺激を表す入力ベクトルを決
    定するのに用いるための適応手段に供給するための前記
    論理シミュレータと前記適応手段との間の双方向通信を
    提供する手段とを備えたことを特徴とする双方向性刺激
    インターフェイス。
JP9291092A 1991-04-11 1992-04-13 論理シミユレータに対する双方向性ソケツト刺激インタフエース Pending JPH05120370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68453991A 1991-04-11 1991-04-11
US684539 1991-04-11

Publications (1)

Publication Number Publication Date
JPH05120370A true JPH05120370A (ja) 1993-05-18

Family

ID=24748470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9291092A Pending JPH05120370A (ja) 1991-04-11 1992-04-13 論理シミユレータに対する双方向性ソケツト刺激インタフエース

Country Status (4)

Country Link
US (1) US6421823B1 (ja)
EP (1) EP0508619A2 (ja)
JP (1) JPH05120370A (ja)
KR (1) KR920020318A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2717902B1 (fr) * 1994-03-25 1996-05-31 Sextant Avionique Procédé et dispositif d'élaboration de tests de cartes électroniques.
US5600579A (en) * 1994-07-08 1997-02-04 Apple Computer, Inc. Hardware simulation and design verification system and method
US6721696B1 (en) 2000-02-25 2004-04-13 Centric Software, Inc. Simulation program having generic attribute access schema
US6944583B1 (en) 2000-02-02 2005-09-13 Centric Software, Inc. Multi-threaded frame safe synchronization of a simulation
JP2002366602A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム
US7395524B2 (en) * 2003-08-28 2008-07-01 International Business Machines Corporation Method, system and program product providing a configuration specification language having clone latch support
US7386825B2 (en) * 2004-07-29 2008-06-10 International Business Machines Corporation Method, system and program product supporting presentation of a simulated or hardware system including configuration entities
US7389490B2 (en) * 2004-07-29 2008-06-17 International Business Machines Corporation Method, system and program product for providing a configuration specification language supporting selective presentation of configuration entities
CN107918585B (zh) * 2016-10-07 2023-05-02 福特全球技术公司 用于测试软件程序的方法和装置
US10318406B2 (en) * 2017-02-23 2019-06-11 International Business Machines Corporation Determine soft error resilience while verifying architectural compliance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153054A (en) * 1979-05-15 1980-11-28 Hitachi Ltd Logic circuit simulation system
US4306286A (en) * 1979-06-29 1981-12-15 International Business Machines Corporation Logic simulation machine
DE3376592D1 (en) * 1982-07-13 1988-06-16 Nec Corp Logic simulator operable on level basis and on logic block basis on each level
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
US4590581A (en) * 1983-05-09 1986-05-20 Valid Logic Systems, Inc. Method and apparatus for modeling systems of complex circuits
GB8327753D0 (en) * 1983-10-17 1983-11-16 Robinson G D Test generation system
US4663703A (en) * 1985-10-02 1987-05-05 Westinghouse Electric Corp. Predictive model reference adaptive controller
US5126966A (en) * 1986-06-25 1992-06-30 Ikos Systems, Inc. High speed logic simulation system with stimulus engine using independent event channels selectively driven by independent stimulus programs
US4792913A (en) * 1986-11-03 1988-12-20 Grumman Aerospace Corporation Simulator for systems having analog and digital portions
JPS63145549A (ja) * 1986-12-09 1988-06-17 Hitachi Ltd 論理回路シミユレ−シヨン方法
US4907180A (en) * 1987-05-04 1990-03-06 Hewlett-Packard Company Hardware switch level simulator for MOS circuits
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
JP2522541B2 (ja) * 1989-03-24 1996-08-07 三菱電機株式会社 シミュレ―ション装置及びシミュレ―ション方法
JPH035801A (ja) * 1989-06-02 1991-01-11 Hitachi Ltd プログラマブルコントローラ
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs
DE3922022A1 (de) * 1989-07-05 1991-01-17 Bodenseewerk Geraetetech Verfahren zur simulation eines elektrischen systems bei der rechnergestuetzten entwicklung elektrischer systeme
US5327361A (en) * 1990-03-30 1994-07-05 International Business Machines Corporation Events trace gatherer for a logic simulation machine
US5193068A (en) * 1990-10-01 1993-03-09 Northern Telecom Limited Method of inducing off-circuit behavior in a physical model

Also Published As

Publication number Publication date
KR920020318A (ko) 1992-11-21
EP0508619A3 (ja) 1994-01-12
EP0508619A2 (en) 1992-10-14
US6421823B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
JP2862886B2 (ja) Asic用計算機支援設計システム
US7299155B2 (en) Method and apparatus for decomposing and verifying configurable hardware
US6083269A (en) Digital integrated circuit design system and methodology with hardware
EP0508075B1 (en) Automatic logic model generation from schematic data base
EP0508620B1 (en) Method and System for automatically determing the logical function of a circuit
US6197605B1 (en) Method and device for test vector analysis
WO1990011569A1 (en) Computer-aided engineering
JP2001189387A (ja) システムオンチップの設計検証方法および装置
US20040078180A1 (en) Method for automatically decomposing dynamic system models into submodels
US6421823B1 (en) Bidirectional socket stimulus interface for a logic simulator
JP4140917B2 (ja) 検証作業支援システム及びその方法
US20050086565A1 (en) System and method for generating a test case
EP0660268A2 (en) Electronic model generation process
EP0410502B1 (en) Method and apparatus for emulating interaction between application specific integrated circuit (asic) under development and target system
JPH0854907A (ja) 検証支援システム
US11295051B2 (en) System and method for interactively controlling the course of a functional simulation
US6829572B2 (en) Method and system for efficiently overriding array net values in a logic simulator machine
Etxeberria et al. Enabling co-simulation of smart energy control systems for buildings and districts
JPH09153077A (ja) デジタル回路設計支援システムおよびデジタル回路のハードウェアおよびソフトウェアの設計方法
JPH1139378A (ja) システム設計仕様を規定する装置
US20020072888A1 (en) Method and system for efficiently overriding net values in a logic simulator machine
Ivie et al. STL-A high level language for simulation and test
Bidjan-Irani et al. Knowledge based tools for testability checking
US20060230364A1 (en) Method and computer program product for generation of bus functional models
GB2321118A (en) Development of integrated circuits