JP2002366602A - ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム - Google Patents
ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラムInfo
- Publication number
- JP2002366602A JP2002366602A JP2002062576A JP2002062576A JP2002366602A JP 2002366602 A JP2002366602 A JP 2002366602A JP 2002062576 A JP2002062576 A JP 2002062576A JP 2002062576 A JP2002062576 A JP 2002062576A JP 2002366602 A JP2002366602 A JP 2002366602A
- Authority
- JP
- Japan
- Prior art keywords
- model
- simulation
- hardware
- hdl
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 互いに関連して動作するソフトウエア及びハ
ードウエアのシミュレーションを行う場合に、ソフトウ
エアのデバッグ機能とハードウエアのシミュレーション
機能とを容易にリンクさせることができるシミュレーシ
ョン方法等を提供する。 【解決手段】 第１のコンピュータにおいて、デバッガ
１３を用いてソフトウエアのデバッグを行うと共に、ハ
ードウエアのシミュレーションに用いるコマンドを発生
して第２のコンピュータに送信する。第２のコンピュー
タにおいて、コマンドをＨＤＬシミュレータ２４に受信
し、ＨＤＬシミュレータを用いて、受信したコマンドを
ＨＤＬで作成されたハードウエアのシミュレーションモ
デル２５に含まれるバスインターフェースモデル３１に
入力することにより、ソフトウエアのデバッグと協調し
てハードウエアのシミュレーションを行う。
ードウエアのシミュレーションを行う場合に、ソフトウ
エアのデバッグ機能とハードウエアのシミュレーション
機能とを容易にリンクさせることができるシミュレーシ
ョン方法等を提供する。 【解決手段】 第１のコンピュータにおいて、デバッガ
１３を用いてソフトウエアのデバッグを行うと共に、ハ
ードウエアのシミュレーションに用いるコマンドを発生
して第２のコンピュータに送信する。第２のコンピュー
タにおいて、コマンドをＨＤＬシミュレータ２４に受信
し、ＨＤＬシミュレータを用いて、受信したコマンドを
ＨＤＬで作成されたハードウエアのシミュレーションモ
デル２５に含まれるバスインターフェースモデル３１に
入力することにより、ソフトウエアのデバッグと協調し
てハードウエアのシミュレーションを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、互いに関連して動
作するソフトウエア及びハードウエアのシミュレーショ
ンを行う方法及びシステムに関し、特に、ソフトウエア
のデバッガがハードウエアのＨＤＬシミュレータとリン
クされ、ソフトウエアをデバッグすると共にハードウエ
アデザインのチェックを行うことができるシミュレーシ
ョン方法及びシミュレーションシステムに関する。さら
に、本発明は、このようなシミュレーション方法を用い
るシミュレーションプログラムを記録した記録媒体に関
する。
作するソフトウエア及びハードウエアのシミュレーショ
ンを行う方法及びシステムに関し、特に、ソフトウエア
のデバッガがハードウエアのＨＤＬシミュレータとリン
クされ、ソフトウエアをデバッグすると共にハードウエ
アデザインのチェックを行うことができるシミュレーシ
ョン方法及びシミュレーションシステムに関する。さら
に、本発明は、このようなシミュレーション方法を用い
るシミュレーションプログラムを記録した記録媒体に関
する。
【０００２】
【従来の技術】一般的に、マイコンが搭載されたプリン
タ等の機器においては、ＣＰＵと、ＣＰＵを動作させる
ために用いられるプログラムのようなＣ言語やアセンブ
ラで作成されたソフトウエアを記憶するＲＯＭと、デー
タを一時的に記憶するＲＡＭと、ユーザの仕様に合わせ
て設計されたロジック回路等のハードウエアを含むＡＳ
ＩＣとが実装されたマイコンボードが使用される。この
ようなマイコンボードの動作シミュレーションを行うた
めには、ソフトウエアとハードウエアの両方について連
携しながらシミュレーションを行うことが望ましい。こ
のようなシミュレーションを、ソフトウエアとハードウ
エアのコシミュレーション（協調シミュレーション）と
いう。
タ等の機器においては、ＣＰＵと、ＣＰＵを動作させる
ために用いられるプログラムのようなＣ言語やアセンブ
ラで作成されたソフトウエアを記憶するＲＯＭと、デー
タを一時的に記憶するＲＡＭと、ユーザの仕様に合わせ
て設計されたロジック回路等のハードウエアを含むＡＳ
ＩＣとが実装されたマイコンボードが使用される。この
ようなマイコンボードの動作シミュレーションを行うた
めには、ソフトウエアとハードウエアの両方について連
携しながらシミュレーションを行うことが望ましい。こ
のようなシミュレーションを、ソフトウエアとハードウ
エアのコシミュレーション（協調シミュレーション）と
いう。
【０００３】図６に、コシミュレーションにおいて用い
られる従来のシミュレーションプログラムの構成を示
す。Ｃ言語で作成されソフトウエアのデバッグ機能を有
するＰＬＩ（プログラムランゲージインターフェース）
部６１と、同じくＣ言語で作成されハードウエアのシミ
ュレーション機能を有するＨＤＬ（ハードウエアデスク
リプションランゲージ）シミュレータ部６２とをリンク
させて、１つの実行ファイルとしたものが使用される。
また、マイコンボードに実装されるＡＳＩＣ、ＲＯＭ、
ＲＡＭ、及び、バスインターフェース（ＢＵＳ Ｉ／
Ｆ）のシミュレーションモデル６３が、ＨＤＬで作成さ
れる。
られる従来のシミュレーションプログラムの構成を示
す。Ｃ言語で作成されソフトウエアのデバッグ機能を有
するＰＬＩ（プログラムランゲージインターフェース）
部６１と、同じくＣ言語で作成されハードウエアのシミ
ュレーション機能を有するＨＤＬ（ハードウエアデスク
リプションランゲージ）シミュレータ部６２とをリンク
させて、１つの実行ファイルとしたものが使用される。
また、マイコンボードに実装されるＡＳＩＣ、ＲＯＭ、
ＲＡＭ、及び、バスインターフェース（ＢＵＳ Ｉ／
Ｆ）のシミュレーションモデル６３が、ＨＤＬで作成さ
れる。
【０００４】ＰＬＩ部６１には、デバッガの機能（プロ
グラム実行、ブレークポイント、メモリダンプ、グラフ
ィカルユーザインターフェース（ＧＵＩ）等）や、ＣＰ
Ｕコアと同じ動きをする命令セットシミュレータが実装
されている。ＰＬＩ部６１でプログラムを実行する際
に、ＨＤＬシミュレータ部６２も協調して動作すること
により、バスインターフェースを介してＡＳＩＣモデル
等にアクセスしながら、プログラムとＡＳＩＣのデバッ
グを行っていた。
グラム実行、ブレークポイント、メモリダンプ、グラフ
ィカルユーザインターフェース（ＧＵＩ）等）や、ＣＰ
Ｕコアと同じ動きをする命令セットシミュレータが実装
されている。ＰＬＩ部６１でプログラムを実行する際
に、ＨＤＬシミュレータ部６２も協調して動作すること
により、バスインターフェースを介してＡＳＩＣモデル
等にアクセスしながら、プログラムとＡＳＩＣのデバッ
グを行っていた。
【０００５】
【発明が解決しようとする課題】上記の如く、従来は、
ＰＬＩ部６１にできるだけ多くの機能を持たせるよう
に、シミュレーションプログラムの設計が行われてい
た。しかしながら、このような場合には、シミュレーシ
ョンプログラムの開発時や各ユーザへの対応時において
僅かなバージョンアップを行う際にも、ＰＬＩ部６１を
修正してシミュレータ部６２とのリンクをやり直さなけ
ればならず、シミュレーションのために要する時間やコ
ストの増大を招いていた。また、シミュレータ部６２に
用いるＨＤＬシミュレータの仕様は一応標準化されてい
るものもあるが、細かい部分については各社で異なって
おり、様々なＨＤＬシミュレータに適合するようにＰＬ
Ｉ部６１を修正するには非常に手間がかかっていた。
ＰＬＩ部６１にできるだけ多くの機能を持たせるよう
に、シミュレーションプログラムの設計が行われてい
た。しかしながら、このような場合には、シミュレーシ
ョンプログラムの開発時や各ユーザへの対応時において
僅かなバージョンアップを行う際にも、ＰＬＩ部６１を
修正してシミュレータ部６２とのリンクをやり直さなけ
ればならず、シミュレーションのために要する時間やコ
ストの増大を招いていた。また、シミュレータ部６２に
用いるＨＤＬシミュレータの仕様は一応標準化されてい
るものもあるが、細かい部分については各社で異なって
おり、様々なＨＤＬシミュレータに適合するようにＰＬ
Ｉ部６１を修正するには非常に手間がかかっていた。
【０００６】また、ＣＰＵコアは、ＰＬＩ部６１内の命
令セットシミュレータで動作するため、サイクルベース
のタイミングは実機とシミュレーションとで一致せず、
タイミング的不具合が発生するという問題があった。
令セットシミュレータで動作するため、サイクルベース
のタイミングは実機とシミュレーションとで一致せず、
タイミング的不具合が発生するという問題があった。
【０００７】そこで、上記の点に鑑み、本発明は、互い
に関連して動作するソフトウエア及びハードウエアのシ
ミュレーションを行う場合に、ソフトウエアのデバッグ
機能とハードウエアのシミュレーション機能とを容易に
リンクさせ、また、サイクルベースのタイミングでもシ
ミュレーションできるようなシミュレーション方法及び
シミュレーションシステム、並びに、このようなシミュ
レーション方法を用いるシミュレーションプログラムを
記録した記録媒体を提供することを目的とする。
に関連して動作するソフトウエア及びハードウエアのシ
ミュレーションを行う場合に、ソフトウエアのデバッグ
機能とハードウエアのシミュレーション機能とを容易に
リンクさせ、また、サイクルベースのタイミングでもシ
ミュレーションできるようなシミュレーション方法及び
シミュレーションシステム、並びに、このようなシミュ
レーション方法を用いるシミュレーションプログラムを
記録した記録媒体を提供することを目的とする。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係るシミュレーション方法は、互いに関連
して動作するソフトウエア及びハードウエアをＶｅｒｉ
ｌｏｇ−ＨＤＬ若しくはＶＨＤＬに対応したＨＤＬ（ハ
ードウエアデスクリプションランゲージ）シミュレータ
でシミュレーションを行う方法であって、第１のコンピ
ュータにおいて、デバッガを用いてソフトウエアのデバ
ッグを行うと共に、ハードウエアのシミュレーションに
用いるコマンドを発生するステップ（ａ）と、第１のコ
ンピュータにおいて、ステップ（ａ）において発生した
コマンドを通信ネットワークを介して送信するステップ
（ｂ）と、第２のコンピュータにおいて、第１のコンピ
ュータから送信されたコマンドをＨＤＬシミュレータに
受信するステップ（ｃ）と、第２のコンピュータにおい
て、ＨＤＬシミュレータを用いて、ステップ（ｃ）にお
いて受信したコマンドをＨＤＬで作成されたハードウエ
アのシミュレーションモデルに含まれるバスインターフ
ェースモデルに入力することにより、ソフトウエアのデ
バッグと協調してハードウエアのシミュレーションを行
うステップ（ｄ）と、第２のコンピュータにおいて、バ
スインターフェースモデルから出力されたデータを、Ｈ
ＤＬシミュレータから第１のコンピュータに通信ネット
ワークを介して送信するステップ（ｅ）とを具備し、ス
テップ（ｂ）及び（ｅ）が、インターネットの通信プロ
トコルを使用したソケット通信を行い、ＨＤＬシミュレ
ータと第１のコンピュータとのデータ列の送受信の機能
のみをＨＤＬシミュレータに後からリンク可能なＰＬＩ
（プログラムランゲージインターフェース）部に入れ、
データ列の処理はバスインターフェースモデルで行うこ
とを特徴とする。
め、本発明に係るシミュレーション方法は、互いに関連
して動作するソフトウエア及びハードウエアをＶｅｒｉ
ｌｏｇ−ＨＤＬ若しくはＶＨＤＬに対応したＨＤＬ（ハ
ードウエアデスクリプションランゲージ）シミュレータ
でシミュレーションを行う方法であって、第１のコンピ
ュータにおいて、デバッガを用いてソフトウエアのデバ
ッグを行うと共に、ハードウエアのシミュレーションに
用いるコマンドを発生するステップ（ａ）と、第１のコ
ンピュータにおいて、ステップ（ａ）において発生した
コマンドを通信ネットワークを介して送信するステップ
（ｂ）と、第２のコンピュータにおいて、第１のコンピ
ュータから送信されたコマンドをＨＤＬシミュレータに
受信するステップ（ｃ）と、第２のコンピュータにおい
て、ＨＤＬシミュレータを用いて、ステップ（ｃ）にお
いて受信したコマンドをＨＤＬで作成されたハードウエ
アのシミュレーションモデルに含まれるバスインターフ
ェースモデルに入力することにより、ソフトウエアのデ
バッグと協調してハードウエアのシミュレーションを行
うステップ（ｄ）と、第２のコンピュータにおいて、バ
スインターフェースモデルから出力されたデータを、Ｈ
ＤＬシミュレータから第１のコンピュータに通信ネット
ワークを介して送信するステップ（ｅ）とを具備し、ス
テップ（ｂ）及び（ｅ）が、インターネットの通信プロ
トコルを使用したソケット通信を行い、ＨＤＬシミュレ
ータと第１のコンピュータとのデータ列の送受信の機能
のみをＨＤＬシミュレータに後からリンク可能なＰＬＩ
（プログラムランゲージインターフェース）部に入れ、
データ列の処理はバスインターフェースモデルで行うこ
とを特徴とする。
【０００９】また、本発明に係るシミュレーションシス
テムは、互いに関連して動作するソフトウエア及びハー
ドウエアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨＤＬに
対応したＨＤＬ（ハードウエアデスクリプションランゲ
ージ）シミュレータでシミュレーションを行うシステム
であって、デバッガを用いてソフトウエアのデバッグを
行うと共に、ハードウエアのシミュレーションに用いる
コマンドを発生して通信ネットワークを介して送信する
第１のコンピュータと、第１のコンピュータから送信さ
れたコマンドをＨＤＬシミュレータに受信し、ＨＤＬシ
ミュレータを用いて、受信したコマンドをＨＤＬで作成
されたハードウエアのシミュレーションモデルに含まれ
るバスインターフェースモデルに入力することにより、
ソフトウエアのデバッグと協調してハードウエアのシミ
ュレーションを行うと共に、バスインターフェースモデ
ルから出力されたデータを、ＨＤＬシミュレータから第
１のコンピュータに通信ネットワークを介して送信する
第２のコンピュータとを具備し、第１及び第２のコンピ
ュータが、インターネットの通信プロトコルを使用した
ソケット通信を行い、ＨＤＬシミュレータと第１のコン
ピュータとのデータ列の送受信の機能のみをＨＤＬシミ
ュレータに後からリンク可能なＰＬＩ（プログラムラン
ゲージインターフェース）部に入れ、データ列の処理は
バスインターフェースモデルで行うことを特徴とする。
テムは、互いに関連して動作するソフトウエア及びハー
ドウエアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨＤＬに
対応したＨＤＬ（ハードウエアデスクリプションランゲ
ージ）シミュレータでシミュレーションを行うシステム
であって、デバッガを用いてソフトウエアのデバッグを
行うと共に、ハードウエアのシミュレーションに用いる
コマンドを発生して通信ネットワークを介して送信する
第１のコンピュータと、第１のコンピュータから送信さ
れたコマンドをＨＤＬシミュレータに受信し、ＨＤＬシ
ミュレータを用いて、受信したコマンドをＨＤＬで作成
されたハードウエアのシミュレーションモデルに含まれ
るバスインターフェースモデルに入力することにより、
ソフトウエアのデバッグと協調してハードウエアのシミ
ュレーションを行うと共に、バスインターフェースモデ
ルから出力されたデータを、ＨＤＬシミュレータから第
１のコンピュータに通信ネットワークを介して送信する
第２のコンピュータとを具備し、第１及び第２のコンピ
ュータが、インターネットの通信プロトコルを使用した
ソケット通信を行い、ＨＤＬシミュレータと第１のコン
ピュータとのデータ列の送受信の機能のみをＨＤＬシミ
ュレータに後からリンク可能なＰＬＩ（プログラムラン
ゲージインターフェース）部に入れ、データ列の処理は
バスインターフェースモデルで行うことを特徴とする。
【００１０】本発明に係るシミュレーションプログラム
は、互いに関連して動作するソフトウエア及びハードウ
エアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨＤＬに対応
したＨＤＬ（ハードウエアデスクリプションランゲー
ジ）シミュレータでシミュレーションを実行させるプロ
グラムであって、前記ソフトウエアのデバッグを行うコ
ンピュータから通信ネットワークを介して送信された前
記ハードウエアのシミュレーションに用いるコマンドを
前記ＨＤＬシミュレータに受信する手順（ａ）と、前記
ＨＤＬシミュレータを用いて、手順（ａ）において受信
したコマンドをＨＤＬで作成されたハードウエアのシミ
ュレーションモデルに含まれるバスインターフェースモ
デルに入力することにより、前記ソフトウエアのデバッ
グと協調して前記ハードウエアのシミュレーションを行
う手順（ｂ）と、前記バスインターフェースモデルから
出力されたデータを、前記ＨＤＬシミュレータから前記
ソフトウエアのデバッグを行うコンピュータに通信ネッ
トワークを介して送信する手順（ｃ）と、をＣＰＵに実
行させるプログラムであって、前記ソフトウエアのデバ
ッグを行うコンピュータと前記ＣＰＵとが、インターネ
ットの通信プロトコルを使用したソケット通信を行い、
前記ＨＤＬシミュレータと前記ソフトウエアのデバッグ
を行うコンピュータとのデータ列の送受信の機能のみを
前記ＨＤＬシミュレータに後からリンク可能なＰＬＩ
（プログラムランゲージインターフェース）部に入れ、
データ列の処理は前記バスインターフェースモデルで行
うことを特徴とする。また、本発明に係るシミュレーシ
ョンプログラムを記録した記録媒体は、互いに関連して
動作するソフトウエア及びハードウエアをＶｅｒｉｌｏ
ｇ−ＨＤＬ若しくはＶＨＤＬに対応したＨＤＬ（ハード
ウエアデスクリプションランゲージ）シミュレータでシ
ミュレーションを行うためにＣＰＵで読み取り可能な記
録媒体であって、ソフトウエアのデバッグを行うコンピ
ュータから通信ネットワークを介して送信されたハード
ウエアのシミュレーションに用いるコマンドをＨＤＬシ
ミュレータに受信する手順（ａ）と、ＨＤＬシミュレー
タを用いて、手順（ａ）において受信したコマンドをＨ
ＤＬで作成されたハードウエアのシミュレーションモデ
ルに含まれるバスインターフェースモデルに入力するこ
とにより、ソフトウエアのデバッグと協調してハードウ
エアのシミュレーションを行う手順（ｂ）と、バスイン
ターフェースモデルから出力されたデータを、ＨＤＬシ
ミュレータからソフトウエアのデバッグを行うコンピュ
ータに通信ネットワークを介して送信する手順（ｃ）と
をＣＰＵに実行させるためのプログラムであって、ソフ
トウエアのデバッグを行うコンピュータとＣＰＵとが、
インターネットの通信プロトコルを使用したソケット通
信を行い、ＨＤＬシミュレータとソフトウエアのデバッ
グを行うコンピュータとのデータ列の送受信の機能のみ
をＨＤＬシミュレータに後からリンク可能なＰＬＩ（プ
ログラムランゲージインターフェース）部に入れ、デー
タ列の処理はバスインターフェースモデルで行うことを
特徴とするプログラムを記録している。
は、互いに関連して動作するソフトウエア及びハードウ
エアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨＤＬに対応
したＨＤＬ（ハードウエアデスクリプションランゲー
ジ）シミュレータでシミュレーションを実行させるプロ
グラムであって、前記ソフトウエアのデバッグを行うコ
ンピュータから通信ネットワークを介して送信された前
記ハードウエアのシミュレーションに用いるコマンドを
前記ＨＤＬシミュレータに受信する手順（ａ）と、前記
ＨＤＬシミュレータを用いて、手順（ａ）において受信
したコマンドをＨＤＬで作成されたハードウエアのシミ
ュレーションモデルに含まれるバスインターフェースモ
デルに入力することにより、前記ソフトウエアのデバッ
グと協調して前記ハードウエアのシミュレーションを行
う手順（ｂ）と、前記バスインターフェースモデルから
出力されたデータを、前記ＨＤＬシミュレータから前記
ソフトウエアのデバッグを行うコンピュータに通信ネッ
トワークを介して送信する手順（ｃ）と、をＣＰＵに実
行させるプログラムであって、前記ソフトウエアのデバ
ッグを行うコンピュータと前記ＣＰＵとが、インターネ
ットの通信プロトコルを使用したソケット通信を行い、
前記ＨＤＬシミュレータと前記ソフトウエアのデバッグ
を行うコンピュータとのデータ列の送受信の機能のみを
前記ＨＤＬシミュレータに後からリンク可能なＰＬＩ
（プログラムランゲージインターフェース）部に入れ、
データ列の処理は前記バスインターフェースモデルで行
うことを特徴とする。また、本発明に係るシミュレーシ
ョンプログラムを記録した記録媒体は、互いに関連して
動作するソフトウエア及びハードウエアをＶｅｒｉｌｏ
ｇ−ＨＤＬ若しくはＶＨＤＬに対応したＨＤＬ（ハード
ウエアデスクリプションランゲージ）シミュレータでシ
ミュレーションを行うためにＣＰＵで読み取り可能な記
録媒体であって、ソフトウエアのデバッグを行うコンピ
ュータから通信ネットワークを介して送信されたハード
ウエアのシミュレーションに用いるコマンドをＨＤＬシ
ミュレータに受信する手順（ａ）と、ＨＤＬシミュレー
タを用いて、手順（ａ）において受信したコマンドをＨ
ＤＬで作成されたハードウエアのシミュレーションモデ
ルに含まれるバスインターフェースモデルに入力するこ
とにより、ソフトウエアのデバッグと協調してハードウ
エアのシミュレーションを行う手順（ｂ）と、バスイン
ターフェースモデルから出力されたデータを、ＨＤＬシ
ミュレータからソフトウエアのデバッグを行うコンピュ
ータに通信ネットワークを介して送信する手順（ｃ）と
をＣＰＵに実行させるためのプログラムであって、ソフ
トウエアのデバッグを行うコンピュータとＣＰＵとが、
インターネットの通信プロトコルを使用したソケット通
信を行い、ＨＤＬシミュレータとソフトウエアのデバッ
グを行うコンピュータとのデータ列の送受信の機能のみ
をＨＤＬシミュレータに後からリンク可能なＰＬＩ（プ
ログラムランゲージインターフェース）部に入れ、デー
タ列の処理はバスインターフェースモデルで行うことを
特徴とするプログラムを記録している。
【００１１】以上の様に構成した本発明によれば、第１
のコンピュータにおいてソフトウエアのデバッグを行う
と共にハードウエアのシミュレーションに用いる各種の
コマンドを発生して通信ネットワークを介して送信し、
第２のコンピュータにおいてＰＬＩ（プログラムランゲ
ージインターフェース）を用いて第１のコンピュータと
通信を行うことによりデータを受信すると共にＨＤＬシ
ミュレータを用いてハードウエアのシミュレーションを
行うようにして、ＰＬＩ部の負担を軽くすることができ
る。従って、ソフトウエアのデバッグ機能とハードウエ
アのシミュレーション機能とを容易にリンクさせること
が可能である。
のコンピュータにおいてソフトウエアのデバッグを行う
と共にハードウエアのシミュレーションに用いる各種の
コマンドを発生して通信ネットワークを介して送信し、
第２のコンピュータにおいてＰＬＩ（プログラムランゲ
ージインターフェース）を用いて第１のコンピュータと
通信を行うことによりデータを受信すると共にＨＤＬシ
ミュレータを用いてハードウエアのシミュレーションを
行うようにして、ＰＬＩ部の負担を軽くすることができ
る。従って、ソフトウエアのデバッグ機能とハードウエ
アのシミュレーション機能とを容易にリンクさせること
が可能である。
【００１２】以上において、ハードウエアのシミュレー
ションモデルが、ＣＰＵと等価な動きをするＨＤＬシミ
ュレーション用のＣＰＵモデルと、バスインターフェー
スモデルから出力されたデータとＣＰＵモデルから出力
されたデータとの内の一方をＣＰＵの外にあるメモリや
ロジック回路に相当する外部ロジック回路モデルに入力
データとして供給する切換回路モデルとをさらに含み、
外部ロジック回路モデルからは、ＣＰＵモデルとバスイ
ンターフェースモデルとの両方にデータを入力するよう
にしても良い。
ションモデルが、ＣＰＵと等価な動きをするＨＤＬシミ
ュレーション用のＣＰＵモデルと、バスインターフェー
スモデルから出力されたデータとＣＰＵモデルから出力
されたデータとの内の一方をＣＰＵの外にあるメモリや
ロジック回路に相当する外部ロジック回路モデルに入力
データとして供給する切換回路モデルとをさらに含み、
外部ロジック回路モデルからは、ＣＰＵモデルとバスイ
ンターフェースモデルとの両方にデータを入力するよう
にしても良い。
【００１３】また、ハードウエアのシミュレーションモ
デルが、ＣＰＵモデルから命令フェッチ信号を入力し、
制御信号に従って該命令フェッチ信号を外部ロジック回
路に出力するか否かを切り換えることによってＣＰＵモ
デルの動作の停止及び再開を制御する命令フェッチコン
トロール部をさらに含むようにしても良い。さらに、ハ
ードウエアのシミュレーションモデルが、ＣＰＵモデル
において実行すべきプログラムを記憶したＲＯＭモデル
をさらに含むようにしても良い。
デルが、ＣＰＵモデルから命令フェッチ信号を入力し、
制御信号に従って該命令フェッチ信号を外部ロジック回
路に出力するか否かを切り換えることによってＣＰＵモ
デルの動作の停止及び再開を制御する命令フェッチコン
トロール部をさらに含むようにしても良い。さらに、ハ
ードウエアのシミュレーションモデルが、ＣＰＵモデル
において実行すべきプログラムを記憶したＲＯＭモデル
をさらに含むようにしても良い。
【００１４】このようにすれば、第１のコンピュータに
おけるデバッガでプログラム実行をさせながら必要な部
分だけコマンドを発生することもできるし、第２のコン
ピュータにおけるＣＰＵモデルでプログラム実行を直接
行わせることもできる。前者の場合には高速でシミュレ
ーションすることができ、後者の場合にはサイクルベー
スのタイミングでシミュレーションすることができる。
おけるデバッガでプログラム実行をさせながら必要な部
分だけコマンドを発生することもできるし、第２のコン
ピュータにおけるＣＰＵモデルでプログラム実行を直接
行わせることもできる。前者の場合には高速でシミュレ
ーションすることができ、後者の場合にはサイクルベー
スのタイミングでシミュレーションすることができる。
【００１５】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態について説明する。なお、同一の構成要素に
は同一の参照番号を付して、説明を省略する。図１は、
本発明の第１の実施形態に係るシミュレーションシステ
ムの構成を示す図である。本実施形態においては、マイ
コンボードのシミュレーションを行う場合について説明
する。このマイコンボードには、ＣＰＵと、ＣＰＵを動
作させるために用いられるＣ言語やアセンブラで作成さ
れたソフトウエア（マイコン用プログラム）を記憶する
ＲＯＭと、データを一時的に記憶するＲＡＭと、ユーザ
の仕様に合わせて設計されたロジック回路等のハードウ
エアを含むＡＳＩＣとが実装されている。
実施の形態について説明する。なお、同一の構成要素に
は同一の参照番号を付して、説明を省略する。図１は、
本発明の第１の実施形態に係るシミュレーションシステ
ムの構成を示す図である。本実施形態においては、マイ
コンボードのシミュレーションを行う場合について説明
する。このマイコンボードには、ＣＰＵと、ＣＰＵを動
作させるために用いられるＣ言語やアセンブラで作成さ
れたソフトウエア（マイコン用プログラム）を記憶する
ＲＯＭと、データを一時的に記憶するＲＡＭと、ユーザ
の仕様に合わせて設計されたロジック回路等のハードウ
エアを含むＡＳＩＣとが実装されている。
【００１６】このようなマイコンボードのシミュレーシ
ョンを行うために、本発明に係るシミュレーションシス
テムは、図１に示すように、公衆回線網やインターネッ
トやＬＡＮ（ローカルエリアネットワーク）等の通信ネ
ットワークで接続された少なくとも２台のコンピュータ
を使用する。本実施形態においては、インターネットの
標準的な通信プロトコルであるＴＣＰ／ＩＰを使用した
ソケット（ｓｏｃｋｅｔ）通信を行うものとする。
ョンを行うために、本発明に係るシミュレーションシス
テムは、図１に示すように、公衆回線網やインターネッ
トやＬＡＮ（ローカルエリアネットワーク）等の通信ネ
ットワークで接続された少なくとも２台のコンピュータ
を使用する。本実施形態においては、インターネットの
標準的な通信プロトコルであるＴＣＰ／ＩＰを使用した
ソケット（ｓｏｃｋｅｔ）通信を行うものとする。
【００１７】第１のコンピュータ１は、ＣＰＵ１１と、
シミュレーションプログラムやデータを記録する記録媒
体１２とを含んでいる。同様に、第２のコンピュータ２
は、ＣＰＵ２１と、シミュレーションプログラムやデー
タを記録する記録媒体２２とを含んでいる。記録媒体１
２、２２としては、ハードディスク、フレキシブルーデ
ィスク、ＭＯ、ＭＴ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ−
ＲＯＭ等が該当する。
シミュレーションプログラムやデータを記録する記録媒
体１２とを含んでいる。同様に、第２のコンピュータ２
は、ＣＰＵ２１と、シミュレーションプログラムやデー
タを記録する記録媒体２２とを含んでいる。記録媒体１
２、２２としては、ハードディスク、フレキシブルーデ
ィスク、ＭＯ、ＭＴ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ−
ＲＯＭ等が該当する。
【００１８】図２に、本実施形態に係るシミュレーショ
ンシステムにおいて用いられるシミュレーションプログ
ラムの構成を示す。第１のコンピュータにおいて使用さ
れるシミュレーションプログラムは、例えばＣ言語で作
成されており、ソフトウエアのデバッグ機能を有するデ
バッガ１３と、ＨＤＬシミュレーションと協調して動
き、ＨＤＬシミュレータに送信する各種のコマンドを発
生する命令セットシミュレータ１４と、通信ネットワー
クを介して通信を行うための通信部１５とを含んでい
る。デバッガ１３は、ウインドウ内にデバッグ結果を表
示するためのグラフィカルユーザインターフェース（Ｇ
ＵＩ）や、マイコン用プログラムをステップ実行するた
めのコマンド処理等のデバッグ機能を有している。ま
た、命令セットシミュレータ１４は、マイコンボードに
おけるＣＰＵとＲＯＭ、ＲＡＭの役割を果たしている。
ンシステムにおいて用いられるシミュレーションプログ
ラムの構成を示す。第１のコンピュータにおいて使用さ
れるシミュレーションプログラムは、例えばＣ言語で作
成されており、ソフトウエアのデバッグ機能を有するデ
バッガ１３と、ＨＤＬシミュレーションと協調して動
き、ＨＤＬシミュレータに送信する各種のコマンドを発
生する命令セットシミュレータ１４と、通信ネットワー
クを介して通信を行うための通信部１５とを含んでい
る。デバッガ１３は、ウインドウ内にデバッグ結果を表
示するためのグラフィカルユーザインターフェース（Ｇ
ＵＩ）や、マイコン用プログラムをステップ実行するた
めのコマンド処理等のデバッグ機能を有している。ま
た、命令セットシミュレータ１４は、マイコンボードに
おけるＣＰＵとＲＯＭ、ＲＡＭの役割を果たしている。
【００１９】第２のコンピュータにおいて使用されるシ
ミュレーションプログラムは、例えばＣ言語で作成され
ており、第１のコンピュータと通信を行うことによりデ
ータを送受信するＰＬＩ（プログラムランゲージインタ
ーフェース）部２３と、第１のコンピュータから受信し
たデータをベリログ（Ｖｅｒｉｌｏｇ）ＨＤＬ（ハード
ウエアデスクリプションランゲージ）又はＶＨＤＬで作
成されたハードウエアのシミュレーションモデルに入力
してシミュレーションを行うＨＤＬシミュレータ２４と
をリンクさせて、１つの実行ファイルとしたものが使用
される。
ミュレーションプログラムは、例えばＣ言語で作成され
ており、第１のコンピュータと通信を行うことによりデ
ータを送受信するＰＬＩ（プログラムランゲージインタ
ーフェース）部２３と、第１のコンピュータから受信し
たデータをベリログ（Ｖｅｒｉｌｏｇ）ＨＤＬ（ハード
ウエアデスクリプションランゲージ）又はＶＨＤＬで作
成されたハードウエアのシミュレーションモデルに入力
してシミュレーションを行うＨＤＬシミュレータ２４と
をリンクさせて、１つの実行ファイルとしたものが使用
される。
【００２０】シミュレーションモデル２５は、マイコン
ボードに実装されるハードウエアに相当するＡＳＩＣモ
デル３２、ＲＯＭモデル３３、ＲＡＭモデル３４、及
び、これらとＨＤＬシミュレータ２４との間でデータの
やり取りを行うためのバスインターフェース（ＢＵＳ
Ｉ／Ｆ）モデル３１とを含んでいる。
ボードに実装されるハードウエアに相当するＡＳＩＣモ
デル３２、ＲＯＭモデル３３、ＲＡＭモデル３４、及
び、これらとＨＤＬシミュレータ２４との間でデータの
やり取りを行うためのバスインターフェース（ＢＵＳ
Ｉ／Ｆ）モデル３１とを含んでいる。
【００２１】本実施形態においては、第２のコンピュー
タにおいて実行されるシミュレーションプログラムのＰ
ＬＩ部２３が、従来のようなソフトウエアのデバッグ機
能を持たず、デバッガプログラムを実行する第１のコン
ピュータとの間のソケット通信の開／閉、及び、送信／
受信のみを制御するようにした点が大きな特徴である。
また、受信したコマンドの解釈や、デバッガ１３に送る
データ列の作成は、ＨＤＬで作成されたバスインターフ
ェースモデル３１が行う。これにより、ＨＤＬシミュレ
ータ２４が置き換わっても、ＰＬＩ部２３の変更を大幅
に少なくすることができる。ほとんどの修正は、ＨＤＬ
で作成されるバスインターフェースモデル３１や、別コ
ンピュータで動くデバッガ１３の部分に関するものとな
り、これらの修正は容易なので、全体として開発工数が
大きく減らせる。
タにおいて実行されるシミュレーションプログラムのＰ
ＬＩ部２３が、従来のようなソフトウエアのデバッグ機
能を持たず、デバッガプログラムを実行する第１のコン
ピュータとの間のソケット通信の開／閉、及び、送信／
受信のみを制御するようにした点が大きな特徴である。
また、受信したコマンドの解釈や、デバッガ１３に送る
データ列の作成は、ＨＤＬで作成されたバスインターフ
ェースモデル３１が行う。これにより、ＨＤＬシミュレ
ータ２４が置き換わっても、ＰＬＩ部２３の変更を大幅
に少なくすることができる。ほとんどの修正は、ＨＤＬ
で作成されるバスインターフェースモデル３１や、別コ
ンピュータで動くデバッガ１３の部分に関するものとな
り、これらの修正は容易なので、全体として開発工数が
大きく減らせる。
【００２２】次に、本実施形態に係るシミュレーション
システムの動作について、図２及び図３を参照しながら
説明する。第１のコンピュータにおいて、デバッガ１３
によって命令セットシミュレータを動作させることによ
り、ソフトウエア（マイコン用プログラム）を１命令ず
つ実行して、ＲＡＭ、ＲＯＭ等に対してデータ処理を行
っていく（ステップＳ１１）。なお、ステップＳ１２に
おいて、マイコン用プログラムが終了した場合には、シ
ミュレーションを終了する。それ以外の場合には、ステ
ップＳ１３に移行する。以下においては、ある命令がＡ
ＳＩＣに対してｒｅａｄ（読み出し）アクセスする場合
について説明する。
システムの動作について、図２及び図３を参照しながら
説明する。第１のコンピュータにおいて、デバッガ１３
によって命令セットシミュレータを動作させることによ
り、ソフトウエア（マイコン用プログラム）を１命令ず
つ実行して、ＲＡＭ、ＲＯＭ等に対してデータ処理を行
っていく（ステップＳ１１）。なお、ステップＳ１２に
おいて、マイコン用プログラムが終了した場合には、シ
ミュレーションを終了する。それ以外の場合には、ステ
ップＳ１３に移行する。以下においては、ある命令がＡ
ＳＩＣに対してｒｅａｄ（読み出し）アクセスする場合
について説明する。
【００２３】ステップＳ１３において、現在実行中の命
令がＡＳＩＣへのｒｅａｄアクセスを必要とするか否か
を判定し、ＡＳＩＣへのｒｅａｄアクセスが不要な場合
には、ステップＳ１１に戻って次の命令を実行する。一
方、ＡＳＩＣへのｒｅａｄアクセスが必要な場合には、
ステップＳ１４において、ＨＤＬで作成されたＡＳＩＣ
のシミュレーションモデル３２にアクセスすべく、シミ
ュレーションプログラムに含まれている通信部１５を用
いて、通信ネットワークを介して第２のコンピュータに
ｒｅａｄコマンドを送信する（ステップＳ１４）。な
お、ｒｅａｄコマンドには、ｒｅａｄアクセスするＡＳ
ＩＣのアドレス、データタイプ、読み出すべきデータの
個数に関する情報が含まれている。
令がＡＳＩＣへのｒｅａｄアクセスを必要とするか否か
を判定し、ＡＳＩＣへのｒｅａｄアクセスが不要な場合
には、ステップＳ１１に戻って次の命令を実行する。一
方、ＡＳＩＣへのｒｅａｄアクセスが必要な場合には、
ステップＳ１４において、ＨＤＬで作成されたＡＳＩＣ
のシミュレーションモデル３２にアクセスすべく、シミ
ュレーションプログラムに含まれている通信部１５を用
いて、通信ネットワークを介して第２のコンピュータに
ｒｅａｄコマンドを送信する（ステップＳ１４）。な
お、ｒｅａｄコマンドには、ｒｅａｄアクセスするＡＳ
ＩＣのアドレス、データタイプ、読み出すべきデータの
個数に関する情報が含まれている。
【００２４】第２のコンピュータにおいては、シミュレ
ーションプログラムに含まれているＰＬＩ部２３によっ
て、ｒｅａｄコマンドを受信する（ステップＳ２１）。
さらに、ＰＬＩ部２３とリンクされているＨＤＬシミュ
レータ２４を用いて、受信したｒｅａｄコマンドを、シ
ミュレーションモデル２５に含まれるバスインターフェ
ースモデル３１に供給する。バスインターフェースモデ
ル３１においては、このｒｅａｄコマンドの解釈を行う
（ステップＳ２２）。
ーションプログラムに含まれているＰＬＩ部２３によっ
て、ｒｅａｄコマンドを受信する（ステップＳ２１）。
さらに、ＰＬＩ部２３とリンクされているＨＤＬシミュ
レータ２４を用いて、受信したｒｅａｄコマンドを、シ
ミュレーションモデル２５に含まれるバスインターフェ
ースモデル３１に供給する。バスインターフェースモデ
ル３１においては、このｒｅａｄコマンドの解釈を行う
（ステップＳ２２）。
【００２５】ここで、ｒｅａｄコマンドには、先に説明
したように、アドレス値と、データタイプ（例えば、８
ビット、１６ビット、３２ビット等）と、データの個数
とが指定されている。ステップＳ２３において、バスイ
ンターフェースモデル３１は、指定されたアドレス及び
データタイプで、ｒｅａｄバスサイクルを指定されたデ
ータの個数分発生する。これに応答して、シミュレーシ
ョンモデル２５に含まれているＡＳＩＣモデル３２よ
り、対応するアドレスのデータが出力され、バスインタ
ーフェースモデル３１が、このデータを取り込む（ステ
ップＳ２４）。
したように、アドレス値と、データタイプ（例えば、８
ビット、１６ビット、３２ビット等）と、データの個数
とが指定されている。ステップＳ２３において、バスイ
ンターフェースモデル３１は、指定されたアドレス及び
データタイプで、ｒｅａｄバスサイクルを指定されたデ
ータの個数分発生する。これに応答して、シミュレーシ
ョンモデル２５に含まれているＡＳＩＣモデル３２よ
り、対応するアドレスのデータが出力され、バスインタ
ーフェースモデル３１が、このデータを取り込む（ステ
ップＳ２４）。
【００２６】ステップＳ２５において、バスインターフ
ェースモデル３１は、指定された個数分のデータを準備
し、これらのデータは、ＰＬＩ部２３により第２のコン
ピュータから第１のコンピュータに通信ネットワークを
介して送信される。第１のコンピュータにおいては、デ
バッガによってこれらのデータを受信する（ステップＳ
１５）。この受信したデータを用いることにより命令の
動作が行われ、その後、次の命令の実行に移行する。こ
のようにして、ソフトウエアのデバッグと協調するよう
にハードウエアのシミュレーションが行われる。
ェースモデル３１は、指定された個数分のデータを準備
し、これらのデータは、ＰＬＩ部２３により第２のコン
ピュータから第１のコンピュータに通信ネットワークを
介して送信される。第１のコンピュータにおいては、デ
バッガによってこれらのデータを受信する（ステップＳ
１５）。この受信したデータを用いることにより命令の
動作が行われ、その後、次の命令の実行に移行する。こ
のようにして、ソフトウエアのデバッグと協調するよう
にハードウエアのシミュレーションが行われる。
【００２７】本実施形態によれば、第２のコンピュータ
において実行されるシミュレーションプログラムのＰＬ
Ｉ部はデータの送受信のみの簡単な機能ですむので、他
のＨＤＬシミュレータに移植することが極めて簡単とな
り、マイコンボード等の開発に要する期間を短縮でき
る。また、このＰＬＩ部は、一旦作成されるとバージョ
ンアップがほとんど不要であり、バスインターフェース
モデル３１はＨＤＬで作成されるためにバージョンアッ
プが容易であることから、全体としてバージョンアップ
を短期間で行うことができる。さらに、デバッガも、Ｉ
ＣＥ用に作られたデバッガを流用し易く、システム全体
として低工数、短期間で開発できる。
において実行されるシミュレーションプログラムのＰＬ
Ｉ部はデータの送受信のみの簡単な機能ですむので、他
のＨＤＬシミュレータに移植することが極めて簡単とな
り、マイコンボード等の開発に要する期間を短縮でき
る。また、このＰＬＩ部は、一旦作成されるとバージョ
ンアップがほとんど不要であり、バスインターフェース
モデル３１はＨＤＬで作成されるためにバージョンアッ
プが容易であることから、全体としてバージョンアップ
を短期間で行うことができる。さらに、デバッガも、Ｉ
ＣＥ用に作られたデバッガを流用し易く、システム全体
として低工数、短期間で開発できる。
【００２８】次に、本発明の第２の実施形態に係るシミ
ュレーションシステムについて説明する。第１の実施形
態におけるように命令セットシミュレータ１４を用いて
マイコンボードにおけるＣＰＵの役割を果たす場合に
は、実行速度は数万命令／秒と早いが、シミュレーショ
ンモデル２５に含まれているＡＳＩＣモデル等とタイミ
ングを合わせたシミュレーションを行うことができな
い。このようなシミュレーションは、命令精度のシミュ
レーションと言われている。
ュレーションシステムについて説明する。第１の実施形
態におけるように命令セットシミュレータ１４を用いて
マイコンボードにおけるＣＰＵの役割を果たす場合に
は、実行速度は数万命令／秒と早いが、シミュレーショ
ンモデル２５に含まれているＡＳＩＣモデル等とタイミ
ングを合わせたシミュレーションを行うことができな
い。このようなシミュレーションは、命令精度のシミュ
レーションと言われている。
【００２９】一方、シミュレーションモデルにおいてＡ
ＳＩＣモデル等とサイクルベースでタイミングを合わせ
ることができるＣＰＵモデルを追加する場合には、実行
速度が数十命令／秒と遅く、プログラムによっては実行
が不可能である。このようなシミュレーションは、サイ
クル精度のシミュレーションと言われている。そこで、
本実施形態においては、１つのシミュレーションモデル
で両方の精度をサポートできるようにした。
ＳＩＣモデル等とサイクルベースでタイミングを合わせ
ることができるＣＰＵモデルを追加する場合には、実行
速度が数十命令／秒と遅く、プログラムによっては実行
が不可能である。このようなシミュレーションは、サイ
クル精度のシミュレーションと言われている。そこで、
本実施形態においては、１つのシミュレーションモデル
で両方の精度をサポートできるようにした。
【００３０】図４に、本実施形態に係るシミュレーショ
ンシステムにおいて用いられるシミュレーションプログ
ラムの構成を示す。本実施形態におけるシミュレーショ
ンモデル２６は、マイコンボードのＣＰＵとサイクルベ
ースで等価な動きをするＣＰＵモデル４１を含んでい
る。高速で実行することが必要な場合には、実行速度が
速い命令セットシミュレータ１４がその命令を実行す
る。ＡＳＩＣに対しては、図２におけるのと同様に、バ
スインターフェースを介してアクセスする。
ンシステムにおいて用いられるシミュレーションプログ
ラムの構成を示す。本実施形態におけるシミュレーショ
ンモデル２６は、マイコンボードのＣＰＵとサイクルベ
ースで等価な動きをするＣＰＵモデル４１を含んでい
る。高速で実行することが必要な場合には、実行速度が
速い命令セットシミュレータ１４がその命令を実行す
る。ＡＳＩＣに対しては、図２におけるのと同様に、バ
スインターフェースを介してアクセスする。
【００３１】一方、ＡＳＩＣモデル等とタイミングを合
わせることが必要な場合には、命令セットシミュレータ
１４は使わずに、ＣＰＵモデル４１が、シミュレーショ
ンモデル２５に含まれているＲＯＭモデル３３に格納さ
れている命令を実行し、サイクルベースで等価な動きを
するようになっている。なお、ＣＰＵモデル４１を使う
場合でも、ブレークポイント等によりブレークした場合
には、バスインターフェースを介する動作に切り換え、
デバッガからメモリダンプ等のデバッグ作業を行うこと
ができる。
わせることが必要な場合には、命令セットシミュレータ
１４は使わずに、ＣＰＵモデル４１が、シミュレーショ
ンモデル２５に含まれているＲＯＭモデル３３に格納さ
れている命令を実行し、サイクルベースで等価な動きを
するようになっている。なお、ＣＰＵモデル４１を使う
場合でも、ブレークポイント等によりブレークした場合
には、バスインターフェースを介する動作に切り換え、
デバッガからメモリダンプ等のデバッグ作業を行うこと
ができる。
【００３２】上記のような切換動作を行うために、シミ
ュレーションモデル２６は、切換回路モデル４２をさら
に含んでいる。切換回路モデル４２は、命令セットシミ
ュレータ１４において発生されバスインターフェースモ
デル３１から出力されるデータと、ＣＰＵモデル４１か
ら出力されるデータとの内の一方を選択して、ＡＳＩＣ
モデル３２、ＲＯＭモデル３３、ＲＡＭモデル３４に供
給する。一方、ＡＳＩＣモデル３２、ＲＯＭモデル３
３、ＲＡＭモデル３４から出力されるデータは、命令セ
ットシミュレータ１４とＣＰＵモデル４１との両方に供
給される。なお、ＣＰＵモデル４１において実行すべき
プログラムは、ＲＯＭモデル３３に記憶されている。
ュレーションモデル２６は、切換回路モデル４２をさら
に含んでいる。切換回路モデル４２は、命令セットシミ
ュレータ１４において発生されバスインターフェースモ
デル３１から出力されるデータと、ＣＰＵモデル４１か
ら出力されるデータとの内の一方を選択して、ＡＳＩＣ
モデル３２、ＲＯＭモデル３３、ＲＡＭモデル３４に供
給する。一方、ＡＳＩＣモデル３２、ＲＯＭモデル３
３、ＲＡＭモデル３４から出力されるデータは、命令セ
ットシミュレータ１４とＣＰＵモデル４１との両方に供
給される。なお、ＣＰＵモデル４１において実行すべき
プログラムは、ＲＯＭモデル３３に記憶されている。
【００３３】本実施形態によれば、１種類のシミュレー
ションモデルを使用して、目的に応じて速度及び機能の
異なる複数のシミュレーションを切り換えて使用できる
ので、マイコンボード等の開発におけるソフトウエア及
びハードウエアの開発効率を大きく向上させることがで
きる。
ションモデルを使用して、目的に応じて速度及び機能の
異なる複数のシミュレーションを切り換えて使用できる
ので、マイコンボード等の開発におけるソフトウエア及
びハードウエアの開発効率を大きく向上させることがで
きる。
【００３４】次に、本発明の第３の実施形態に係るシミ
ュレーションシステムについて、図５を参照しながら説
明する。第２の実施形態におけるようにＣＰＵモデル４
１を使用する場合には、ＣＰＵモデル４１の動作を停止
させたり再開させたりする際に、ＣＰＵモデル４１の動
作が変化してしまったり、変な誤動作が発生するおそれ
がある。このため、シミュレーションの品質を保証する
には、かなりの手間がかかっていた。そこで、本実施形
態においては、ＣＰＵモデル４１の動作の停止及び再開
を容易に制御できるようにした。
ュレーションシステムについて、図５を参照しながら説
明する。第２の実施形態におけるようにＣＰＵモデル４
１を使用する場合には、ＣＰＵモデル４１の動作を停止
させたり再開させたりする際に、ＣＰＵモデル４１の動
作が変化してしまったり、変な誤動作が発生するおそれ
がある。このため、シミュレーションの品質を保証する
には、かなりの手間がかかっていた。そこで、本実施形
態においては、ＣＰＵモデル４１の動作の停止及び再開
を容易に制御できるようにした。
【００３５】図５に示すように、シミュレーションモデ
ル２７において、命令フェッチコントロール部５１が設
けられている。命令フェッチコントロール部５１は、Ｃ
ＰＵモデル４１から命令フェッチ信号を入力し、ＨＤＬ
シミュレータ２４からバスインターフェースモデル３１
を介して供給される制御信号に従って、命令フェッチ信
号を出力するか否かを切り換える。命令フェッチコント
ロール部５１が命令フェッチ信号を出力すれば、ＡＳＩ
Ｃ、ＲＯＭ、ＲＡＭ等の外部の回路モデルからＣＰＵモ
デル４１に命令コードが供給されて、ＣＰＵモデル４１
は正常に動作する。一方、命令フェッチコントロール部
５１が命令フェッチ信号を出力しなければ、外部の回路
モデルからＣＰＵモデル４１に命令コードが供給され
ず、ＣＰＵモデル４１の動作は停止する。このようにし
て、ＣＰＵモデル４１の動作の停止及び再開を制御する
ことができる。その他の点は、第２の実施形態と同様で
ある。
ル２７において、命令フェッチコントロール部５１が設
けられている。命令フェッチコントロール部５１は、Ｃ
ＰＵモデル４１から命令フェッチ信号を入力し、ＨＤＬ
シミュレータ２４からバスインターフェースモデル３１
を介して供給される制御信号に従って、命令フェッチ信
号を出力するか否かを切り換える。命令フェッチコント
ロール部５１が命令フェッチ信号を出力すれば、ＡＳＩ
Ｃ、ＲＯＭ、ＲＡＭ等の外部の回路モデルからＣＰＵモ
デル４１に命令コードが供給されて、ＣＰＵモデル４１
は正常に動作する。一方、命令フェッチコントロール部
５１が命令フェッチ信号を出力しなければ、外部の回路
モデルからＣＰＵモデル４１に命令コードが供給され
ず、ＣＰＵモデル４１の動作は停止する。このようにし
て、ＣＰＵモデル４１の動作の停止及び再開を制御する
ことができる。その他の点は、第２の実施形態と同様で
ある。
【００３６】本実施形態によれば、ＣＰＵモデル４１の
設計は全く変更せずに、ＣＰＵモデル４１の動作の停止
及び再開を容易に制御することができる。これにより、
図４に示す第２の実施形態に係るシミュレーションシス
テムを容易に開発することができる。
設計は全く変更せずに、ＣＰＵモデル４１の動作の停止
及び再開を容易に制御することができる。これにより、
図４に示す第２の実施形態に係るシミュレーションシス
テムを容易に開発することができる。
【００３７】
【発明の効果】以上述べた様に、本発明によれば、互い
に関連して動作するソフトウエア及びハードウエアのシ
ミュレーションを行う場合に、ソフトウエアのデバッグ
機能とハードウエアのシミュレーション機能とを容易に
リンクさせることができる。さらに、命令精度のシミュ
レーションとサイクル精度のシミュレーションとを１つ
のシミュレーションモデルでサポートできるので、マイ
コンボード等の開発におけるソフトウエア及びハードウ
エアの開発期間を短縮し、開発コストを低減することが
可能である。
に関連して動作するソフトウエア及びハードウエアのシ
ミュレーションを行う場合に、ソフトウエアのデバッグ
機能とハードウエアのシミュレーション機能とを容易に
リンクさせることができる。さらに、命令精度のシミュ
レーションとサイクル精度のシミュレーションとを１つ
のシミュレーションモデルでサポートできるので、マイ
コンボード等の開発におけるソフトウエア及びハードウ
エアの開発期間を短縮し、開発コストを低減することが
可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るシミュレーシ
ョンシステムの構成を示す図である。
ョンシステムの構成を示す図である。
【図２】 本発明の第１の実施形態に係るシミュレーシ
ョンシステムにおいて用いられるシミュレーションプロ
グラムの構成を示す図である。
ョンシステムにおいて用いられるシミュレーションプロ
グラムの構成を示す図である。
【図３】 本発明の第１の実施形態に係るシミュレーシ
ョンシステムの動作を示すフローチャートである。
ョンシステムの動作を示すフローチャートである。
【図４】 本発明の第２の実施形態に係るシミュレーシ
ョンシステムにおいて用いられるシミュレーションプロ
グラムの構成を示す図である。
ョンシステムにおいて用いられるシミュレーションプロ
グラムの構成を示す図である。
【図５】 本発明の第３の実施形態に係るシミュレーシ
ョンシステムにおいて用いられるシミュレーションプロ
グラムの構成を示す図である。
ョンシステムにおいて用いられるシミュレーションプロ
グラムの構成を示す図である。
【図６】 従来のシミュレーションプログラムの構成を
示す図である。
示す図である。
１ 第１のコンピュータ ２ 第２のコンピュータ １１、２１ ＣＰＵ １２、２２ 記録媒体 １３ デバッガ １４ 命令セットシミュレータ １５ 通信部 ２３ ＰＬＩ部 ２４ ＨＤＬシミュレータ ２５〜２７ シミュレーションモデル ３１ バスインターフェースモデル ３２ ＡＳＩＣモデル ３３ ＲＯＭモデル ３４ ＲＡＭモデル ４１ ＣＰＵモデル ４２ 切換回路モデル ５１ 命令フェッチコントロール部
Claims (9)
- 【請求項１】 互いに関連して動作するソフトウエア及
びハードウエアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨ
ＤＬに対応したＨＤＬ（ハードウエアデスクリプション
ランゲージ）シミュレータでシミュレーションを行う方
法であって、 第１のコンピュータにおいて、デバッガを用いて前記ソ
フトウエアのデバッグを行うと共に、前記ハードウエア
のシミュレーションに用いるコマンドを発生するステッ
プ（ａ）と、 前記第１のコンピュータにおいて、ステップ（ａ）にお
いて発生したコマンドを通信ネットワークを介して送信
するステップ（ｂ）と、 第２のコンピュータにおいて、前記第１のコンピュータ
から送信されたコマンドを前記ＨＤＬシミュレータに受
信するステップ（ｃ）と、 前記第２のコンピュータにおいて、前記ＨＤＬシミュレ
ータを用いて、ステップ（ｃ）において受信したコマン
ドをＨＤＬで作成されたハードウエアのシミュレーショ
ンモデルに含まれるバスインターフェースモデルに入力
することにより、前記ソフトウエアのデバッグと協調し
て前記ハードウエアのシミュレーションを行うステップ
（ｄ）と、 前記第２のコンピュータにおいて、前記バスインターフ
ェースモデルから出力されたデータを、前記ＨＤＬシミ
ュレータから前記第１のコンピュータに通信ネットワー
クを介して送信するステップ（ｅ）と、を具備し、ステ
ップ（ｂ）及び（ｅ）が、インターネットの通信プロト
コルを使用したソケット通信を行い、前記ＨＤＬシミュ
レータと前記第１のコンピュータとのデータ列の送受信
の機能のみを前記ＨＤＬシミュレータに後からリンク可
能なＰＬＩ（プログラムランゲージインターフェース）
部に入れ、データ列の処理は前記バスインターフェース
モデルで行うことを特徴とするシミュレーション方法。 - 【請求項２】 前記ハードウエアのシミュレーションモ
デルが、 ＣＰＵと等価な動きをするＨＤＬシミュレーション用の
ＣＰＵモデルと、 前記バスインターフェースモデルから出力されたデータ
と前記ＣＰＵモデルから出力されたデータとの内の一方
をＣＰＵの外にあるメモリやロジック回路に相当する外
部ロジック回路モデルに入力データとして供給する切換
回路モデルと、をさらに含み、前記外部ロジック回路モ
デルからは、前記ＣＰＵモデルと前記バスインターフェ
ースモデルとの両方にデータを入力することを特徴とす
る請求項１記載のシミュレーション方法。 - 【請求項３】 前記ハードウエアのシミュレーションモ
デルが、 前記ＣＰＵモデルから命令フェッチ信号を入力し、制御
信号に従って該命令フェッチ信号を前記外部ロジック回
路に出力するか否かを切り換えることによって前記ＣＰ
Ｕモデルの動作の停止及び再開を制御する命令フェッチ
コントロール部をさらに含むことを特徴とする請求項２
記載のシミュレーション方法。 - 【請求項４】 前記ハードウエアのシミュレーションモ
デルが、 前記ＣＰＵモデルにおいて実行すべきプログラムを記憶
したＲＯＭモデルをさらに含むことを特徴とする請求項
２又は３記載のシミュレーション方法。 - 【請求項５】 互いに関連して動作するソフトウエア及
びハードウエアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨ
ＤＬに対応したＨＤＬ（ハードウエアデスクリプション
ランゲージ）シミュレータでシミュレーションを行うシ
ステムであって、 デバッガを用いて前記ソフトウエアのデバッグを行うと
共に、前記ハードウエアのシミュレーションに用いるコ
マンドを発生して通信ネットワークを介して送信する第
１のコンピュータと、 前記第１のコンピュータから送信されたコマンドを前記
ＨＤＬシミュレータに受信し、前記ＨＤＬシミュレータ
を用いて、受信したコマンドをＨＤＬで作成されたハー
ドウエアのシミュレーションモデルに含まれるバスイン
ターフェースモデルに入力することにより、前記ソフト
ウエアのデバッグと協調して前記ハードウエアのシミュ
レーションを行うと共に、前記バスインターフェースモ
デルから出力されたデータを、前記ＨＤＬシミュレータ
から前記第１のコンピュータに通信ネットワークを介し
て送信する第２のコンピュータと、 を具備し、前記第１及び第２のコンピュータが、インタ
ーネットの通信プロトコルを使用したソケット通信を行
い、前記ＨＤＬシミュレータと前記第１のコンピュータ
とのデータ列の送受信の機能のみを前記ＨＤＬシミュレ
ータに後からリンク可能なＰＬＩ（プログラムランゲー
ジインターフェース）部に入れ、データ列の処理は前記
バスインターフェースモデルで行うことを特徴とするシ
ミュレーションシステム。 - 【請求項６】 前記ハードウエアのシミュレーションモ
デルが、 ＣＰＵと等価な動きをするＨＤＬシミュレーション用の
ＣＰＵモデルと、 前記バスインターフェースモデルから出力されたデータ
と前記ＣＰＵモデルから出力されたデータとの内の一方
をＣＰＵの外にあるメモリやロジック回路に相当する外
部ロジック回路モデルに入力データとして供給する切換
回路モデルと、をさらに含み、前記外部ロジック回路モ
デルからは、前記ＣＰＵモデルと前記バスインターフェ
ースモデルとの両方にデータを入力することを特徴とす
る請求項５記載のシミュレーションシステム。 - 【請求項７】 前記ハードウエアのシミュレーションモ
デルが、 前記ＣＰＵモデルから命令フェッチ信号を入力し、制御
信号に従って該命令フェッチ信号を前記外部ロジック回
路に出力するか否かを切り換えることによって前記ＣＰ
Ｕモデルの動作の停止及び再開を制御する命令フェッチ
コントロール部をさらに含むことを特徴とする請求項６
記載のシミュレーションシステム。 - 【請求項８】 前記ハードウエアのシミュレーションモ
デルが、 前記ＣＰＵモデルにおいて実行すべきプログラムを記憶
したＲＯＭモデルをさらに含むことを特徴とする請求項
６又は７記載のシミュレーションシステム。 - 【請求項９】 互いに関連して動作するソフトウエア及
びハードウエアをＶｅｒｉｌｏｇ−ＨＤＬ若しくはＶＨ
ＤＬに対応したＨＤＬ（ハードウエアデスクリプション
ランゲージ）シミュレータでシミュレーションを実行さ
せるプログラムであって、 前記ソフトウエアのデバッグを行うコンピュータから通
信ネットワークを介して送信された前記ハードウエアの
シミュレーションに用いるコマンドを前記ＨＤＬシミュ
レータに受信する手順（ａ）と、 前記ＨＤＬシミュレータを用いて、手順（ａ）において
受信したコマンドをＨＤＬで作成されたハードウエアの
シミュレーションモデルに含まれるバスインターフェー
スモデルに入力することにより、前記ソフトウエアのデ
バッグと協調して前記ハードウエアのシミュレーション
を行う手順（ｂ）と、 前記バスインターフェースモデルから出力されたデータ
を、前記ＨＤＬシミュレータから前記ソフトウエアのデ
バッグを行うコンピュータに通信ネットワークを介して
送信する手順（ｃ）と、をＣＰＵに実行させるプログラ
ムであって、前記ソフトウエアのデバッグを行うコンピ
ュータと前記ＣＰＵとが、インターネットの通信プロト
コルを使用したソケット通信を行い、前記ＨＤＬシミュ
レータと前記ソフトウエアのデバッグを行うコンピュー
タとのデータ列の送受信の機能のみを前記ＨＤＬシミュ
レータに後からリンク可能なＰＬＩ（プログラムランゲ
ージインターフェース）部に入れ、データ列の処理は前
記バスインターフェースモデルで行うことを特徴とする
プログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062576A JP2002366602A (ja) | 2001-04-06 | 2002-03-07 | ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム |
| US10/102,884 US20040015887A1 (en) | 2001-04-06 | 2002-03-22 | Simulation method, simulation system and simulation program for software and hardware |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-107942 | 2001-04-06 | ||
| JP2001107942 | 2001-04-06 | ||
| JP2002062576A JP2002366602A (ja) | 2001-04-06 | 2002-03-07 | ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002366602A true JP2002366602A (ja) | 2002-12-20 |
Family
ID=26613186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062576A Withdrawn JP2002366602A (ja) | 2001-04-06 | 2002-03-07 | ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040015887A1 (ja) |
| JP (1) | JP2002366602A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222420A (ja) * | 2004-02-06 | 2005-08-18 | Toyota Motor Corp | 分散処理支援プログラム |
| JP2007058813A (ja) * | 2005-08-26 | 2007-03-08 | Fujitsu Ltd | 検証装置及び検証方法 |
| JP2007249293A (ja) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | ハードウェア／ソフトウェア協調検証装置 |
| JP2014078087A (ja) * | 2012-10-10 | 2014-05-01 | Meidensha Corp | デジタル回路用シミュレーション装置及びそのプログラム |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646451B2 (en) * | 2003-06-11 | 2017-05-09 | Ncr Corporation | Automated business system and method of vending and returning a consumer product |
| US20090143904A1 (en) * | 2004-06-11 | 2009-06-04 | Donald Blust | Automated business system and method of vending and returning a consumer product |
| JP4599266B2 (ja) * | 2005-09-27 | 2010-12-15 | 株式会社東芝 | シミュレーション装置及びシミュレーション方法 |
| US20090304086A1 (en) * | 2008-06-06 | 2009-12-10 | Apple Inc. | Method and system for video coder and decoder joint optimization |
| CN106933652A (zh) * | 2017-03-16 | 2017-07-07 | 浙江大学 | 一种基于延迟槽补偿的dsp流水线模拟方法 |
| EP3704587A1 (en) * | 2017-11-02 | 2020-09-09 | Silicon Mobility SAS | Software environment for control engine debug, test, calibration and tuning |
| CN112905154A (zh) * | 2020-12-30 | 2021-06-04 | 杭州加速科技有限公司 | 一种提高软硬件协同开发速度的方法及装置 |
| CN116384305B (zh) * | 2023-06-05 | 2023-08-01 | 英诺达(成都)电子科技有限公司 | 数据通信方法、装置、系统、设备及计算机存储介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527249A (en) * | 1982-10-22 | 1985-07-02 | Control Data Corporation | Simulator system for logic design validation |
| US4967288A (en) * | 1987-05-01 | 1990-10-30 | Kabushiki Kaisha Toshiba | Facsimile storage and exchange system |
| JPH031260A (ja) * | 1989-05-30 | 1991-01-07 | Hitachi Ltd | 計算機方式 |
| EP0508619A2 (en) * | 1991-04-11 | 1992-10-14 | Hewlett-Packard Company | Bi-directional socket stimulus interface for a logic simulator |
| US5852449A (en) * | 1992-01-27 | 1998-12-22 | Scientific And Engineering Software | Apparatus for and method of displaying running of modeled system designs |
| US5600579A (en) * | 1994-07-08 | 1997-02-04 | Apple Computer, Inc. | Hardware simulation and design verification system and method |
| US5870585A (en) * | 1995-10-10 | 1999-02-09 | Advanced Micro Devices, Inc. | Design for a simulation module using an object-oriented programming language |
| US6188975B1 (en) * | 1998-03-31 | 2001-02-13 | Synopsys, Inc. | Programmatic use of software debugging to redirect hardware related operations to a hardware simulator |
| US6587995B1 (en) * | 2000-04-19 | 2003-07-01 | Koninklijke Philips Electronics N.V. | Enhanced programmable core model with integrated graphical debugging functionality |
| US6718294B1 (en) * | 2000-05-16 | 2004-04-06 | Mindspeed Technologies, Inc. | System and method for synchronized control of system simulators with multiple processor cores |
-
2002
- 2002-03-07 JP JP2002062576A patent/JP2002366602A/ja not_active Withdrawn
- 2002-03-22 US US10/102,884 patent/US20040015887A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222420A (ja) * | 2004-02-06 | 2005-08-18 | Toyota Motor Corp | 分散処理支援プログラム |
| JP2007058813A (ja) * | 2005-08-26 | 2007-03-08 | Fujitsu Ltd | 検証装置及び検証方法 |
| JP2007249293A (ja) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | ハードウェア／ソフトウェア協調検証装置 |
| JP4589255B2 (ja) * | 2006-03-13 | 2010-12-01 | 富士通株式会社 | ハードウェア／ソフトウェア協調検証装置 |
| JP2014078087A (ja) * | 2012-10-10 | 2014-05-01 | Meidensha Corp | デジタル回路用シミュレーション装置及びそのプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040015887A1 (en) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8041553B1 (en) | Generic software simulation interface for integrated circuits | |
| US7930162B1 (en) | Accelerating hardware co-simulation using dynamic replay on first-in-first-out-driven command processor | |
| JP2006350549A (ja) | 統合シミュレーションシステム | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| JP4492803B2 (ja) | 動作合成装置及びプログラム | |
| US7979822B2 (en) | Apparatus and method for performing a sequence of verification tests to verify a design of a data processing system | |
| CN101231589A (zh) | 用于原位开发嵌入式软件的系统和方法 | |
| US7437282B2 (en) | Method and apparatus to provide alternative stimulus to signals internal to a model actively running on a logic simulation hardware emulator | |
| JP2002366602A (ja) | ソフトウエア及びハードウエアのシミュレーション方法及びシステム並びにプログラム | |
| JP2001109788A (ja) | シミュレーションモデル、その生成方法、シミュレーション方法及びその記録媒体 | |
| CN102480467A (zh) | 一种基于网络通讯协议的soc软硬件协同仿真验证方法 | |
| Narayan et al. | Translating system specifications to VHDL | |
| Ecker | Using VHDL for HW/SW co-specification | |
| US7228513B2 (en) | Circuit operation verification device and method | |
| JP2007058813A (ja) | 検証装置及び検証方法 | |
| Bauer et al. | Hardware/software co-simulation in a VHDL-based test bench approach | |
| Pohl et al. | vMAGIC—automatic code generation for VHDL | |
| JP2001184212A (ja) | トレース制御回路 | |
| JP5262909B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
| CN112329369B (zh) | 一种在芯片仿真模型上进行软件调试的方法 | |
| CN111338761B (zh) | 一种51单片机虚拟中断控制器及实现方法 | |
| US20040260531A1 (en) | Emulation system and method | |
| JP4589255B2 (ja) | ハードウェア／ソフトウェア協調検証装置 | |
| JP2000259445A (ja) | ソフトウェア／ハードウェア協調シミュレーション方法 | |
| TWI427496B (zh) | 製造積體電路的模型的方法和系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050817 |