JPH05119939A - プリンタのインターフエイス回路 - Google Patents
プリンタのインターフエイス回路Info
- Publication number
- JPH05119939A JPH05119939A JP3282436A JP28243691A JPH05119939A JP H05119939 A JPH05119939 A JP H05119939A JP 3282436 A JP3282436 A JP 3282436A JP 28243691 A JP28243691 A JP 28243691A JP H05119939 A JPH05119939 A JP H05119939A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal line
- busy
- printer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】プリンタにおいて電源オフ状態時にデータを受
信しても、インターフェイス回路から出力されるＢＵＳ
Ｙ（ビジー）信号の電位を、ＬＯＷ（低）レベルに維持
したままとする。 【構成】パワーオンリセット回路１０は、プリンタの電
源スイッチがオフのとき、データ信号線９からの電流が
電源線１０及びＲＥＳＯＵＴ信号線８を介してＢＵＳＹ
信号線１１に流れるのを防止する。このため、たとえデ
ータ信号線９にパソコン等からデータが入力されても、
ＢＵＳＹ信号はＬＯＷレベルのままとなり、パソコンの
データ送信処理が中断されたままとはならない。電源ス
イッチがオンのときは、ＲＥＳＯＵＴ信号線８には＋５
Ｖ電源が供給され、ＢＵＳＹ信号線１１にも供給され
る。このため、ビジータイミング回路３の出力に従って
ＢＵＳＹ信号が出力されるようになり、正常なデータ受
信が可能となる。
信しても、インターフェイス回路から出力されるＢＵＳ
Ｙ（ビジー）信号の電位を、ＬＯＷ（低）レベルに維持
したままとする。 【構成】パワーオンリセット回路１０は、プリンタの電
源スイッチがオフのとき、データ信号線９からの電流が
電源線１０及びＲＥＳＯＵＴ信号線８を介してＢＵＳＹ
信号線１１に流れるのを防止する。このため、たとえデ
ータ信号線９にパソコン等からデータが入力されても、
ＢＵＳＹ信号はＬＯＷレベルのままとなり、パソコンの
データ送信処理が中断されたままとはならない。電源ス
イッチがオンのときは、ＲＥＳＯＵＴ信号線８には＋５
Ｖ電源が供給され、ＢＵＳＹ信号線１１にも供給され
る。このため、ビジータイミング回路３の出力に従って
ＢＵＳＹ信号が出力されるようになり、正常なデータ受
信が可能となる。
Description
【０００１】
【産業上の利用分野】本発明はプリンタのインターフェ
イス回路に関し、特にビジー（ＢＵＳＹ）信号への電流
供給を制御するパワーオンリセット回路に関する。
イス回路に関し、特にビジー（ＢＵＳＹ）信号への電流
供給を制御するパワーオンリセット回路に関する。
【０００２】
【従来の技術】従来、この種のプリンタのインターフェ
イス回路は、図３に示すように、パーソナル・コンピュ
ータ（以下パソコンと略称す）から送信されるデータ信
号をラッチするデータラッチ回路２と、ビジー（ＢＵＳ
Ｙ）信号を制御するビジータイミング回路３とから構成
され、複数本のデータ信号線９と１本のＢＵＳＹ信号線
１１とが、それぞれ抵抗を介して＋５Ｖ電源が供給され
る電源線１０に接続されている。
イス回路は、図３に示すように、パーソナル・コンピュ
ータ（以下パソコンと略称す）から送信されるデータ信
号をラッチするデータラッチ回路２と、ビジー（ＢＵＳ
Ｙ）信号を制御するビジータイミング回路３とから構成
され、複数本のデータ信号線９と１本のＢＵＳＹ信号線
１１とが、それぞれ抵抗を介して＋５Ｖ電源が供給され
る電源線１０に接続されている。
【０００３】図４にプリンタのインターフェイス回路が
パソコンから送信されるデータを受信する際のタイムチ
ャートを示す。パソコンから送信されるデータを受信す
る場合、始めにプリンタは、ビジータイミング回路３に
よってパソコンのＢＵＳＹ信号線１１上のＢＵＳＹ信号
を低（ＬＯＷ）レベルにし、パソコンにデータ受信準備
が整ったことを知らせる。次にパソコンは、ＢＵＳＹ信
号がＬＯＷレベルであることを検出すると、プリンタへ
データ信号とデータストローブ信号とを送信する。プリ
ンタのデータラッチ回路２は、データストローブ信号が
ＬＯＷレベルになったときにデータ信号線９上のデータ
信号をラッチする。プリンタは、このデータ処理間は、
ビジータイミング回路３によってＢＵＳＹ信号を高（Ｈ
ＩＧＨ）レベルにし、パソコンにデータ処理中であるこ
とを知らせる。このデータ処理後、再度ＢＵＳＹ信号を
ＬＯＷレベルにし、次のデータ信号の受信準備が整った
ことをパソコンに知らせる。このようにプリンタのイン
ターフェイス回路は、このサイクルを繰返し、データ信
号の受信を行う。
パソコンから送信されるデータを受信する際のタイムチ
ャートを示す。パソコンから送信されるデータを受信す
る場合、始めにプリンタは、ビジータイミング回路３に
よってパソコンのＢＵＳＹ信号線１１上のＢＵＳＹ信号
を低（ＬＯＷ）レベルにし、パソコンにデータ受信準備
が整ったことを知らせる。次にパソコンは、ＢＵＳＹ信
号がＬＯＷレベルであることを検出すると、プリンタへ
データ信号とデータストローブ信号とを送信する。プリ
ンタのデータラッチ回路２は、データストローブ信号が
ＬＯＷレベルになったときにデータ信号線９上のデータ
信号をラッチする。プリンタは、このデータ処理間は、
ビジータイミング回路３によってＢＵＳＹ信号を高（Ｈ
ＩＧＨ）レベルにし、パソコンにデータ処理中であるこ
とを知らせる。このデータ処理後、再度ＢＵＳＹ信号を
ＬＯＷレベルにし、次のデータ信号の受信準備が整った
ことをパソコンに知らせる。このようにプリンタのイン
ターフェイス回路は、このサイクルを繰返し、データ信
号の受信を行う。
【０００４】一方、プリンタの電源がオフした状態で
は、図４に示したタイムチャートには従わない。そのタ
イムチャートは、図５のようになる。プリンタの電源を
オフした状態では、電源線１０上の＋５Ｖ電源の電圧と
ＢＵＳＹ信号線１１上のＢＵＳＹ信号とはＬＯＷレベル
である。パソコンはこのＢＵＳＹ信号がＬＯＷレベルで
あることを検出し、データ信号の送信を開始する。パソ
コンは、データ信号の送信をデータ信号線９に電流を流
すことによって行う。データ信号線９を介してプリンタ
へ流れ込んだ電流は、抵抗及び電源線１０を通ってＢＵ
ＳＹ信号線１１に流れ込む。その結果、ＢＵＳＹ信号の
電位がＨＩＧＨレベルとなる。パソコンはＢＵＳＹ信号
がＨＩＧＨレベルの間は、プリンタへそのままのデータ
を送り続ける。これによってパソコンはプリンタのイン
ターフェイス回路へ電流を流し続けるので、一旦ＨＩＧ
ＨレベルとなったＢＵＳＹ信号はＬＯＷレベルとなるこ
とはなく、ＨＩＧＨレベルのまま、その電位が維持され
る。
は、図４に示したタイムチャートには従わない。そのタ
イムチャートは、図５のようになる。プリンタの電源を
オフした状態では、電源線１０上の＋５Ｖ電源の電圧と
ＢＵＳＹ信号線１１上のＢＵＳＹ信号とはＬＯＷレベル
である。パソコンはこのＢＵＳＹ信号がＬＯＷレベルで
あることを検出し、データ信号の送信を開始する。パソ
コンは、データ信号の送信をデータ信号線９に電流を流
すことによって行う。データ信号線９を介してプリンタ
へ流れ込んだ電流は、抵抗及び電源線１０を通ってＢＵ
ＳＹ信号線１１に流れ込む。その結果、ＢＵＳＹ信号の
電位がＨＩＧＨレベルとなる。パソコンはＢＵＳＹ信号
がＨＩＧＨレベルの間は、プリンタへそのままのデータ
を送り続ける。これによってパソコンはプリンタのイン
ターフェイス回路へ電流を流し続けるので、一旦ＨＩＧ
ＨレベルとなったＢＵＳＹ信号はＬＯＷレベルとなるこ
とはなく、ＨＩＧＨレベルのまま、その電位が維持され
る。
【０００５】以上まとめると、従来のインターフェイス
回路は、電源がオンしている場合は、正規のタイムチャ
ートにのっとり正常に動作する。しかしプリンタの電源
がオフしている場合は、ＢＵＳＹ信号がＨＩＧＨレベル
となりさらにその電位を維持し続けるため、パソコンの
データ処理は中断されたままになっていた。
回路は、電源がオンしている場合は、正規のタイムチャ
ートにのっとり正常に動作する。しかしプリンタの電源
がオフしている場合は、ＢＵＳＹ信号がＨＩＧＨレベル
となりさらにその電位を維持し続けるため、パソコンの
データ処理は中断されたままになっていた。
【０００６】
【発明が解決しようとする課題】この従来のインターフ
ェイス回路は、プリンタの電源がオフしている状態では
ＢＵＳＹ信号の電位を制御することを考慮していなかっ
た。そのため、プリンタの電源がオフしている状態で
は、パソコンからデータ信号を一旦送信されることによ
って、プリンタのインターフェイス回路から出力される
ＢＵＳＹ信号の電位はＨＩＧＨレベルとなり、パソコン
からのデータ信号の送信を要求し続けるので、パソコン
はデータ処理を中断されたままとなり、他の処理ができ
ないという問題点があった。
ェイス回路は、プリンタの電源がオフしている状態では
ＢＵＳＹ信号の電位を制御することを考慮していなかっ
た。そのため、プリンタの電源がオフしている状態で
は、パソコンからデータ信号を一旦送信されることによ
って、プリンタのインターフェイス回路から出力される
ＢＵＳＹ信号の電位はＨＩＧＨレベルとなり、パソコン
からのデータ信号の送信を要求し続けるので、パソコン
はデータ処理を中断されたままとなり、他の処理ができ
ないという問題点があった。
【０００７】
【課題を解決するための手段】本発明のプリンタのイン
ターフェイス回路は、上位装置からのデータ信号を電源
に終端接続されるデータ信号線を介して受信しラッチす
るデータラッチ回路と、前記データラッチ回路により前
記データ信号を受信し処理中であることを示すビジー信
号を前記電源に終端接続されるビジー信号線を介して前
記上位装置へ送出するビジータイミング回路と、前記電
源と前記ビジー信号線との間に設けられプリンタ本体の
電源供給のオンオフに連動して前記ビジー信号線の前記
電源への終端接続を制御するパワーオンリセット回路と
を備えている。
ターフェイス回路は、上位装置からのデータ信号を電源
に終端接続されるデータ信号線を介して受信しラッチす
るデータラッチ回路と、前記データラッチ回路により前
記データ信号を受信し処理中であることを示すビジー信
号を前記電源に終端接続されるビジー信号線を介して前
記上位装置へ送出するビジータイミング回路と、前記電
源と前記ビジー信号線との間に設けられプリンタ本体の
電源供給のオンオフに連動して前記ビジー信号線の前記
電源への終端接続を制御するパワーオンリセット回路と
を備えている。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例のブロック図であ
る。本実施例のプリンタのインターフェイス回路は、従
来のデータラッチ回路２とビジータイミング回路３との
他に、電源線１０を介した＋５Ｖ電源によるＢＵＳＹ信
号線１１への電流供給を制御するパワーオンリセット回
路１を有している。このパワーオンリセット回路１は、
プリンタの電源がオフした状態では動作せず、電源をオ
ンすると動作する回路であり、電源のオン／オフに同期
したスイッチ的役割りをする。このパワーオンリセット
回路１は、プリンタの電源がオフした状態でパソコンか
らデータが送信された場合、パソコンからプリンタへ流
れ込んだ電流が＋５Ｖ電源線１０を介してＢＵＳＹ信号
線１１へ流れ込むのを防止する。パワーオンリセット回
路１の入力信号は電源線１０上の＋５Ｖ電源である。
又、出力信号（ＲＥＳＯＵＴ信号）はＲＥＳＯＵＴ信号
線８上に送出され、抵抗を介してＢＵＳＹ信号線１１へ
の電流供給源となり、ＢＵＳＹ信号を制御する。
る。本実施例のプリンタのインターフェイス回路は、従
来のデータラッチ回路２とビジータイミング回路３との
他に、電源線１０を介した＋５Ｖ電源によるＢＵＳＹ信
号線１１への電流供給を制御するパワーオンリセット回
路１を有している。このパワーオンリセット回路１は、
プリンタの電源がオフした状態では動作せず、電源をオ
ンすると動作する回路であり、電源のオン／オフに同期
したスイッチ的役割りをする。このパワーオンリセット
回路１は、プリンタの電源がオフした状態でパソコンか
らデータが送信された場合、パソコンからプリンタへ流
れ込んだ電流が＋５Ｖ電源線１０を介してＢＵＳＹ信号
線１１へ流れ込むのを防止する。パワーオンリセット回
路１の入力信号は電源線１０上の＋５Ｖ電源である。
又、出力信号（ＲＥＳＯＵＴ信号）はＲＥＳＯＵＴ信号
線８上に送出され、抵抗を介してＢＵＳＹ信号線１１へ
の電流供給源となり、ＢＵＳＹ信号を制御する。
【００１０】このパワーオンリセット回路１の働きにつ
いて、図２のタイムチャートを用いて説明する。パワー
オンリセット回路１は電源線１０上の＋５Ｖ電源の電圧
を検出し、この電圧がスレッシュホールド電位より低い
場合は、回路が動作せず、出力のＲＥＳＯＵＴ信号はＬ
ＯＷレベルとなる。又、＋５Ｖ電源の電圧がスレッシュ
ホールド電位に達した場合には回路が動作し、出力のＲ
ＥＳＯＵＴ信号をＨＩＧＨレベルとする。
いて、図２のタイムチャートを用いて説明する。パワー
オンリセット回路１は電源線１０上の＋５Ｖ電源の電圧
を検出し、この電圧がスレッシュホールド電位より低い
場合は、回路が動作せず、出力のＲＥＳＯＵＴ信号はＬ
ＯＷレベルとなる。又、＋５Ｖ電源の電圧がスレッシュ
ホールド電位に達した場合には回路が動作し、出力のＲ
ＥＳＯＵＴ信号をＨＩＧＨレベルとする。
【００１１】電源スイッチがオフしている状態でもパソ
コンからデータ送信があれば、＋５Ｖ電源の電位は上昇
するので、スレッシュホールド電位はこの上昇した電位
より高い値に設定する。この設定によってパワーオンリ
セット回路１はプリンタの電源スイッチがオフしている
状態では動作しないので、ＲＥＳＯＵＴ信号線８にはＬ
ＯＷレベルが出力される。ＢＵＳＹ信号線１１は、この
ＲＥＳＯＵＴ信号線８を電流の供給源としているため、
ＢＵＳＹ信号は“ＬＯＷ”レベルとなる。そして、プリ
ンタの電源がオフしている間は、ＢＵＳＹ信号の電位を
“ＬＯＷ”レベルに保つことができる。
コンからデータ送信があれば、＋５Ｖ電源の電位は上昇
するので、スレッシュホールド電位はこの上昇した電位
より高い値に設定する。この設定によってパワーオンリ
セット回路１はプリンタの電源スイッチがオフしている
状態では動作しないので、ＲＥＳＯＵＴ信号線８にはＬ
ＯＷレベルが出力される。ＢＵＳＹ信号線１１は、この
ＲＥＳＯＵＴ信号線８を電流の供給源としているため、
ＢＵＳＹ信号は“ＬＯＷ”レベルとなる。そして、プリ
ンタの電源がオフしている間は、ＢＵＳＹ信号の電位を
“ＬＯＷ”レベルに保つことができる。
【００１２】
【発明の効果】以上説明したように本発明は、プリンタ
のインターフェイス回路において、プリンタの電源がオ
フしているときにビジー（ＢＵＳＹ）信号の電位をＬＯ
Ｗレベルに保つパワーオンリセット回路を備えることに
より、パソコンのデータ処理が中断されたままとなり他
の処理ができなくなうということをなくすことができる
という効果がある。
のインターフェイス回路において、プリンタの電源がオ
フしているときにビジー（ＢＵＳＹ）信号の電位をＬＯ
Ｗレベルに保つパワーオンリセット回路を備えることに
より、パソコンのデータ処理が中断されたままとなり他
の処理ができなくなうということをなくすことができる
という効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例のタイムチャートである。
【図３】従来のプリンタのインターフェイス回路のブロ
ック図である。
ック図である。
【図４】図３に示すプリンタのインターフェイス回路が
データを受信する際のタイムチャートである。
データを受信する際のタイムチャートである。
【図５】図３に示すプリンタのインターフェイス回路の
電源がオフしているときにパソコンからデータが送信さ
れた場合のタイムチャートである。
電源がオフしているときにパソコンからデータが送信さ
れた場合のタイムチャートである。
１ パワーオンリセット回路 ２ データラッチ回路 ３ ビジータイミング回路 ８ ＲＥＳＯＵＴ信号線 ９ データ信号線 １０ ＋５Ｖ電源線 １１ ＢＵＳＹ信号線
Claims (1)
- 【請求項１】 上位装置からのデータ信号を電源に終端
接続されるデータ信号線を介して受信しラッチするデー
タラッチ回路と、前記データラッチ回路により前記デー
タ信号を受信し処理中であることを示すビジー信号を前
記電源に終端接続されるビジー信号線を介して前記上位
装置へ送出するビジータイミング回路と、前記電源と前
記ビジー信号線との間に設けられプリンタ本体の電源供
給のオンオフに連動して前記ビジー信号線の前記電源へ
の終端接続を制御するパワーオンリセット回路とを備え
ることを特徴とするプリンタのインターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282436A JP3012378B2 (ja) | 1991-10-29 | 1991-10-29 | プリンタのインターフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282436A JP3012378B2 (ja) | 1991-10-29 | 1991-10-29 | プリンタのインターフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119939A true JPH05119939A (ja) | 1993-05-18 |
| JP3012378B2 JP3012378B2 (ja) | 2000-02-21 |
Family
ID=17652392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282436A Expired - Fee Related JP3012378B2 (ja) | 1991-10-29 | 1991-10-29 | プリンタのインターフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012378B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2234394A1 (en) | 2001-10-11 | 2010-09-29 | Mosaid Technologies Incorporated | Coupling device |
| IL157787A (en) | 2003-09-07 | 2010-12-30 | Mosaid Technologies Inc | Modular outlet for data communications network |
| IL160417A (en) | 2004-02-16 | 2011-04-28 | Mosaid Technologies Inc | Unit added to the outlet |
| US7873058B2 (en) | 2004-11-08 | 2011-01-18 | Mosaid Technologies Incorporated | Outlet with analog signal adapter, a method for use thereof and a network using said outlet |
-
1991
- 1991-10-29 JP JP3282436A patent/JP3012378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012378B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0620664B1 (en) | Local area network system | |
| JP4400937B2 (ja) | Ｕｓｂデバイス | |
| US20040148451A1 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| JP2000181585A (ja) | コンピュータの電源立ち上げ装置 | |
| US7818593B2 (en) | Power conversation for devices on a shared bus using bus busy and free signals | |
| US20040243861A1 (en) | Communication device | |
| US4760516A (en) | Peripheral interrupt interface for multiple access to an interrupt level | |
| EP1628440A2 (en) | Pulling circuit and method of communicating | |
| JPH10233793A (ja) | 情報伝送システム | |
| JP2001211274A (ja) | 画像形成装置およびその制御方法 | |
| JP3987163B2 (ja) | データ通信システム | |
| JPH05119939A (ja) | プリンタのインターフエイス回路 | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| US5298795A (en) | Current consumption control device | |
| JPH0256049A (ja) | バスの利用を最適化するためのデータラッチングを含むデータバス制御回路及び方法 | |
| JPH11288338A (ja) | Ｕｓｂコントローラ及びこれを搭載したデバイス | |
| KR100272102B1 (ko) | 화상형성장치 | |
| JP7293986B2 (ja) | データ処理装置 | |
| JPH08137591A (ja) | データ信号入力回路および印刷装置 | |
| JP2006171868A (ja) | 印字装置 | |
| JP2574486Y2 (ja) | プリンタ接続装置 | |
| JP2003140780A (ja) | Ｕｓｂ用電源コントロール装置 | |
| JPH0218614Y2 (ja) | ||
| JPH03136119A (ja) | データ伝送方式 | |
| CN116945782A (zh) | 打印机及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |
|
| LAPS | Cancellation because of no payment of annual fees |