JP2574486Y2 - プリンタ接続装置 - Google Patents
プリンタ接続装置Info
- Publication number
- JP2574486Y2 JP2574486Y2 JP1991107584U JP10758491U JP2574486Y2 JP 2574486 Y2 JP2574486 Y2 JP 2574486Y2 JP 1991107584 U JP1991107584 U JP 1991107584U JP 10758491 U JP10758491 U JP 10758491U JP 2574486 Y2 JP2574486 Y2 JP 2574486Y2
- Authority
- JP
- Japan
- Prior art keywords
- printer
- circuit
- short
- signal
- centronics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この考案は、ホスト装置が、自装
置の１個のプリンタ用インタフェースを制御することに
より、複数のプリンタを自動的に切り換えながら印字出
力できるようにするプリンタ接続装置に関する。
置の１個のプリンタ用インタフェースを制御することに
より、複数のプリンタを自動的に切り換えながら印字出
力できるようにするプリンタ接続装置に関する。
【０００２】
【従来の技術】従来、コンピュータにおいては、コンピ
ュータ本体側に設けられた１個のプリンタ用インタフェ
ースで１台のプリンタのみを制御するようになってい
る。
ュータ本体側に設けられた１個のプリンタ用インタフェ
ースで１台のプリンタのみを制御するようになってい
る。
【０００３】したがって、コンピュータに２台のプリン
タを接続する場合には、プリンタを２台制御する外部装
置をコンピュータの上記プリンタ用インタフェースに接
続する必要があった。そして、その外部装置に接続され
ている２台のプリンタの切換えは、その外部装置に設け
られたプリンタ切換えスイッチを手動で操作する必要が
あった。
タを接続する場合には、プリンタを２台制御する外部装
置をコンピュータの上記プリンタ用インタフェースに接
続する必要があった。そして、その外部装置に接続され
ている２台のプリンタの切換えは、その外部装置に設け
られたプリンタ切換えスイッチを手動で操作する必要が
あった。
【０００４】
【考案が解決しようとする課題】通常、ＯＡ機器（オフ
イス・オートメーション機器）を用いた事務処理におい
ては、例えば、注文書など複写が必要な伝票発行業務で
はドットインパクトプリンタを用い、それらの伝票の処
理内容を管理する管理資料発行業務では複写機能は無い
が高速で騒音の少ないレーザプリンタを用いるなど、複
数のプリンタを用途別に使い分ける場合が多い。
イス・オートメーション機器）を用いた事務処理におい
ては、例えば、注文書など複写が必要な伝票発行業務で
はドットインパクトプリンタを用い、それらの伝票の処
理内容を管理する管理資料発行業務では複写機能は無い
が高速で騒音の少ないレーザプリンタを用いるなど、複
数のプリンタを用途別に使い分ける場合が多い。
【０００５】しかしながら、そのように、複数のプリン
タを用途に応じて使い分ける場合、上述したように、コ
ンピュータには、プリンタ用インタフェースが１個しか
設けられていないため、プリンタ接続ケーブルを繋ぎ替
える作業が必要であり前記のようなプリンタ切換用の外
部装置を用いたとしても、プリンタ切換えは手動操作で
しか行えなかった。このように、従来は、１台のコンピ
ュータで、複数のプリンタを切換えて使用する場合、手
作業が必要であるため、面倒であり、業務の効率が悪く
なるという問題があった。
タを用途に応じて使い分ける場合、上述したように、コ
ンピュータには、プリンタ用インタフェースが１個しか
設けられていないため、プリンタ接続ケーブルを繋ぎ替
える作業が必要であり前記のようなプリンタ切換用の外
部装置を用いたとしても、プリンタ切換えは手動操作で
しか行えなかった。このように、従来は、１台のコンピ
ュータで、複数のプリンタを切換えて使用する場合、手
作業が必要であるため、面倒であり、業務の効率が悪く
なるという問題があった。
【０００６】この問題を解決する１つの方法として、コ
ンピュータに２つ以上のプリンタ用インタフェースを設
け、コンピュータ側で複数のプリンタを切換えて印字出
力を行う方法も考えられる。
ンピュータに２つ以上のプリンタ用インタフェースを設
け、コンピュータ側で複数のプリンタを切換えて印字出
力を行う方法も考えられる。
【０００７】しかし、最近のＯＡ機器は小型化され、そ
れに伴いコネクタも小型化されるようになったとはい
え、ダウン・サイジング化の傾向にある最近のコンピュ
ータにおいて、２つ以上のプリンタ用コネクタを実装す
るスペースの確保は、困難になっている。
れに伴いコネクタも小型化されるようになったとはい
え、ダウン・サイジング化の傾向にある最近のコンピュ
ータにおいて、２つ以上のプリンタ用コネクタを実装す
るスペースの確保は、困難になっている。
【０００８】一方、標準的なプリンタ・インタフェース
であるセントロニクス・インターフェースにおいて、そ
の接地線をプリンタの自動切換用の制御信号線に代用
し、それらの制御信号線から入力される信号を基にプリ
ンタの接続切換えを行う外部分岐装置への電源供給線
を、上記セントロニクス・インターフェースの他の接地
線で代用することも考えられるが、この場合、コンピュ
ータ側のセントロニクス・インターフェースに標準的な
セントロニクス・インタフェースケーブルを介してプリ
ンタを接続すると、上記電源供給線とプリンタ側の接地
線とが短絡してコンピュータ及びプリンタが破壊されて
しまう等の問題が生じてしまう。
であるセントロニクス・インターフェースにおいて、そ
の接地線をプリンタの自動切換用の制御信号線に代用
し、それらの制御信号線から入力される信号を基にプリ
ンタの接続切換えを行う外部分岐装置への電源供給線
を、上記セントロニクス・インターフェースの他の接地
線で代用することも考えられるが、この場合、コンピュ
ータ側のセントロニクス・インターフェースに標準的な
セントロニクス・インタフェースケーブルを介してプリ
ンタを接続すると、上記電源供給線とプリンタ側の接地
線とが短絡してコンピュータ及びプリンタが破壊されて
しまう等の問題が生じてしまう。
【０００９】してみれば、コンピュータ等のホスト装置
の標準的な１個のプリンタ用インタフェース（セントロ
ニクス・インターフェース等）に接続され、ホスト装置
からの制御により、接続されている複数のプリンタの中
の任意のプリンタを、ホスト装置に自動的に切換接続で
きる分岐装置があれば、用途に応じて複数のプリンタを
切換えて使用する場合、いちいちプリンタ用接続ケーブ
ルを繋ぎ替える面倒な作業が不用となり、プリンタ出力
業務の向上を、ホスト装置の小型化を妨げることなく実
現できるようになることは明らかである。
の標準的な１個のプリンタ用インタフェース（セントロ
ニクス・インターフェース等）に接続され、ホスト装置
からの制御により、接続されている複数のプリンタの中
の任意のプリンタを、ホスト装置に自動的に切換接続で
きる分岐装置があれば、用途に応じて複数のプリンタを
切換えて使用する場合、いちいちプリンタ用接続ケーブ
ルを繋ぎ替える面倒な作業が不用となり、プリンタ出力
業務の向上を、ホスト装置の小型化を妨げることなく実
現できるようになることは明らかである。
【００１０】本考案の課題は、コンピュータ等のホスト
装置の標準的な１個のプリンタ用インタフェース（セン
トロニクス・インターフェース等）に接続され、ホスト
装置からの制御により、接続されている複数のプリンタ
の１つをホスト装置に自動的に切換接続できる分岐装置
を実現することである。
装置の標準的な１個のプリンタ用インタフェース（セン
トロニクス・インターフェース等）に接続され、ホスト
装置からの制御により、接続されている複数のプリンタ
の１つをホスト装置に自動的に切換接続できる分岐装置
を実現することである。
【００１１】
【課題を解決するための手段】この考案の手段は次の通
りである。分岐装置１（図１のブロック図を参照、以下
同じ）は、ホスト装置のプリンタ用インタフェースと所
定の接続ケーブル２によりホスト装置から上記接続ケー
ブル２内の電源供給線を介して電源が供給され、ホスト
装置から接続ケーブル２介して入力される切換信号によ
り、ホスト装置からプリンタへの信号線を複数のプリン
タの中のいずれか１つのプリンタ用への信号線に切換接
続する切換接続回路１Ａと、ホスト装置から接続ケーブ
ル２を介して送信されてくる短絡防止信号を、接続ケー
ブル２を介してホスト装置にフィードバック出力する短
絡防止信号フィードバック回路１Ｂを有する。短絡防止
回路３は、ホスト装置内に設けられ、接続ケーブル２を
介して分岐装置１と接続されたとき、分岐装置１内の短
絡防止信号フィードバック回路１Ｂから接続ケーブル２
を介して上記短絡防止信号がフィードバック入力された
ときのみ、接続ケーブル２内の分岐装置１への電源供給
線へ電源を供給する。
りである。分岐装置１（図１のブロック図を参照、以下
同じ）は、ホスト装置のプリンタ用インタフェースと所
定の接続ケーブル２によりホスト装置から上記接続ケー
ブル２内の電源供給線を介して電源が供給され、ホスト
装置から接続ケーブル２介して入力される切換信号によ
り、ホスト装置からプリンタへの信号線を複数のプリン
タの中のいずれか１つのプリンタ用への信号線に切換接
続する切換接続回路１Ａと、ホスト装置から接続ケーブ
ル２を介して送信されてくる短絡防止信号を、接続ケー
ブル２を介してホスト装置にフィードバック出力する短
絡防止信号フィードバック回路１Ｂを有する。短絡防止
回路３は、ホスト装置内に設けられ、接続ケーブル２を
介して分岐装置１と接続されたとき、分岐装置１内の短
絡防止信号フィードバック回路１Ｂから接続ケーブル２
を介して上記短絡防止信号がフィードバック入力された
ときのみ、接続ケーブル２内の分岐装置１への電源供給
線へ電源を供給する。
【００１２】
【作用】この考案の手段の作用は次の通りである。ホス
ト装置と分岐装置１が接続ケーブル２を介して接続され
ると、短絡防止信号フィードバック回路１Ｂは、その接
続ケーブル２を介してホスト装置の短絡防止回路３から
送出されてくる短絡防止信号を、接続ケーブル２を介し
てホスト装置の短絡防止回路３にフィードバック出力す
る。短絡防止回路３はこれを受けて、ホスト装置内の電
源回路から出力される電源を、接続ケーブル２の電源供
給線を介して、分岐装置１に供給する。このことによ
り、分岐装置１は作動可能になる。そして、分岐装置１
は、ホスト装置の短絡防止回路３から接続ケーブル２を
介して入力する切換信号により、接続ケーブル２内にあ
るホスト装置からプリンタへの信号線を、複数のプリン
タの中のいずれか１つのプリンタへの信号線に切換接続
する。一方、分岐装置１を介さずにホスト装置とプリン
タがセントロニクス・インターフェースケーブルにより
接続された場合には、短絡防止回路３には上記短絡防止
信号がフィードバック入力されない。このため、ホスト
装置内の短絡防止回路３は、接続ケーブル２への電源供
給は行わない。このため、短絡防止回路３を有するホス
ト装置が、セントロニクス・インターフェースケーブル
により直接プリンタに接続された場合でも、ホスト装置
内の電源供給線とプリンタ側の接地線とが短絡して、ホ
スト装置またはプリンタが破壊されることはない。した
がって、コンピュータ等のホスト装置の標準的な１個の
プリンタ用インタフェース（セントロニクス・インター
フェース等）に接続され、ホスト装置からの制御によ
り、接続されている複数のプリンタの中の任意のプリン
タを、ホスト装置に自動的に切換接続できる分岐装置を
実現することができる。
ト装置と分岐装置１が接続ケーブル２を介して接続され
ると、短絡防止信号フィードバック回路１Ｂは、その接
続ケーブル２を介してホスト装置の短絡防止回路３から
送出されてくる短絡防止信号を、接続ケーブル２を介し
てホスト装置の短絡防止回路３にフィードバック出力す
る。短絡防止回路３はこれを受けて、ホスト装置内の電
源回路から出力される電源を、接続ケーブル２の電源供
給線を介して、分岐装置１に供給する。このことによ
り、分岐装置１は作動可能になる。そして、分岐装置１
は、ホスト装置の短絡防止回路３から接続ケーブル２を
介して入力する切換信号により、接続ケーブル２内にあ
るホスト装置からプリンタへの信号線を、複数のプリン
タの中のいずれか１つのプリンタへの信号線に切換接続
する。一方、分岐装置１を介さずにホスト装置とプリン
タがセントロニクス・インターフェースケーブルにより
接続された場合には、短絡防止回路３には上記短絡防止
信号がフィードバック入力されない。このため、ホスト
装置内の短絡防止回路３は、接続ケーブル２への電源供
給は行わない。このため、短絡防止回路３を有するホス
ト装置が、セントロニクス・インターフェースケーブル
により直接プリンタに接続された場合でも、ホスト装置
内の電源供給線とプリンタ側の接地線とが短絡して、ホ
スト装置またはプリンタが破壊されることはない。した
がって、コンピュータ等のホスト装置の標準的な１個の
プリンタ用インタフェース（セントロニクス・インター
フェース等）に接続され、ホスト装置からの制御によ
り、接続されている複数のプリンタの中の任意のプリン
タを、ホスト装置に自動的に切換接続できる分岐装置を
実現することができる。
【００１３】
【実施例】以下、図２〜図５を参照して一実施例を説明
する。図２は、コンピュータのＣＰＵ２１に、プリンタ
ケーブル３０及びプリンタ分岐装置４０を介して２台の
プリンタＡ５０−１及びプリンタＢ５０−２を接続した
システムの構成を示すブロック図である。
する。図２は、コンピュータのＣＰＵ２１に、プリンタ
ケーブル３０及びプリンタ分岐装置４０を介して２台の
プリンタＡ５０−１及びプリンタＢ５０−２を接続した
システムの構成を示すブロック図である。
【００１４】同図において、ＣＰＵ２１は、ホストコン
ピユータ本体内に実装されているマイクロプロセッサ等
からなり、その内部には短絡防止制御回路２２が設けら
れ、さらにセントロニクス・インターフェース規格に沿
ったセントロニクスＩ／Ｆコネクタ（セントロニクス・
インターフェースコネクタ）２６が外部に配設されてい
る。このＣＰＵ２１のセントロニクスＩ／Ｆコネクタ２
６は、電源供給線３１、データ信号線３２、切替信号線
３３、及び短絡防止検出信号線３４等が収容されている
プリンタケーブル３０により分岐装置４０のコネクタ４
２−３に接続されている。
ピユータ本体内に実装されているマイクロプロセッサ等
からなり、その内部には短絡防止制御回路２２が設けら
れ、さらにセントロニクス・インターフェース規格に沿
ったセントロニクスＩ／Ｆコネクタ（セントロニクス・
インターフェースコネクタ）２６が外部に配設されてい
る。このＣＰＵ２１のセントロニクスＩ／Ｆコネクタ２
６は、電源供給線３１、データ信号線３２、切替信号線
３３、及び短絡防止検出信号線３４等が収容されている
プリンタケーブル３０により分岐装置４０のコネクタ４
２−３に接続されている。
【００１５】上記データ信号線３２は、セントロニクス
・インタフェースコネクタ規格で定義されている、上記
ＣＰＵ２１が出力する８ビットの印字データをプリンタ
Ａ５０−１、またはプリンタＢ５０−２に送信する８ビ
ットのデータ信号線、ハンドシェイク用のストローブ信
号線とアクノリッジ信号線とビジー信号線、及びデータ
信号ペア接地線等からなる。
・インタフェースコネクタ規格で定義されている、上記
ＣＰＵ２１が出力する８ビットの印字データをプリンタ
Ａ５０−１、またはプリンタＢ５０−２に送信する８ビ
ットのデータ信号線、ハンドシェイク用のストローブ信
号線とアクノリッジ信号線とビジー信号線、及びデータ
信号ペア接地線等からなる。
【００１６】電源供給線３１は、ホストコンピユータの
ＣＰＵ２１から分岐装置４０を介してプリンタＡ５０−
１又はプリンタＢ５０−２へ電源を供給するための線、
切替信号線３３は、ＣＰＵ２１から分岐装置４０へプリ
ンタの接続切り替えを指示するための信号線、短絡防止
検出信号線３４は、プリンタケーブル３０が分岐装置４
０に接続されたことを通知するためにＣＰＵ２１の短絡
防止制御回路２２が出力する短絡防止検出信号を分岐装
置４０からフィードバックするための、往路１本、復路
１本から成る信号線である。
ＣＰＵ２１から分岐装置４０を介してプリンタＡ５０−
１又はプリンタＢ５０−２へ電源を供給するための線、
切替信号線３３は、ＣＰＵ２１から分岐装置４０へプリ
ンタの接続切り替えを指示するための信号線、短絡防止
検出信号線３４は、プリンタケーブル３０が分岐装置４
０に接続されたことを通知するためにＣＰＵ２１の短絡
防止制御回路２２が出力する短絡防止検出信号を分岐装
置４０からフィードバックするための、往路１本、復路
１本から成る信号線である。
【００１７】上記４本の線は、いずれもセントロニクス
・インタフェースコネクタ規格では接地線として定義さ
れている信号線である。分岐装置４０は、内部にフィー
ドバック／分岐回路４１を備えており、そのフィードバ
ック／分岐回路４１は、プリンタケーブル３０及びコネ
クタ４２−３を介して、上記ＣＰＵ２１のセントロニク
スＩ／Ｆコネクタ２６に接続されている。また、分岐装
置４０には、２つの標準セントロニクスＩ／Ｆコネクタ
４２−１及び４２−２が外設されており、その２つのコ
ネクタ４２−１及び４２−２に、それぞれ２台のプリン
タＡ５０−１及びプリンタＢ５０−２が標準セントロニ
クスＩ／Ｆケーブル６１Ａ、６１Ｂを介して接続されて
いる。
・インタフェースコネクタ規格では接地線として定義さ
れている信号線である。分岐装置４０は、内部にフィー
ドバック／分岐回路４１を備えており、そのフィードバ
ック／分岐回路４１は、プリンタケーブル３０及びコネ
クタ４２−３を介して、上記ＣＰＵ２１のセントロニク
スＩ／Ｆコネクタ２６に接続されている。また、分岐装
置４０には、２つの標準セントロニクスＩ／Ｆコネクタ
４２−１及び４２−２が外設されており、その２つのコ
ネクタ４２−１及び４２−２に、それぞれ２台のプリン
タＡ５０−１及びプリンタＢ５０−２が標準セントロニ
クスＩ／Ｆケーブル６１Ａ、６１Ｂを介して接続されて
いる。
【００１８】分岐装置４０のフィードバック／分岐回路
４１は、プリンタケーブル３０内の切替信号線３３を介
してＣＰＵ２１から送出されてくる切換信号に応じて、
ＣＰＵ２１から送信されてくる８ビット印字データ及び
制御信号を出力するコネクタを、２つのセントロニクス
Ｉ／Ｆコネクタ４２−１又は４２−２のいずれか一方に
切換え、それらのデータ及び制御信号を、プリンタＡ５
０−１又はプリンタＢ５０−２のいずれか一方に出力す
る。
４１は、プリンタケーブル３０内の切替信号線３３を介
してＣＰＵ２１から送出されてくる切換信号に応じて、
ＣＰＵ２１から送信されてくる８ビット印字データ及び
制御信号を出力するコネクタを、２つのセントロニクス
Ｉ／Ｆコネクタ４２−１又は４２−２のいずれか一方に
切換え、それらのデータ及び制御信号を、プリンタＡ５
０−１又はプリンタＢ５０−２のいずれか一方に出力す
る。
【００１９】図３は、上記フィードバック／分岐回路４
１内の分岐回路部４１０の構成例である。同図におい
て、分岐回路部４１０は、ホストコンピユータから送信
されてくる８ビットの印字データ並びに制御信号をプリ
ンタＡ５０−１又はプリンタＢ５０−２に選択出力する
複数の信号選択回路４１１Ｔ、及びプリンタＡ５０−１
もしくはプリンタＢ５０−２のいずれか一方のプリンタ
が送信する制御信号をホストコンピュータのＣＰＵ２１
へ選択出力する複数の信号選択回路４１１Ｒからなる。
１内の分岐回路部４１０の構成例である。同図におい
て、分岐回路部４１０は、ホストコンピユータから送信
されてくる８ビットの印字データ並びに制御信号をプリ
ンタＡ５０−１又はプリンタＢ５０−２に選択出力する
複数の信号選択回路４１１Ｔ、及びプリンタＡ５０−１
もしくはプリンタＢ５０−２のいずれか一方のプリンタ
が送信する制御信号をホストコンピュータのＣＰＵ２１
へ選択出力する複数の信号選択回路４１１Ｒからなる。
【００２０】信号選択回路４１１Ｔは、コネクタ４２−
３の複数の入力端子４２３Ｔに１対１に対応して設けら
れており、それらの入力端子４２３Ｔからプリンタケー
ブル３０内の８本のデータ信号線３２並びに他の制御信
号線を介して、ＣＰＵ２１が出力する８ビットの印字デ
ータａ1 〜ａ8 並びに制御信号を入力する。また、１つ
の信号選択回路４１１Ｔは、コネクタ４２−３の切替信
号入力端子４１２Ｓ及びプリンタケーブル３０の切替信
号線３３を介して、ＣＰＵ２１が送信してくる１ビット
の切替信号ｃを入力する。そして、各信号選択回路４１
１Ｔは、その切替信号ｃの論理レベルに応じて、上記Ｃ
ＰＵ２１から送信されてくる８ビットの印字データａ1
〜ａ8 並びにハンドシェイク制御用の信号を、セントロ
ニクスＩ／Ｆコネクタ４２−１の複数の出力端子４２１
Ｔ、またはセントロニクスＩ／Ｆコネクタ４２−２の複
数の出力端子４２２Ｔから、標準セントロニクスＩ／Ｆ
ケーブル６１Ａ、または標準セントロニクスＩ／Ｆケー
ブル６１Ｂを介して、プリンタＡ５０−１またはプリン
タＢ５０−２に出力する。
３の複数の入力端子４２３Ｔに１対１に対応して設けら
れており、それらの入力端子４２３Ｔからプリンタケー
ブル３０内の８本のデータ信号線３２並びに他の制御信
号線を介して、ＣＰＵ２１が出力する８ビットの印字デ
ータａ1 〜ａ8 並びに制御信号を入力する。また、１つ
の信号選択回路４１１Ｔは、コネクタ４２−３の切替信
号入力端子４１２Ｓ及びプリンタケーブル３０の切替信
号線３３を介して、ＣＰＵ２１が送信してくる１ビット
の切替信号ｃを入力する。そして、各信号選択回路４１
１Ｔは、その切替信号ｃの論理レベルに応じて、上記Ｃ
ＰＵ２１から送信されてくる８ビットの印字データａ1
〜ａ8 並びにハンドシェイク制御用の信号を、セントロ
ニクスＩ／Ｆコネクタ４２−１の複数の出力端子４２１
Ｔ、またはセントロニクスＩ／Ｆコネクタ４２−２の複
数の出力端子４２２Ｔから、標準セントロニクスＩ／Ｆ
ケーブル６１Ａ、または標準セントロニクスＩ／Ｆケー
ブル６１Ｂを介して、プリンタＡ５０−１またはプリン
タＢ５０−２に出力する。
【００２１】上記信号選択回路４１１Ｔは、スリーステ
ート・バッファｄ1 、ｄ2 から成り、それらのスリース
テート・バッファｄ1 、ｄ2 のデータ入力端子は共にコ
ネクタ４２−３の８ビットの印字データ及びハンドシェ
イク用の制御信号の上記入力端子４２３Ｔに接続され、
また、その制御信号入力端子は共にコネクタ４２−３の
上記切替信号入力端子４２３Ｓに接続されている。ま
た、一方のスリーステート・バッファｄ1 の出力端子
は、プリンタＡ５０−１用のセントロニクスＩ／Ｆコネ
クタ４２−１の出力端子４２１Ｔに接続され、他方のス
リーステート・バッファｄ2 の出力端子はプリンタＢ５
０−２用のセントロニクスＩ／Ｆコネクタ４２−２の出
力端子４２２Ｔに接続されている。
ート・バッファｄ1 、ｄ2 から成り、それらのスリース
テート・バッファｄ1 、ｄ2 のデータ入力端子は共にコ
ネクタ４２−３の８ビットの印字データ及びハンドシェ
イク用の制御信号の上記入力端子４２３Ｔに接続され、
また、その制御信号入力端子は共にコネクタ４２−３の
上記切替信号入力端子４２３Ｓに接続されている。ま
た、一方のスリーステート・バッファｄ1 の出力端子
は、プリンタＡ５０−１用のセントロニクスＩ／Ｆコネ
クタ４２−１の出力端子４２１Ｔに接続され、他方のス
リーステート・バッファｄ2 の出力端子はプリンタＢ５
０−２用のセントロニクスＩ／Ｆコネクタ４２−２の出
力端子４２２Ｔに接続されている。
【００２２】そして、上記コネクタ４２−３の切替信号
入力端子４２３Ｓから入力される切替信号ｃが“Ｌ”レ
ベルとなると、各信号選択回路４１１Ｔのスリーステー
ト・バッファｄ1 からセントロニクスＩ／Ｆコネクタ４
２−１の各出力端子４２１ＴにＣＰＵ２１から送信され
てくる８ビットの印字データａ1 〜ａ8 並びに制御信号
が出力され、切替信号ｃが“Ｈ”レベルとなると、各信
号選択回路４１１Ｔのスリーステート・バッファｄ2 か
らセントロニクスＩ／Ｆコネクタ４２−２の各出力端子
４２２Ｔに上記８ビットの印字データａ1 〜ａ8 並びに
制御信号が出力される。
入力端子４２３Ｓから入力される切替信号ｃが“Ｌ”レ
ベルとなると、各信号選択回路４１１Ｔのスリーステー
ト・バッファｄ1 からセントロニクスＩ／Ｆコネクタ４
２−１の各出力端子４２１ＴにＣＰＵ２１から送信され
てくる８ビットの印字データａ1 〜ａ8 並びに制御信号
が出力され、切替信号ｃが“Ｈ”レベルとなると、各信
号選択回路４１１Ｔのスリーステート・バッファｄ2 か
らセントロニクスＩ／Ｆコネクタ４２−２の各出力端子
４２２Ｔに上記８ビットの印字データａ1 〜ａ8 並びに
制御信号が出力される。
【００２３】一方、信号選択回路４１１Ｒは、コネクタ
４２−３の複数の出力端子４２３Ｒに１対１に対応して
設けられており、また、コネクタ４２−３の切替信号入
力端子４１２Ｓからはプリンタケーブル３０の切替信号
線３３を介して、ＣＰＵ２１が送信してくる１ビットの
切替信号ｃを入力する。そして、各信号選択回路４１１
Ｒは、その切替信号ｃの論理レベルに応じて、標準セン
トロニクスＩ／Ｆケーブル６１Ａ、または標準セントロ
ニクスＩ／Ｆケーブル６１Ｂを介して、プリンタＡ５０
−１またはプリンタＢ５０−２から入力される各種制御
信号を、プリンタケーブル３０内の各制御信号線を介し
てＣＰＵ２１に出力する。
４２−３の複数の出力端子４２３Ｒに１対１に対応して
設けられており、また、コネクタ４２−３の切替信号入
力端子４１２Ｓからはプリンタケーブル３０の切替信号
線３３を介して、ＣＰＵ２１が送信してくる１ビットの
切替信号ｃを入力する。そして、各信号選択回路４１１
Ｒは、その切替信号ｃの論理レベルに応じて、標準セン
トロニクスＩ／Ｆケーブル６１Ａ、または標準セントロ
ニクスＩ／Ｆケーブル６１Ｂを介して、プリンタＡ５０
−１またはプリンタＢ５０−２から入力される各種制御
信号を、プリンタケーブル３０内の各制御信号線を介し
てＣＰＵ２１に出力する。
【００２４】上記信号選択回路４１１Ｒはスリーステー
ト・バッファｄ3 、ｄ4 から成り、それらのスリーステ
ート・バッファｄ3 、ｄ4 の出力端子は共にコネクタ４
２−３の上記出力端子４２３Ｒに接続され、その制御信
号入力端子は共にコネクタ４２−３の入力端子４２３Ｓ
に接続されている。また、一方のスリーステート・バッ
ファｄ3 の入力端子は、プリンタＡ５０−１用のセント
ロニクスＩ／Ｆコネクタ４２−１の入力端子４２１Ｒに
接続され、他方のスリーステート・バッファｄ4 の入力
端子はプリンタＢ５０−２用のセントロニクスＩ／Ｆコ
ネクタ４２−２の入力端子４２２Ｒに接続されている。
ト・バッファｄ3 、ｄ4 から成り、それらのスリーステ
ート・バッファｄ3 、ｄ4 の出力端子は共にコネクタ４
２−３の上記出力端子４２３Ｒに接続され、その制御信
号入力端子は共にコネクタ４２−３の入力端子４２３Ｓ
に接続されている。また、一方のスリーステート・バッ
ファｄ3 の入力端子は、プリンタＡ５０−１用のセント
ロニクスＩ／Ｆコネクタ４２−１の入力端子４２１Ｒに
接続され、他方のスリーステート・バッファｄ4 の入力
端子はプリンタＢ５０−２用のセントロニクスＩ／Ｆコ
ネクタ４２−２の入力端子４２２Ｒに接続されている。
【００２５】そして、上記コネクタ４２−３の切替信号
入力端子４２３Ｓから入力される切替信号ｃが“Ｌ”レ
ベルとなると、各信号選択回路４１１Ｒのスリーステー
ト・バッファｄ3 からプリンタＡ５０−１用のセントロ
ニクスＩ／Ｆコネクタ４２−１の入力端子４２１Ｒから
入力される各種制御信号がコネクタ４２−３の各出力端
子４２３から出力され、切替信号ｃが“Ｈ”レベルとな
ると、各信号選択回路４１１Ｒのスリーステート・バッ
ファｄ4 からプリンタＢ５０−２用のセントロニクスＩ
／Ｆコネクタ４２−２の入力端子４２２Ｒから入力され
る各種制御信号がコネクタ４２−３の各出力端子４２３
から出力される。
入力端子４２３Ｓから入力される切替信号ｃが“Ｌ”レ
ベルとなると、各信号選択回路４１１Ｒのスリーステー
ト・バッファｄ3 からプリンタＡ５０−１用のセントロ
ニクスＩ／Ｆコネクタ４２−１の入力端子４２１Ｒから
入力される各種制御信号がコネクタ４２−３の各出力端
子４２３から出力され、切替信号ｃが“Ｈ”レベルとな
ると、各信号選択回路４１１Ｒのスリーステート・バッ
ファｄ4 からプリンタＢ５０−２用のセントロニクスＩ
／Ｆコネクタ４２−２の入力端子４２２Ｒから入力され
る各種制御信号がコネクタ４２−３の各出力端子４２３
から出力される。
【００２６】次に、図４の右方に、上記フィードバック
／分岐回路４１のフィードバック部４４０の一構成例を
示す。同図に示すように、フィードバック／分岐回路４
１のフィードバック部４４０は、プリンタケーブル３０
を介してホストコンピユータのＣＰＵ２１の短絡防止回
路２２から送信されてくる短絡防止検出信号線３４の往
路３４−１の信号を短絡防止検出信号線３４の復路３４
−２にフィードバック出力する短絡防止検出線４１２を
有しており、この短絡防止検出線４１２により、ＣＰＵ
２１内部の短絡防止回路２２から送信されてくる短絡防
止検出信号を、そのＣＰＵ２１内部の短絡防止制御回路
２２にフィードバック出力する。
／分岐回路４１のフィードバック部４４０の一構成例を
示す。同図に示すように、フィードバック／分岐回路４
１のフィードバック部４４０は、プリンタケーブル３０
を介してホストコンピユータのＣＰＵ２１の短絡防止回
路２２から送信されてくる短絡防止検出信号線３４の往
路３４−１の信号を短絡防止検出信号線３４の復路３４
−２にフィードバック出力する短絡防止検出線４１２を
有しており、この短絡防止検出線４１２により、ＣＰＵ
２１内部の短絡防止回路２２から送信されてくる短絡防
止検出信号を、そのＣＰＵ２１内部の短絡防止制御回路
２２にフィードバック出力する。
【００２７】また、同図の左方に、ＣＰＵ２１の内部に
設けられる上記短絡防止制御回路２２の一構成例を示
す。同図において、特に図示していない電源回路の出力
する電源を供給するための電源供給線２２１は、電磁リ
レー２２３のスイッチ２２３Ａを介して、分岐装置４０
に電源を供給するためのプリンタケーブル３０内の電源
供給線３１に接続される。また、電磁リレー２２３のコ
イル２２３Ｂは、一方の端子が上記電源供給線２２１に
接続され、他方の端子がＮＰＮバイポーラトランジスタ
Ｔr1のコレクタに接続されている。そして、上記電源供
給線２２１からコイル２２３Ｂに電流が供給されるとス
イッチ２２３Ａが閉じて、ホストコンピユータから分岐
装置４０へ電流が供給される。また、電源供給線２２１
は、抵抗Ｒ1 を介してプリンタケーブル３０の短絡防止
検出信号線３４の往路３４−１にも接続されている。
設けられる上記短絡防止制御回路２２の一構成例を示
す。同図において、特に図示していない電源回路の出力
する電源を供給するための電源供給線２２１は、電磁リ
レー２２３のスイッチ２２３Ａを介して、分岐装置４０
に電源を供給するためのプリンタケーブル３０内の電源
供給線３１に接続される。また、電磁リレー２２３のコ
イル２２３Ｂは、一方の端子が上記電源供給線２２１に
接続され、他方の端子がＮＰＮバイポーラトランジスタ
Ｔr1のコレクタに接続されている。そして、上記電源供
給線２２１からコイル２２３Ｂに電流が供給されるとス
イッチ２２３Ａが閉じて、ホストコンピユータから分岐
装置４０へ電流が供給される。また、電源供給線２２１
は、抵抗Ｒ1 を介してプリンタケーブル３０の短絡防止
検出信号線３４の往路３４−１にも接続されている。
【００２８】ＮＰＮバイポーラトランジスタＴr1は、エ
ミッタが接地されており、そのベースにはプルダウン抵
抗Ｒ2 及びプリンタケーブル３０の短絡防止検出信号線
３４の復路３４−２が接続されている。
ミッタが接地されており、そのベースにはプルダウン抵
抗Ｒ2 及びプリンタケーブル３０の短絡防止検出信号線
３４の復路３４−２が接続されている。
【００２９】次に、上記構成の実施例の動作について説
明する。先ず、プリンタケーブル３０により、ホストコ
ンピユータのＣＰＵ２１と分岐装置４０が接続される
と、図４に示すように、ホストコンピユータのＣＰＵ２
１の短絡防止制御回路２２と、分岐装置４０のフィード
バック／分岐回路４１とが、プリンタケーブル３０内の
電源供給線３１、短絡防止検出信号線３４の往路３４−
１、復路３４−２、及び前述した図２に示す他の複数の
信号線で接続される。
明する。先ず、プリンタケーブル３０により、ホストコ
ンピユータのＣＰＵ２１と分岐装置４０が接続される
と、図４に示すように、ホストコンピユータのＣＰＵ２
１の短絡防止制御回路２２と、分岐装置４０のフィード
バック／分岐回路４１とが、プリンタケーブル３０内の
電源供給線３１、短絡防止検出信号線３４の往路３４−
１、復路３４−２、及び前述した図２に示す他の複数の
信号線で接続される。
【００３０】そして、この接続により、短絡防止制御回
路２２は、ホストコンピユータの電源回路から電源供給
線２２１を介して供給される電源を、抵抗Ｒ1 及び短絡
防止検出信号線３４の往路３４−１を介してフィードバ
ック／分岐回路４１のフィードバック部４４０に供給す
る。このことにより、フィードバック部４４０は、短絡
防止検出線４１２により上記電源を、短絡防止検出信号
線３４の復路３４−２を介して短絡防止制御回路２２に
送り返す。
路２２は、ホストコンピユータの電源回路から電源供給
線２２１を介して供給される電源を、抵抗Ｒ1 及び短絡
防止検出信号線３４の往路３４−１を介してフィードバ
ック／分岐回路４１のフィードバック部４４０に供給す
る。このことにより、フィードバック部４４０は、短絡
防止検出線４１２により上記電源を、短絡防止検出信号
線３４の復路３４−２を介して短絡防止制御回路２２に
送り返す。
【００３１】このことにより、短絡防止制御回路２２の
ＮＰＮバイポーラトランジスタＴr1のベース・エミッタ
間が順方向バイアスされ、そのベースに電流が流れるよ
うになるので、ＮＰＮバイポーラトランジスタＴr1はオ
ンとなる。そして、その結果、電源供給線２２１からリ
レー２２３のコイル２２３Ｂに電流が流れ、発生した磁
力によってスイッチ２２３Ａが閉じて電源供給線２２１
から、その閉じたスイッチ２２３Ａ、及びプリンタケー
ブル３０の電源供給線３１を介して分岐装置４０に電源
が供給される。
ＮＰＮバイポーラトランジスタＴr1のベース・エミッタ
間が順方向バイアスされ、そのベースに電流が流れるよ
うになるので、ＮＰＮバイポーラトランジスタＴr1はオ
ンとなる。そして、その結果、電源供給線２２１からリ
レー２２３のコイル２２３Ｂに電流が流れ、発生した磁
力によってスイッチ２２３Ａが閉じて電源供給線２２１
から、その閉じたスイッチ２２３Ａ、及びプリンタケー
ブル３０の電源供給線３１を介して分岐装置４０に電源
が供給される。
【００３２】一方、誤って、分岐装置４０を用いずに、
図２に示す標準セントロニクスＩ／Ｆケーブル６１Ａ又
は標準セントロニクスＩ／Ｆケーブル６１Ｂを用いて、
プリンタＡ５０−１又はプリンタＢ５０−２が直接ホス
トコンピユータのセントロニクスＩ／Ｆコネクタ２６に
接続された場合には、図５に示すように、電源供給線３
１、短絡防止検出信号線３４の往路３４−１、及び復路
３４−２が、全てプリンタ（プリンタＡ５０−１又はプ
リンタＢ５０−２）側のインタフェース回路において接
地される。
図２に示す標準セントロニクスＩ／Ｆケーブル６１Ａ又
は標準セントロニクスＩ／Ｆケーブル６１Ｂを用いて、
プリンタＡ５０−１又はプリンタＢ５０−２が直接ホス
トコンピユータのセントロニクスＩ／Ｆコネクタ２６に
接続された場合には、図５に示すように、電源供給線３
１、短絡防止検出信号線３４の往路３４−１、及び復路
３４−２が、全てプリンタ（プリンタＡ５０−１又はプ
リンタＢ５０−２）側のインタフェース回路において接
地される。
【００３３】この結果、短絡防止制御回路２２は、電源
供給線３１から抵抗Ｒ1 及び短絡防止検出信号線３４の
往路３４−１を介して電源をプリンタのセントロニクス
Ｉ／Ｆコネクタ５０１ＡまたはセントロニクスＩ／Ｆコ
ネクタ５０２Ｂへ供給するが、往路３４−１が接地され
るため電源は、短絡防止制御回路２２に送り返されてこ
ない。このため、ＮＰＮバイポーラトランジスタＴr1
は、オフのままであり、電磁リレー２２３のコイル２２
３Ｂには電流が流れず、スイッチ２２３Ａは開いたまま
となる。このため、短絡防止制御回路２２内の電流供給
線２２１とプリンタＡ５０−１またはプリンタＢ５０−
２の接地線とが短絡されることはない。すなわち、ホス
トコンピユータのＣＰＵ２１とプリンタＡ５０−１また
はプリンタＢ５０−２とをセントロニクスＩ／Ｆケーブ
ル６１ＡまたはセントロニクスＩ／Ｆケーブル６１Ｂを
用いて直接接続しても、ホストコンピユータのＣＰＵ２
１の回路が破壊されることはない。
供給線３１から抵抗Ｒ1 及び短絡防止検出信号線３４の
往路３４−１を介して電源をプリンタのセントロニクス
Ｉ／Ｆコネクタ５０１ＡまたはセントロニクスＩ／Ｆコ
ネクタ５０２Ｂへ供給するが、往路３４−１が接地され
るため電源は、短絡防止制御回路２２に送り返されてこ
ない。このため、ＮＰＮバイポーラトランジスタＴr1
は、オフのままであり、電磁リレー２２３のコイル２２
３Ｂには電流が流れず、スイッチ２２３Ａは開いたまま
となる。このため、短絡防止制御回路２２内の電流供給
線２２１とプリンタＡ５０−１またはプリンタＢ５０−
２の接地線とが短絡されることはない。すなわち、ホス
トコンピユータのＣＰＵ２１とプリンタＡ５０−１また
はプリンタＢ５０−２とをセントロニクスＩ／Ｆケーブ
ル６１ＡまたはセントロニクスＩ／Ｆケーブル６１Ｂを
用いて直接接続しても、ホストコンピユータのＣＰＵ２
１の回路が破壊されることはない。
【００３４】次に、上述のようにしてホストコンピユー
タのＣＰＵ２１を上記分岐装置４０を介してプリンタＡ
５０−１またはプリンタＢ５０−２に接続した後の動作
を、再び図３を用いて説明する。
タのＣＰＵ２１を上記分岐装置４０を介してプリンタＡ
５０−１またはプリンタＢ５０−２に接続した後の動作
を、再び図３を用いて説明する。
【００３５】ホストコンピユータのＣＰＵ２１は、プリ
ンタＡ５０−１を介して印字出力を行う場合は、切替信
号ｃを“Ｌ”レベルにする。このことにより、図３に示
すように、上記“Ｌ”レベルの切替信号ｃは、切替信号
線３３を介して分岐装置４０内のコネクタ４２−３の入
力端子４２３Ｓに加えられる。この結果、分岐回路部４
１０内の複数の信号選択回路４１１Ｔのスリーステート
・バッファｄ1 は、その制御信号入力端子がアクティブ
となるので、コネクタ４２−３の複数の入力端子４２３
Ｔを介して入力されるＣＰＵ２１が送信する８ビットの
印字データ及び各種制御信号を、プリンタＡ５０−１用
のセントロニクスＩ／Ｆコネクタ４２−１の出力端子４
２１Ｔから出力可能となる。
ンタＡ５０−１を介して印字出力を行う場合は、切替信
号ｃを“Ｌ”レベルにする。このことにより、図３に示
すように、上記“Ｌ”レベルの切替信号ｃは、切替信号
線３３を介して分岐装置４０内のコネクタ４２−３の入
力端子４２３Ｓに加えられる。この結果、分岐回路部４
１０内の複数の信号選択回路４１１Ｔのスリーステート
・バッファｄ1 は、その制御信号入力端子がアクティブ
となるので、コネクタ４２−３の複数の入力端子４２３
Ｔを介して入力されるＣＰＵ２１が送信する８ビットの
印字データ及び各種制御信号を、プリンタＡ５０−１用
のセントロニクスＩ／Ｆコネクタ４２−１の出力端子４
２１Ｔから出力可能となる。
【００３６】そして、このことにより、ホストコンピユ
ータのＣＰＵ２１が、プリンタケーブル３０を介して分
岐装置４０に出力する８ビットの印字データａ1 〜ａ8
及び各種制御信号が、標準セントロニクスＩ／Ｆケーブ
ル６１Ａへ出力されるので、ホストコンピユータは、プ
リンタＡ５０−１に対し、所望の８ビットの印字データ
及びハンドシェイク用の制御信号を送信することが可能
となる。
ータのＣＰＵ２１が、プリンタケーブル３０を介して分
岐装置４０に出力する８ビットの印字データａ1 〜ａ8
及び各種制御信号が、標準セントロニクスＩ／Ｆケーブ
ル６１Ａへ出力されるので、ホストコンピユータは、プ
リンタＡ５０−１に対し、所望の８ビットの印字データ
及びハンドシェイク用の制御信号を送信することが可能
となる。
【００３７】一方、プリンタＡ５０−１は、分岐装置４
０を介してＣＰＵ２１の出力するストローブ信号がアク
ティブになったことを検出すると 分岐装置４０を介し
印字データａ1 〜ａ8 を受信して印字出力を行い、印字
終了後、アクノリッジ信号を分岐装置４０へ出力する。
そして、そのアクノリッジ信号は、セントロニクスＩ／
Ｆコネクタ４２−１を介して分岐装置４０内の分岐回路
部４１０の当該入力端子４２１Ｒに入力される。
０を介してＣＰＵ２１の出力するストローブ信号がアク
ティブになったことを検出すると 分岐装置４０を介し
印字データａ1 〜ａ8 を受信して印字出力を行い、印字
終了後、アクノリッジ信号を分岐装置４０へ出力する。
そして、そのアクノリッジ信号は、セントロニクスＩ／
Ｆコネクタ４２−１を介して分岐装置４０内の分岐回路
部４１０の当該入力端子４２１Ｒに入力される。
【００３８】上述したように、分岐回路４１０内の各信
号選択回路４１１Ｒのスリーテート・バッファｄ3 の制
御信号入力端子には、上記入力端子４２３Ｓを介して切
替信号ｃが“Ｌ”レベルとなって加わっているので、プ
リンタＡ５０−１がセントロニクスＩ／Ｆコネクタ４２
−１の入力端子４２１Ｒに出力するビジー信号や上記ア
クノリッジ信号等がコネクタ４２−３出力端子４２３Ｒ
からプリンタケーブル３０を介しホストコンピユータの
ＣＰＵ２１に送出される。
号選択回路４１１Ｒのスリーテート・バッファｄ3 の制
御信号入力端子には、上記入力端子４２３Ｓを介して切
替信号ｃが“Ｌ”レベルとなって加わっているので、プ
リンタＡ５０−１がセントロニクスＩ／Ｆコネクタ４２
−１の入力端子４２１Ｒに出力するビジー信号や上記ア
クノリッジ信号等がコネクタ４２−３出力端子４２３Ｒ
からプリンタケーブル３０を介しホストコンピユータの
ＣＰＵ２１に送出される。
【００３９】以上のようにして、ホストコンピユータの
ＣＰＵ２１は、分岐装置４０を介して、プリンタＡ５０
−１に所望の印字出力を行うことが可能になる。一方、
ＣＰＵ２１は、プリンタＢ５０−２により印字出力を行
う場合には、切替信号ｃを“Ｈ”レベルにする。
ＣＰＵ２１は、分岐装置４０を介して、プリンタＡ５０
−１に所望の印字出力を行うことが可能になる。一方、
ＣＰＵ２１は、プリンタＢ５０−２により印字出力を行
う場合には、切替信号ｃを“Ｈ”レベルにする。
【００４０】この結果、分岐回路４１０内の各信号選択
回路４１１Ｔのスリーテート・バッファｄ2 が、コネク
タ４２−３の各入力端子４２３Ｔを介して入力される８
ビットの印字データａ1 〜ａ8 及びハンドシェイク用の
制御信号等を、セントロニクスＩ／Ｆコネクタ４２２−
２の出力端子４２２Ｔから出力可能とする。
回路４１１Ｔのスリーテート・バッファｄ2 が、コネク
タ４２−３の各入力端子４２３Ｔを介して入力される８
ビットの印字データａ1 〜ａ8 及びハンドシェイク用の
制御信号等を、セントロニクスＩ／Ｆコネクタ４２２−
２の出力端子４２２Ｔから出力可能とする。
【００４１】このことにより、ホストコンピユータのＣ
ＰＵ２１は、分岐装置４０を介して印字データａ1 〜ａ
8 及びハンドシェイク用の制御信号等を、プリンタＢ５
０−２へ送信することが可能となる。
ＰＵ２１は、分岐装置４０を介して印字データａ1 〜ａ
8 及びハンドシェイク用の制御信号等を、プリンタＢ５
０−２へ送信することが可能となる。
【００４２】一方、プリンタＢ５０−２は、分岐装置４
０を介してＣＰＵ２１からアクティブのストローブ信号
を受け取った後、印字データａ1 〜ａ8 を受け取ると、
それらの印字データａ1 〜ａ8 を印字出力し、印字出力
後、アクノリッジ信号を分岐装置４０内のセントロニク
スＩ／Ｆコネクタ４２−２の入力端子４２２Ｒに出力す
る。
０を介してＣＰＵ２１からアクティブのストローブ信号
を受け取った後、印字データａ1 〜ａ8 を受け取ると、
それらの印字データａ1 〜ａ8 を印字出力し、印字出力
後、アクノリッジ信号を分岐装置４０内のセントロニク
スＩ／Ｆコネクタ４２−２の入力端子４２２Ｒに出力す
る。
【００４３】上述したように、分岐回路４１０内の各信
号選択回路４１１Ｒのスリーテート・バッファｄ4 の制
御信号入力端子には、切替信号ｃが“Ｈ”レベルとなっ
て加わっているので、上記セントロニクスＩ／Ｆコネク
タ４２−１の入力端子４２２Ｒに入力される上記プリン
タＢ５０−２が出力するビジー信号、アクノリッジ信号
等が、スリーテート・バッファｄ4 を介し、コネクタ４
２−３出力端子４２３ＲからホストコンピユータのＣＰ
Ｕ２１に出力される。
号選択回路４１１Ｒのスリーテート・バッファｄ4 の制
御信号入力端子には、切替信号ｃが“Ｈ”レベルとなっ
て加わっているので、上記セントロニクスＩ／Ｆコネク
タ４２−１の入力端子４２２Ｒに入力される上記プリン
タＢ５０−２が出力するビジー信号、アクノリッジ信号
等が、スリーテート・バッファｄ4 を介し、コネクタ４
２−３出力端子４２３ＲからホストコンピユータのＣＰ
Ｕ２１に出力される。
【００４４】以上のようにして、ホストコンピユータ
は、分岐装置４０を介して、プリンタＢ５０−２とハン
ドシェイク制御を行いながら、プリンタＢ５０−２を用
いて印字出力を行うことができる。
は、分岐装置４０を介して、プリンタＢ５０−２とハン
ドシェイク制御を行いながら、プリンタＢ５０−２を用
いて印字出力を行うことができる。
【００４５】このように、本実施例によれば、ホストコ
ンピユータをプリンタケーブル３０を介して分岐装置４
０に接続し、そのプリンタケーブル３０内で標準セント
ロニクスＩ／Ｆコネクタ規格で接地線として定義されて
いる４本の信号線を、ホストコンピユータのＣＰＵ２１
から分岐回路４０に電源を供給するための電源供給線３
１、ＣＰＵ２１が分岐装置４０に対しプリンタの接続切
り替えを指示するための切替信号線３３、及びプリンタ
ケーブル３０が分岐回路４０に接続されたことを通知す
るために短絡防止検出信号をＣＰＵ２１に対しフィード
バック出力するための、往路３４−１と復路３４−２か
ら成る短絡防止検出信号線３４の４本の信号線に用いる
ことにより、分岐装置４０に接続されるセントロニクス
Ｉ／Ｆ規格のコネクタ５０１Ａ、５０１Ｂを有するプリ
ンタＡ５０−１及びプリンタＢ５０−２を、ホストコン
ピユータ側で自動的に切り換え選択して、印字出力を行
うことができる。
ンピユータをプリンタケーブル３０を介して分岐装置４
０に接続し、そのプリンタケーブル３０内で標準セント
ロニクスＩ／Ｆコネクタ規格で接地線として定義されて
いる４本の信号線を、ホストコンピユータのＣＰＵ２１
から分岐回路４０に電源を供給するための電源供給線３
１、ＣＰＵ２１が分岐装置４０に対しプリンタの接続切
り替えを指示するための切替信号線３３、及びプリンタ
ケーブル３０が分岐回路４０に接続されたことを通知す
るために短絡防止検出信号をＣＰＵ２１に対しフィード
バック出力するための、往路３４−１と復路３４−２か
ら成る短絡防止検出信号線３４の４本の信号線に用いる
ことにより、分岐装置４０に接続されるセントロニクス
Ｉ／Ｆ規格のコネクタ５０１Ａ、５０１Ｂを有するプリ
ンタＡ５０−１及びプリンタＢ５０−２を、ホストコン
ピユータ側で自動的に切り換え選択して、印字出力を行
うことができる。
【００４６】なお、本実施例においては、分岐装置４０
に接続して自動的に切り換え選択可能なプリンタの台数
は、２台となっているが、本発明は、２台に限定される
ことなく、それ以上の任意の複数台プリンタをホストコ
ンピユータ等のホスト装置側で自動的に切り換え選択す
るようにすることも可能である。
に接続して自動的に切り換え選択可能なプリンタの台数
は、２台となっているが、本発明は、２台に限定される
ことなく、それ以上の任意の複数台プリンタをホストコ
ンピユータ等のホスト装置側で自動的に切り換え選択す
るようにすることも可能である。
【００４７】
【考案の効果】この考案によれば、コンピュータ等のホ
スト装置の標準的な１個のプリンタ用インタフェース
（セントロニクス・インターフェース等）に接続され、
ホスト装置からの制御により、接続されている複数のプ
リンタの中の任意のプリンタを、ホスト装置に自動的に
切換接続できる分岐装置を実現できるので、用途に応じ
て複数のプリンタを切換えて使用する場合、いちいちプ
リンタ用接続ケーブルを繋ぎ替える面倒な作業が不用と
なり、ホスト装置の小型化を妨げることなくプリンタ出
力業務を向上させることが可能となる。
スト装置の標準的な１個のプリンタ用インタフェース
（セントロニクス・インターフェース等）に接続され、
ホスト装置からの制御により、接続されている複数のプ
リンタの中の任意のプリンタを、ホスト装置に自動的に
切換接続できる分岐装置を実現できるので、用途に応じ
て複数のプリンタを切換えて使用する場合、いちいちプ
リンタ用接続ケーブルを繋ぎ替える面倒な作業が不用と
なり、ホスト装置の小型化を妨げることなくプリンタ出
力業務を向上させることが可能となる。
【図１】本考案のブロック図である。
【図２】一実施例のプリンタ分岐装置を介するホストコ
ンピユータと２台のプリンタとの接続構成を示す図であ
る。
ンピユータと２台のプリンタとの接続構成を示す図であ
る。
【図３】フィードバック／分岐回路内の分岐回路部及び
３このコネクタの構成例を示す図である。
３このコネクタの構成例を示す図である。
【図４】ＣＰＵの短絡防止制御回路の構成と、フィード
バック／分岐回路内のフィードバック部の構成及びそれ
らの接続方式を説明する図である。
バック／分岐回路内のフィードバック部の構成及びそれ
らの接続方式を説明する図である。
【図５】ＣＰＵの短絡防止回路が分岐装置を介さずに直
接プリンタの標準セントロニクス・インタフェースコネ
クタに接続された場合の動作を説明する図である。
接プリンタの標準セントロニクス・インタフェースコネ
クタに接続された場合の動作を説明する図である。
１ 分岐装置 １Ａ 切換接続回路 １Ｂ 短絡防止信号フィードバック回路 ２ 接続ケーブル ３ 短絡防止回路
Claims (1)
- 【請求項１】 ホスト装置のプリンタ用インタフェース
と所定の接続ケーブルにより接続され、ホスト装置から
上記接続ケーブル内の電源供給線を介して電源が供給さ
れ、上記ホスト装置から上記接続ケーブルを介して入力
される切換信号により、上記接続ケーブル内の上記ホス
ト装置からプリンタへの信号線を、複数のプリンタの中
のいずれか１つのプリンタへの信号線に切替接続する切
替接続回路と、 前記接続ケーブルを介して前記ホスト装置から送信され
てくる短絡防止信号を、前記接続ケーブルを介して前記
ホスト装置にフィードバック出力する短絡防止信号フィ
ードバック回路と、 を有する分岐装置と、 前記ホスト装置内に設けられ、前記ホスト装置が前記接
続ケーブルを介して前記分岐装置に接続されたとき、前
記分岐装置内の短絡防止信号フィードバック回路から前
記接続ケーブルを介して前記短絡防止信号がフィードバ
ック入力されたときのみ、前記接続ケーブル内の前記分
岐装置への電源供給線へ電源供給を行う短絡防止回路
と、 を有することを特徴とするプリンタ接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991107584U JP2574486Y2 (ja) | 1991-12-26 | 1991-12-26 | プリンタ接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991107584U JP2574486Y2 (ja) | 1991-12-26 | 1991-12-26 | プリンタ接続装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555231U JPH0555231U (ja) | 1993-07-23 |
| JP2574486Y2 true JP2574486Y2 (ja) | 1998-06-11 |
Family
ID=14462870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991107584U Expired - Fee Related JP2574486Y2 (ja) | 1991-12-26 | 1991-12-26 | プリンタ接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574486Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6874561B2 (ja) * | 2017-06-22 | 2021-05-19 | コニカミノルタ株式会社 | 画像形成装置の管理装置、画像形成装置の管理方法、画像形成装置管理用プログラム、および、画像形成システム |
-
1991
- 1991-12-26 JP JP1991107584U patent/JP2574486Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555231U (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| US7088137B2 (en) | System, method and program product for extending range of a bidirectional data communication bus | |
| EP0506594B1 (en) | Bi-directional parallel printer interface | |
| US20050021890A1 (en) | Multi-functional port | |
| US7533208B2 (en) | Hot plug control apparatus and method | |
| KR100273619B1 (ko) | 사용 상황 전달 장치 및 사용 상황 전달 방법 | |
| US4760516A (en) | Peripheral interrupt interface for multiple access to an interrupt level | |
| JP2574486Y2 (ja) | プリンタ接続装置 | |
| EP0540187B1 (en) | Apparatus and method for electrically switching between peripheral devices | |
| US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
| US5668716A (en) | Controller for two-way serial transmission and adapter for serial port | |
| US4635222A (en) | Interface device for converting a computer printer port into an input/output port | |
| KR940001560B1 (ko) | 콤퓨터 시스템 | |
| TW459197B (en) | Print port control device that is able to connect multiple devices and the control method | |
| US6876229B1 (en) | Method and system for providing bidirectional asynchronous communication | |
| EP0580600B1 (en) | Apparatus for driving both single-ended and differential computer buses | |
| JPH05119939A (ja) | プリンタのインターフエイス回路 | |
| JP2000043372A (ja) | プリンタの電源監視装置 | |
| JP3241055B2 (ja) | 遠隔電源制御システム | |
| JP2690362B2 (ja) | 双方向絶縁形ディジタル信号伝達回路 | |
| JP3136020B2 (ja) | 多重通信方式 | |
| US20100262723A1 (en) | Data exchange between an electronic payment terminal and a maintenance tool through a usb link | |
| JP3628817B2 (ja) | プリンタ用インタフェース切換装置及びこれを用いたプリンタ | |
| JPH03113938A (ja) | ライン接続回路 | |
| JPH07212551A (ja) | プリンタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |
|
| LAPS | Cancellation because of no payment of annual fees |