JPH0511726A

JPH0511726A - マルチプロセツサ，マルチスクリーンデイスプレイ及びそれらを用いたマルチスクリーンデイスプレイシステム

Info

Publication number: JPH0511726A
Application number: JP3185858A
Authority: JP
Inventors: Masanori Ogino; 正規荻野; Tadashi Fukushima; 忠福島; Takeo Yamada; 健男山田; Shigeyuki Shioya; 繁行汐谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-07-01
Filing date: 1991-07-01
Publication date: 1993-01-22
Anticipated expiration: 2015-08-28
Also published as: JP3080697B2; US5301021A

Abstract

(57)【要約】【目的】動柱像の傾斜歪み及び不連続妨害の解消され
たマルチスクリ−ンディスプレイシステムを提供する。【構成】第１行目用，第２行目用プログラマブルコン
パレータ２１，２２は、入力信号に対し、２倍の周波数
の垂直同期信号をＶＤ１，ＶＤ２を出力する。第１行目
用，第２行目用プログラマブルカウンタ２４，２５は、
垂直アドレス信号Ｙ１，Ｙ２を出力する。これにより、
フレームメモリ２１への書き込み速度と読み出し速度を
合致させると共に、境界部タイミング偏差を解消させ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多数のプロジェクタユ
ニットをマトリクス状に配列してなるマルチスクリーン
ディスプレイシステムに関する。

【０００２】

【従来の技術】マルチスクリーンディスプレイシステム
の一般的な構成を図２に示す。同図で１は信号源，２は
マルチプロセッサ，３はマルチスクリーンディスプレイ
である。同図は、２行２列の場合を示す。１−１，１−
２，……等は、各々、第１行１列，第１行２列，……の
スクリーンであり、マルチスクリーンプロセッサからの
出力信号Ｄ_1-1，Ｄ_1-2，……に対応する。

【０００３】単位ディスプレイユニットの詳細構成を図
３に示す。同図で、４は投写用ＣＲＴ，５は投写用レン
ズ，６はスクリーンである。

【０００４】図４に従来技術におけるマルチプロセッサ
２の詳細構成を示す。同図でＶＤ_i,ＨＤ_i及びＤ_iは入力
垂直同期信号，入力水平同期信号及び画像信号である。
７は位相検波器，８は電圧制御発振器（以下、ＶＣＯと
略記），９は水平アドレス(Ｘ）発生用プログラマブル
カウンタである。７，８，９は周知のＰＬＬ（PhaseLoc
k Loop)を形成する。一例としては、入力信号の垂直／
水平走査周波数は約60Hz／32kHz,総走査線数約500本，
ＶＣＯの発振周波数は約30MHzである。

【０００５】10は垂直アドレス（Ｙ）発生用プログラマ
ブルカウンタであり、出力水平同期パルス（ＨＤ_O）の
数をカウントし、垂直同期信号ＶＤ_i によってリセット
される。11はＡＤコンバータ，12はシリアル信号をパラ
レル信号に変換するためのＳＰ変換器である。13はフレ
ームメモリであり、Ｍ_1-1は１行１列用メモリ，Ｍ_1-2は
１行２列用メモリ，Ｍ_2-1は２行１列用メモリ，Ｍ_2-2は
２行２列用メモリであって、それぞれ、第１メモリと第
２メモリから成る，14はラインメモリである。

【０００６】図５に、従来技術の図４の動作原理を示
す。15はタイミングチャートである。その横軸ｔは時間
でフレーム単位で記してある。縦軸は、メモリアドレス
である。Ｍ_1-1,₁ は1行1列用第1メモリ，Ｍ_2-1,₁ は２
行１列用第１メモリ，Ｍ_1-1,₂は１行１列用第２メモ
リ，Ｍ_2-1,₂ は２行１列用第２メモリで、図４の13に対
応する。２列目に対応するメモリは図５では略してあ
る。

【０００７】同図で、例えば、Ｗ₃ はフレーム３の画像
信号がメモリに書き込まれることを示す。Ｒ₃ はフレー
ム３の画像信号がメモリから読み出されることを示す。
読み出された出力信号は、図４のラインメモリ14を経
て、Ｄ_1-1，Ｄ_2-1 として出力され、図２のマルチスク
リーンディスプレイ３に供給される。従来技術において
は、マルチスクリーンディスプレイ３の垂直／水平走査
周波数は入力信号と同じく約60HZ／32kHzであった。既
述入力信号の走査線数計約500本は上段用（第１行用）2
50本と下段用（第２行用）250本に分けて、各々フレー
ムメモリＭ_1-*及びＭ_2-*に書き込まれ、図５に示すタイ
ミングで並行して読み出される。ラインメモリ14は、同
一走査線に対応する画像信号を２回繰り返し出力するた
めのものである。

【０００８】ところで、従来技術においては、図５の16
に示す通り、動柱像の不連続妨害及び傾斜歪みが生じる
という欠点があった。

【０００９】図５の16において、矩形枠16−1はスクリ
ーン全体の枠である。不連続斜め線16−２は、垂直動柱
像である。即ち、本来垂直状の柱が右方へ速度ｖで動い
ているべきであるにもかかわらず、同図16−２の通り歪
んで見えてしまう。この現象を発明者は、下記の通り、
定量的に解明した。不連続幅を△ｘとすると、これは約
ｖ△ｔに等しい。ここに、△ｔは、図５の15に△ｔと記
された時間差であり、垂直走査期間約15ｍｓに等しい。
従って、約15mm／15ms（１ｍ／ｓ）で動く物体の場合ス
クリーンの上／下の継ぎ目において約15mmの不連続を生
じてしまう（これを不連続妨害という）。また、図５の
１５において、画像信号がメモリに書き込まれる際の傾
斜（書き込み速度を表す実線の傾斜）と、メモリから読
み出される際の（読み出し速度を表す点線の傾斜）と、
が異なるため、本来垂直であるべき動体が△ｘ／Ｈ（こ
こにＨはスクリーンの高さ）だけ傾むいてしまう（これ
を傾斜歪みという）。以上で図４，図５の説明を終る。

【００１０】図６に４行４列の場合における従来技術の
タイミングチャート17及び動柱像の見え方18を示す。

【００１１】図７に、従来技術における改善例を示す。
同図は、４行４列用の場合を示し、図４のフレームメモ
リ13は各４組づつ使用される。19はタイミングチャート
であり、20は動柱像の見え方である。同図から判る通
り、スクリーンの継目部における不連続妨害は解消され
るが、傾斜歪みは残留するという問題点があった。ま
た、フレームメモリが多数組必要とされるという問題点
があった。

【００１２】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術の問題点を克服して、動柱像の不連続妨害及び
傾斜歪みを解消し得るマルチスクリーンディスプレイシ
ステムを提供することにある。本発明の他の目的は、必
要メモリ素子の量を極力低減することにある。本発明の
他の目的は、投写用ＣＲＴの蛍光体の発光効率を改善す
る手段を提供することにある。

【００１３】本発明の他の目的は、投写用ＣＲＴの蛍光
体の発光効率の非直線性を補償する手段を提供すること
にある。本発明の他の目的は、抵フレーム周波数で高精
細度のコンピューターを信号源として利用できるマルス
クリーンディスプレイシステムを提供することにある。
本発明の他の目的は、単位ディスプレイユニットに液晶
パネルを利用して、マルチスキャン機能を実現すること
にある。

【００１４】

【課題を解決するための手段】上記した目的を達成する
ため、本発明においては、マルチプロセッサが、各単位
ディスプレイユニット用出力信号の垂直走査周波数を高
周波数化するための垂直走査フォーマット変換手段を備
える。また、本発明においては、ビームスポットサイズ
調整手段或いは非直線度調整手段を備える。

【００１５】

【作用】前記垂直走査フォーマット変換手段は、出力信
号の垂直走査周波数を入力信号のそれのｎ（ｎは１より
大きい数）倍に変換する。各単位ディスプレイユニット
は、信号源の１フレームの期間内にｎフィールド同一画
像を映出する。従って、これにより、各ユニットスクリ
ーンの上／下境界部の表示タイミングがほぼ合致する。
従って、動柱像の境界部不連続が解消される。また、ス
クリーン全体の上端から下端までの垂直走査時間は、１
フィールド当り、（１／ｎフレーム×ｎ行＝１）入力信
号の１フレーム時間と同じであるため、動柱像の斜傾歪
みが解消される。

【００１６】また、前記ビームスポットサイズ調整手段
は、マルチスクリーンディスプレイのＣＲＴのビームス
ポットサイズを、走査線数の粗密に応じて調整し、少な
く共縦方向の実効スポットサイズを、ほぼ走査線間隔に
合致させる。そうすることによって蛍光体の利用効率の
向上が図られる。また、前記非直線度調整手段は、蛍光
体の発光効率の非直線性が垂直走査周期及びスポットサ
イズに依存して変化するのを補正する作用を有する。

【００１７】

【実施例】本発明の第１の実施例を図１に示す。同図
は、マルチプロセッサ２の構成を示す。同図には示さな
いが図２と同じく、信号源１，マルチスクリーンディス
プレイ３と共に使用される。また、マルチスクリーンデ
ィスプレイ３には、周知のマルチスキャン式ディスプレ
イが使用される。マルチスキャン式ディスプレイとは、
広範囲の水平／垂直走査周波数に追従可能でかつ、その
水平／垂直，位置／サイズを外部から制御可能なもので
ある。

【００１８】図１において、７〜12は、既述従来技術の
図４と同じである。21はフレームメモリであり、
Ｍ_1-1，Ｍ_1-2は第１行目用メモリ、Ｍ_2-1，Ｍ_2-2は第２
行目用メモリである。Ｄ_1-1，Ｄ_1-2は第１行目用画像信
号出力である。Ｄ_2-1，Ｄ_2-2は第２行目用画像信号出力
である。22は第１行目用プログラマブルコンパレータ，
23は第２行目用プログラマブルコンパレータであり、そ
れらの出力ＶＤ₁，ＶＤ₂は第１，第２行目用垂直同期信
号出力である。24，25は第１，第２行目用垂直アドレス
信号Ｙ₁，Ｙ₂発生用プログラマブルカウンタである。11
0はマイクロプロセッサユニット(以下、ＭＰＵと略す
る。)であり、111は垂直位置，サイズ設定信号出力，11
2は水平位置，サイズ設定信号出力で、それぞれ、後続
する既述マルチスキャン式ディスプレイへ伝送される。
ＭＰＵ110は、９，10，21，22，23，24の各プログラマ
ブル部をも制御するが、同図には、表示の簡潔化のため
略してある。以上で図１の構成の説明を終り、次にその
動作を、図８を引用しながら説明する。

【００１９】図８の26はタイミングチャートであり、そ
の横軸はフレーム単位の時間である。縦軸は図１のフレ
ームメモリ21のアドレス座標である。Ｍ_1-1，Ｍ_1-2は第
１行目用メモリ、Ｍ_2-1，Ｍ_2-2は第２行目用メモリであ
る。同図で、例えば、Ｗ₁ は入力信号のフレーム１がフ
レームメモリ21の各アドレスに順次書き込まれることを
示す。Ｒ₁ はＷ₁ と同時に、入力信号のフレーム１が出
力端子(図１のＤ_i-j）に出力されることを示す。Ｒ₁′
は、フレームメモリからフレーム１の信号が出力される
ことを意味する。Ｗ₂ は入力信号のフレーム２がフレー
ムメモリ21に書き込まれることを示す。なお、Ｗ₁，
Ｒ₁′，Ｗ₂は時間軸上ほぼ等間隔である。

【００２０】従って、この場合、各出力画像信号Ｄ_i-j
の水平走査周期は、従来技術と同じく、入力信号のそれ
に合致するが、一方、垂直走査周期は約半分となる。即
ち、垂直走査周波数は約２倍となる。このため、コンパ
レータ22，23からは、２倍の周波数の垂直同期信号ＶＤ
₁，ＶＤ₂を出力する。その詳細は後述する。

【００２１】一般にｎ行からなるマルチスクリーン方式
の場合には、ほぼｎ倍の周波数の垂直同期信号を出力す
る。図８のタイミングチャート26においては、従来技術
の図５における境界部タイミング偏差△ｔが解消さてい
る。従って、動柱像の不連続妨害を発生しない。また、
図８の26において、書き込み速度を表す実線の傾斜と読
み出し速度を表す点線の傾斜は合致している。従って、
動柱像が傾斜歪みを発生することがない。従って、図８
の27に示す通り、動柱像は、忠実に再生される。以上で
図８の説明を終る。

【００２２】図９は、本発明を４行構成のマルチスクリ
ーンに適用した例を示す。同図で28はタイミングチャー
ト，29は動柱像の見え方である。Ｗ₁はフレーム１の書
き込み出力，Ｒ₁は直接出力、Ｒ₁′，Ｒ₁′′，
Ｒ₁′′′は読み出し出力である。以上で図９の説明を
終る。

【００２３】次に、図１のコンパレータ22，23及び垂直
アドレス（Ｙ₁，Ｙ₂）発生用カウンタ24，25の詳細につ
いて説明する。その詳細は出力アドレス信号Ｙ₁，Ｙ₂を
入力アドレス信号Ｙの関数として表現し、かつ、出力垂
直同期信号ＶＤ₁，ＶＤ₂の始まりタイミングを入力アド
レス信号Ｙの関数として規定することに帰する。

【００２４】入力垂直アドレス信号Ｙは、入力垂直同期
信号の始まりを原点として数えた走査線数を表す。即
ち、入力信号の垂直方向座標と見なし得るものである。
一般にｎを行数の合計を表す２以上の整数として、ｋ行
目書き込み用垂直アドレス信号Ｙ_kはＹの関数として、
次式によって規定される。

【００２５】

【００２６】上式において、Ｔ_DBは後続ディスプレイの
垂直ブランキング期間、Ｔ_DHは出力画像信号の水平周
期、ｂは後続ディスプレイの垂直ブランキング期間内の
走査線数または若干大き目の数、Ｓ_OPは１行当りの有効
走査線本数である。Ｂは全スクリーンの上端に対応する
入力走査線番号である。フレームメモリ21への書き込み
時において、Ｙ_kの値が零となった時に、ｋ行目に対応
する垂直同期信号ＶＤ_kがトリガされる。即ち、プログ
ラマブルコンパレータ22，23には、ＭＰＵ110によって
予め式(2)に示すＹの値が格納されていて、比較結果に
基づき、ＶＤ_kを発生する。

【００２７】

【００２８】以上で書き込み時におけるＹとＹ_kとの関
係の説明を終る。次に、フレームメモリ21からの第ｋ回
目の読み出し時におけるＹとＹ_k及びＶＤ_kとの関係を式
(3)，(4)に記す。第ｋ回目の読み出しとは、例えば、図
８，９において、Ｒ′は１回目の読み出しであり、図９
において、Ｒ′′，Ｒ′′′は２回目，３回目の読み出
しである。

【００２９】

【００３０】式(3)，(4)において、Ｓ_Iは入力信号の総
走査線数である。ｈＳ_Iが行数ｎで割切れない場合は小
数点以下を水平アドレスＸ（図１の22,23への入力Ｘ）
で補えば良い。そうすると、後続ＣＲＴ投写形ディスプ
レイは、いわゆるインタレース動作をする。式(3)にお
いて、Ｙ_kは第ｋ行用垂直アドレスであるからして、整
数である。その値は０〜Ｓ_I／ｎの間にある。式(3)にお
いて〔〕の記号の意味は〔〕の数に近い整数の意味
である。これは、小数点以下を切り捨てる形式のGauss
記号であっても良いし、四捨五入式でも良いし、小数点
以下切り上げ式であっても良い。また、式(3)，(4)にお
いて、入力アドレスＹは入力信号の総走査線数Ｓ_Iを周
期とする周期関数であるが故に、Ｙの値はＳ_Iをmodulus
として計算される。式(4)の代りに式(5)を用いても良
い。この場合には、図1において、プログラマブルコン
パレータ22，23ヘの入力水平アドレスＸは不要となる。
また、その場合、後続ディスプレイはいわゆるノンイン
タレース動作をする。

【００３１】以上の説明から理解される通り、図１にお
いて、プログラマブルコンパレータ22，23は、式(2)及
び式(4)または式(5)に基づき、ＶＤ_kを発生し、同時に
プログラマブルカウンタ24,25をリセットする。プログ
ラマブルカウンタ24，25は水平パルス（ＨＤ_O）をカウ
ントし、その結果、出力されるＹ_kは、自動的に式(1)，
(3)を満たすものとなっている。

【００３２】尚、図１において、プログラマブルコンパ
レータ22，23は、式(1)のＹ_kの値が０〜Ｓ_I／ｎの期
間、フレームメモリ21への書き込みをイネーブル（ENAB
LE）する。以上で本発明の基本実施例の要部22〜25につ
いての説明を終る。

【００３３】次に、式(3)，(5)において、〔〕の意味
を小数点以下を切り上げた整数と定義した場合に対応す
る実施例を第２の実施例として図10に示す。同図は要部
のみを示し、ｋ＝１の場合に対応する。

【００３４】同図において、22，24は図１の22，24に対
応する。30，31，32はＰＬＬを形成し、その入力は周波
数ｆ_H の水平パルスであり、その出力は周波数ｎｆ_H の
水平パルスである。ここにｎはマルチスクリーンディス
プレイの行数である。32はカウント数ｎのプログラマブ
ルカウンタである。33はプログラマブルコンパレータ
で、式(2)に基づき、パルスを出力し、後続プログラマ
ブルカウンタ34をリセットする。34は入力信号の総走査
線数Ｓ_Iをカウントするプログラマブルカウンタで、カ
ウントＳ_I 毎にENABLEパルスを出力し、後続モノマルチ
バイブレータ35に与える。モノマルチバイブレータ35
は、該ENABLEパルスを得て後、最初の水平パルスによっ
てトリガされて、垂直同期パルスＶＤ₁ を発生する。該
ＶＤ₁ によってプログラマブルカウンタ24はリセットさ
れる。プログラマブルカウンタ24はその後入力水平パル
スをカウントし続け、式(1)，(3)に合致する出力Ｙ₁ を
発生する。該Ｙ₁ は、既述図１のフレームメモリ21への
アドレスＹ₁ として使用される。また上記ＶＤ₁は、後
続第１行目ディスプレイへの垂直同期信号として供給さ
れる。

【００３５】プログラマブルカウンタ32の出力パルスの
周波数はｎｆ_H であるが故に、Ｓ_Iのカウンタ24の出力
のパルスの繰り返し周波数はｎｆ_v（ここにｆ_vは入力信
号の垂直周波数）となる。従って、その効果は、図８の
27，図９の29に記した通りである。

【００３６】次に、式(1)〜(5)におけるＢの値の選定に
関る注意事項について記す。Ｂの値は既述の通り、マル
チスクリーンディスプレイ上の上端に対応する走査線番
号であり、その原点は、入力垂直同期信号ＶＤ_iの始点
である。既述の通り１行当りの有効走査線数はＳ_OPであ
るからして、ｎ行合計では、ｎＳ_OPとなる。従って、下
端に対応する走査線番号は、Ｂ＋ｎＳ_OPである。

【００３７】一方、後続ＣＲＴ投写形ディスプレイの垂
直ブランキング期間は有限の値であるからして、それに
対応する走査線本数ｂ（式(1)参照）も有限である。ｎ
行合計のブランキング本数ｎｂが入力信号のブランキン
グ本数Ｓ_IBより小さい場合は、問題は生じない。しか
し、逆の場合には入力画像信号の一部（ｎｂ−Ｓ_IB）を
捨てることになる。

【００３８】従って、Ｂの値をＳ_IBに等しく設定すれ
ば、画面上端は正常で、画面下端の一部を捨てることに
なる。逆にＢの値をｎｂに等しく設定すれば、画面下端
は正常で画面上端の一部を捨てることになる。Ｂの値を
Ｓ_IBとｎｂとの中間に設定すれば、画面上／下端におい
て等量ずつ捨てることになる。

【００３９】上記中、最後の方法が一般用途に推しょう
される。その際、予め図１の信号源１において、有効情
報の領域を局限しておくことが推しょうされる。その場
合、有効情報の始点の走査線番号は、0.5（Ｓ_IB＋ｎ
ｂ）であり、終点はＳ_I−0.5（ｎｂ−Ｓ_IB）である。従
って、始点〜終点間の有効部はＳ_I−ｎｂとなる。

【００４０】図１に記した本発明のシステムにおいて
は、垂直周波数はｎ倍化されるが、水平周波数は保存さ
れる。従って、過大水平ブランキング期間の問題は生じ
ない。

【００４１】次に、上記垂直上下端情報切り捨ての問題
を克服し得る実施例として、その要部を図11に示す。同
図において、37〜45は、図１の7〜10，22〜25に相当す
る。37，38，39は（39は行数ｎをカウントするプログラ
マブルカウンタである。）ＰＬＬであり、垂直周波数を
ｎ倍化する。その出力に出力垂直同期信号ＶＤ_Oを得
る。該ＶＤ_Oは後続ディスプレイ部の各行において共用
される。

【００４２】42はＳ_OP＋ｂ（式(1)）をカウントするプ
ログラマブルカウンタである。40，41，42はもうひとつ
のＰＬＬを形成し、その出力に、読み出し専用の垂直ア
ドレスＹ_Rと水平パルスＨＤ_oを発生する。38，41，44は
各々ＶＣＯであり、その発振周波数はほぼ３ｆ_v，
ｆ_H′，ｆ_Pである。ここにｆ_Pは画像信号のクロック周
波数である。また、ｆ_H′は入力信号の水平周波数ｆ_Hよ
り若干高い。45は水平周期当りのクロック数をカウント
するプログラマブルカウンタである。37，40，43は位相
検波器である。43，44，45はもうひとつのＰＬＬを形成
し、その出力に、読み出し専用の水平アドレスＸ_Rを発
生する。該出力Ｙ_RとＸ_Rとは、図１におけるフレームメ
モリ21の各々へのアドレスとして共通して用いられる。
また、該出力ＶＤ_OとＨＤ_Oとは、後続ディスプレイの各
々への入力同期信号として共通して用いられる。

【００４３】尚、図１のフレームメモリ21への書き込み
は22〜25の系統によって式(1)に基づき22〜25の系統に
よって既述の通り行なわれる。図11に示す第３の実施例
の動作原理は図12に示す通りである。同図は２行２列の
場合を示す。同図において46はタイミングチャートであ
り、47は動柱像の見え方を示す。

【００４４】タイミングチャートにおいて、横軸はフレ
ーム単位の時間である。縦軸はフレームメモリのアドレ
ス座標である。フレームメモリは、書き込みと読み出し
とを交互に行う必要上、図４に示した様に、２組使用さ
れる。Ｗ₁は入力信号のフレーム１を第１組のフレーム
メモリに書き込むタイミングを示す。Ｒ₁，Ｒ₁′は該信
号をフレームメモリから読み出し、後続ディスプレイへ
出力するタイミングを示す。Ｒ₂，Ｒ₂′は該信号をフレ
ームメモリから読み出し、後続ディスプレイへ出力する
タイミングを示す。Ｗ₃は入力信号のフレーム３を第１
組のフレームメモリヘ書き込むタイミングを示す。以下
同様である。同図から判る通り、２行のディスプレイユ
ニットの境界部において、微小な時間差△を生じる。し
かし、△の値は、ディスプレイの垂直帰線期間約0.5ms
のオーダーであるため、既述従来技術の図５における約
16msに比べて約１／30のオーダーである。

【００４５】従って、動柱像47の不連続幅εの大きさは
従来技術の約１／30に低減される。従って、主観上殆ど
検知されない。以上で図12の説明を終る。

【００４６】図11において、（Ｓ_OP＋ｂ）をカウントす
るプログラマブルカウンタ42は、そのＳ_OPの値を自在に
設定できる。Ｓ_opは既述の通り１行当りの有効走査線数
である。Ｓ_OPを入力信号の有効走査線数Ｓ_IPの１／ｎに
選べば、スクリーン全体に上／下端の欠けなしで入力信
号を映出できる。これが第３の実施例に特有の効果であ
る。

【００４７】第１の実施例においては、その出力水平周
波数を入力信号の水平周波数と合致させていたために１
行当りの有効走査線数Ｓ_OPと後続ディスプレイの垂直ブ
ランキング期間の走査線数ｂとの和（Ｓ_OP＋ｂ）をＳ_I
／ｎにほぼ合致させる必要があった。従って、スクリー
ン全体の有効走査線数はｎＳ_OP即ち（Ｓ_I−ｎｂ）に制
約されていた。これに対し、第３の実施例においては、
図11のＰＬＬ40，41，42の作用によって、その出力水平
周波数を高めることができる。即ち、Ｓ_OPを任意に選定
できる。以上で第３の実施例の説明を終る。

【００４８】図１におけるＳＰ変換器は従来技術の図４
におけるそれと同じ周知のものであるが、本発明の実施
の便宣の目的で、その詳細構成を図13に示す。同図で点
線で囲った部分がＳＰ変換器に相当する。

【００４９】12−１，12−２，12−３はスイッチであ
る。12−４，12−５，12−６，12−７はラインメモリで
ある。ラインメモリは、各列毎に２組使用し、書き込み
と読み出しを交互に行う。12−８は、第１列用書き込み
アドレス発生器，12−９は第２列用書き込みアドレス発
生器，12−10は読み出しアドレス発生器である。図14に
その動作原理説明用タイミングチャートを示す。横軸は
時間であり、その単位はラインである。縦軸はラインメ
モリのアドレス位置である。

【００５０】Ｗ₁ は入力信号のライン１を第１組のライ
ンメモリＬ_*-1,1（第１列用）とＬ_*-2,₁（第２列用）と
に書き込むタイミングを示す。Ｒ₁は該信号を読み出す
タイミングを示す。以下同様である。読み出された信
号、即ち、第１列用のＤ_*-1と第２列用のＤ_*-2とは、図
１における既述の後続フレームメモリ21へ伝送される。

【００５１】次に、図13の12−８〜12−10のアドレス発
生部について定量的に記す。一般に第Ｇ列目用書き込み
アドレス番号をＬ_gとすると、Ｌ_gは入力水平アドレスの
関数として、式(6)によって与えられる。

【００５２】

【００５３】式(6)において、入力水平アドレス番号Ｘ
の原点は、入力水平同期信号ＨＤ_iの始点である。出力
Ｌ_gの原点は、ラインメモリのアドレスの始点である。
Ａはマルチスクリーン全体の左端（始端）に対応する入
力信号のタイミングをアドレス番号で表したものであ
る。Ｔ_OPは、１列当りの有効表示画素数である。従っ
て、合計ｎ列の場合、ｎＴ_OPはマルチスクリーン全体の
水平方向の総画素数に相当する。ａは後続ディスプレイ
の水平ブランキング期間中の画素数または、これより若
干大きい数である。（ａ＋Ｔ_OP）はディスプレイの水平
周期当りの画素数であり、これは、通常は入力信号のそ
れの１／ｎに等しくなるように設定される。また、通常
はａの値はＡ／ｎに等しく設定される。

【００５４】以上の説明から理解される通り、図13の書
き込み用アドレス発生部12−８，12−９は、プログラマ
ブルコンパレータとカウンタとによって構成できる。一
方、読み出し用アドレス発生部12−10は、式(7)に基づ
いて、ラインメモリ用読み出しアドレスＬ_Rを発生す
る。

【００５５】

【００５６】同式において、〔〕は既述の近似整数記
号である。ａがＡ／ｎに等しい場合には、単純に１／ｎ
カウンタを使用できる。一般にはプログラマブルコンパ
レータとカウンタとによって構成できる。以上で図１の
ＳＰ変換部12の説明を終る。

【００５７】次に第３の実施例の変形例を第４の実施例
として、図15に示す。同図は要部のみを示す。図１にお
ける11，12，21，110の部分は、本実施例においても共
通に使用される。また、フレームメモリ21は図４に示し
た様に２組使用される。図15において、7，8，9，10の
部分は図１と同じである。42，43，44，45の部分は図11
と同じである。22，23，24，25の部分は図１と同じであ
る。但し、式(1)に対応するフレームメモリへの書き込
みアドレス発生部のみを使用する。従って、その出力に
書き込み専用アドレスＹ_1w，Ｙ_2wを得る。前者は第１行
用，後者は第２行用である。

【００５８】113は出力水平同期信号ＨＤ_oを発生するた
めのプログラマブルカウンタであり、本実施例の要部で
ある。該カウンタ113のカウント数Ｍ′は式(8)に基づ
き、ＭＰＵ110から設定される。

【００５９】

【００６０】式(8)の等号を成立させると、出力垂直周
波数は、入力信号の垂直周波数の丁度ｎ倍となり、第３
の実施例と等価となる。式(8)において、Ｍはプログラ
マブルカウンタ９のカウント数であり、これは、入力信
号（信号源）の水平周期当りの総画素数に等しい。Ｓ_I
は既述の通り入力信号の総走査線数である。ｎは行数で
ある。（Ｓ_OP＋ｂ）は既述の通り、後続各ディスプレイ
の総走査線数である。Ｓ_I は既述の通り、通常は、ｎ
(Ｓ_OP＋ｂ）より小さい。従って、Ｍ′はＭより小さ
い。従って、図15においてカウンタ113の出力水平同期
信号ＨＤ_O は、入力ＨＤ_iに比べてより高頻度で発生す
る。即ち、その出力周波数ｆ_H′は入力のｆ_Hより高くな
る。

【００６１】図15において、Ｙ_1w，Ｙ_2w，Ｙ_wは、図１
の各フレームメモリ21への書き込み用アドレスとして使
用される。Ｙ_R，Ｘ_Rは図１の各フレームメモリ21からの
読み出し用アドレスとして使用される。ＨＤ_O，ＶＤ_Oは
後続各ディスプレイへの水平／垂直の同期信号として使
用される。

【００６２】図15に対応するタイミングチャートは第３
の実施例に対応する図12の46とほぼ同じである。但し、
この第４の実施例においては、出力垂直同期信号の位相
は式(8)の近似誤差に基づきゆっくりとドリフトする。
該ドリフトに起因する書き込みプロセスと読み出しプロ
セスとの衝突は、いわゆるタイムベースコレクタの分野
において周知の次述の原理に基づいて容易に回避でき
る。

【００６３】図12において、既述の通り、第１組のフレ
ームメモリと第２組のフレームメモリが存在する。第１
組の第１行目のフレームメモリへの書き込み動作が終了
して後、第２組の第１行目のフレームメモリへの書き込
みが終了するまでの期間（入力信号の１垂直周期に相当
する。）は、第１組のフレームメモリからの読み出し開
始を許可し、かつ、該期間中は、第２組のフレームメモ
リからの読み出し開始を禁止する。該期間は、図12の時
間軸上に波線で記してある。残余の期間は逆に第２組の
フレームメモリからの読み出し開始を許可し、第１組の
フレームメモリからの読み出し開始を禁止する。図12の
46に示すタイミングチャートは上記原則を満たしてい
る。上記原則に基づいて、同一フレームメモリにおける
書き込みプロセスと読み出しプロセスとの衝突を回避で
きる。従って、式(8)の近似等号を満たす必要はない。

【００６４】第４の実施例のひとつの特殊な場合とし
て、Ｍ′の値をＭと等しく選定する場合には、図15のプ
ログラマブルカウンタ113，45を９で代用できる。これ
を第５の実施例として、その要部を図16に示す。同図に
おいて、７，８，９，10，22，23，24，25は図15と同じ
である。42は図11，図15と同じである。

【００６５】第５の実施例の動作原理を図17に示す。同
図の114はタイミングチャートである。その横軸は時間
でその単位はフレームである。波線は、既述の読み出し
開始メモリ選択期間である。縦軸はフレームメモリのア
ドレス座標である。115は動柱像である。

【００６６】図12と図17とを比べて理解されるように、
図16，図17においては、水平周波数ｆ_Hが入出力間で合
致しているために、動柱像は傾斜歪みを発生しない。行
間境界の不連続幅は、図12の場合と同様に極く小さい。
114において、Ｒ₄′の読み出しプロセスが欠如している
原因は、出力垂直周波数ｆ_v′が２ｆ_v より若干低いた
めである。該欠如に起因する再生画面上の違和感は極小
であり、十分許容できるオーダーである。何故なら
Ｒ₁，Ｒ₁′，Ｒ₂，Ｒ₂′，Ｒ₃，Ｒ₃′，Ｒ₄，Ｒ₅，
Ｒ₅′……の各読み出しサイクルは定周期：１／ｆ_v′で
発生するからである。本実施例においては、図16の水平
アドレス発生用プログラマブルカウンタ９の出力Ｘを書
き込み用と読み出し用とに共用できるという長所があ
る。尚、本実施例における入力垂直周波数ｆ_vと出力垂
直周波数ｆ_v′との定量的関係は、式(9)に示す通りであ
る。

【００６７】

【００６８】上式において、Ｓ_I は入力信号の総走査線
本数であり、Ｓ_OPは後続ディスプレイの１行当りの有効
表示走査線数，ｂはディスプレイの垂直ブランキング期
間の走査線の本数である。Ｓ_IP は入力信号中の有効信
号期間の走査線本数であり、Ｓ_IB は入力信号中のブラ
ンキング期間の走査線本数である。

【００６９】第５の実施例においても、図１のフレーム
メモリ21への書き込みプロセスにおいては、既述式(1)
に基づき、書き込み用アドレスＹ_k(Ｙ_wk）が設定され
る。第５の実施例においては、式(1)，式(9)における１
行当りの走査線Ｓ_OPを任意自在にＭＰＵ110により設定
できる。従って、マルチスクリーンディスプレイ上の縦
方向の拡大倍率を自在に設定できる。即ち、Ｓ_OPをＳ_IP
に等しく設定すれば、縦方向拡大倍率は１であり、Ｓ_OP
をＳ_IP／ｎに設定すれば、拡大倍率はｎとなる。また、
式(1)におけるスクリーン上端に対応する走査線番号Ｂ
をＭＰＵ110によって連続的に変化させることによっ
て、再生画像を上下方向に移動できる。また、ＳＰ変換
部12において、式(6)のＴ_OP（１列当りの有効表示画素
数）を連続的に減少させると同時に、式(7)のｎの値を
Ｔ_IP／Ｔ_OP（ここにＴ_IPは入力信号の水平方向の有効表
示画素数である。）に等しくなるように、ＭＰＵ110に
よって制御すれば、連続的に再生画像の水平方向の拡大
倍率を制御できる。また、式(6)において、全スクリー
ンの左端に対応する画素番号ＡをＭＰＵ110によって連
続的に変化させれば、再生画像を水平方向に連続的に移
動できる。

【００７０】従って、式(1)，(9)のＳ_OP（１行当りの走
査線数）と式(6)のＴ_OP（１列当りの画素数）及び式(7)
のｎ（拡大倍率）とを連動して制御すれば、スクリーン
上の画像を連続的に拡大縮小できる。

【００７１】図18に上述の制御を遂行するプレゼンテー
ション用途に適したマルチスクリーンディスプレイシス
テムを示す。同図は図２の変形例であり、図19と共に本
発明の第６の実施例を構成する。同図で、１，１′，
１″は３種の信号源である。例えば、グラフィックコン
ピュータ，書画カメラ，ビデオディスクプレイヤーであ
る。２は、本発明の第５の実施例の適用されたマルチプ
ロセッサである。３はマルチスクリーンディスプレイで
ある。116は、赤外線等を利用する形式のリモートコン
トロール送信機であり、プレゼンテイタが制御する。11
7は、ディスプレイの上方に配置されたリモートコント
ロール受信機である。118はマルチプロセッサ２の一部
に付加されたリモートコントロールデコーダである。11
9は、スイッチャである。120は、ＲＳ−232Ｃ等の周知
の制御用バスラインである。

【００７２】図19において、該デコーダ118の出力はＭ
ＰＵ110に与えられる。送信機116から発して117，118を
経た制御信号に基づき、ＭＰＵは12，22，23へ与える
Ａ，Ｔ_OP，Ｂ，Ｓ_OPの値を増減する。従って、再生画像
の移動及び拡大縮小が制御される。

【００７３】また、ＭＰＵは、送信機116から発して11
7,118を経た制御信号に基づき、バスライン120を経由し
て信号源１，１′，１″の選択及び動作を制御する。信
号源１，１′，１″の総走査線数Ｓ_I及び水平周期当り
の総画素数Ｔ_Iは予め判っているため、これに基づき、
９，10にその値を供給する。また、同時に図１において
既述の端子111,112を経由して後続ディスプレイ３の各
ユニットに、サイズ及び位置を設定するための信号を供
給する。図18において、121はポインタマークである。
該ポインタマーク121は、プレゼンテイタの説明の便宣
のために使用される。該ポインタマーク121は図19のポ
インタ発生部122において発生される。その位置Ｘ_O，Ｙ
_Oは送信機116から117，118，110を経て制御される。

【００７４】図20の点線の内側にフリッカ式ポインタ発
生部122の詳細例を示す。同図で７，８，９，10，11，1
2の部分は図１と同じである。123はスイッチである。12
4はフリップフロップであり、入力垂直同期パルス信号
ＶＤ_iが入力される毎にその出力は反転する。これは、
フリッカ効果を付与するためである。スイッチ122はコ
ントロール信号Ｃが「Ｈ」の期間のみフリップフロップ
側に接続され、コントロール信号Ｃが「Ｌ」の期間中、
ＡＤコンバータ11側に接続される。

【００７５】コントロール信号Ｃは、129で示されるポ
インタマーク発生用ＲＯＭ（Read O-nly Memory）から
出力される。125，126はプログラマブルコンパレータで
ある。各コンパレータには、ＭＰＵ110からポインタマ
ークを表示すべき座標Ｘ_O，Ｙ_Oが与えられる。各コンパ
レータは別途のアドレス入力Ｘ，Ｙを該Ｘ_O，Ｙ_Oと比較
し、両者が一致したタイミングにおいてパルスを出力す
る。127,128は各々画素クロック及び水平パルスＨＤ_Oを
カウントするカウンタである。該各カウンタ127，128は
コンパレータ125，126の出力パルスによりリセットされ
る。該カウンタ127，128は各々Ｘ_O，Ｙ_Oに基づき平行移
動されたアドレスをＲＯＭ129に与える。ＲＯＭ129はス
イッチ123を制御する。従って、図18の送信機116から発
して117，118，113を経て伝えられる位置座標Ｘ_O，Ｙ_O
の増減によって、ポインタマークの画面上の位置を自由
に移動できる。以上で本発明の第６の実施例の説明を終
り、次にディスプレイ部の説明に移る。

【００７６】ディスプレイ部にＣＲＴ投写形ディスプレ
イを用いた場合の問題点についてまず説明する。一般に
ＣＲＴの蛍光面に使用される蛍光体は、その入力電子電
力密度が大きい場合に、飽和特性を示す。該飽和特性は
蛍光体の電気光変換効率を劣化させるため、従来技術に
おいて問題となっていた。

【００７７】図21に蛍光体の飽和特性の一例を示す。同
図で横軸は入力電子電力密度Ｉ，縦軸は輝度である。点
線Ｌ_Oは飽和なしの理想特性であり、実線Ｌ(Ｉ)は現実
の飽和特性である。

【００７８】図22に、Ｌ(Ｉ)／Ｌ_Oの比、即ち飽和比を
縦軸にして示す。同図で48は垂直周波数ｆ_v′が通常値6
0Hzの場合であり、49，50は120Hz,240Hzの場合を示す。
同図から判るように、ディスプレイの垂直周波数ｆ_v′
を上昇する程、飽和を低減できる。即ち、発光効率を改
善できる。ｆ_v′の上昇と共に効率が改善される理由
は、蛍光体の残光時間を約３ms以下（約１neper減衰
点）と短かく選定せざるを得ないことに基づく。１nepe
r減衰点で定義される残光時間３msは１％減衰点換算約1
4msとなる。これ以上に残光時間が長いと、視覚の性質
上、画面上に動柱像の尾引き現象が現われる。該尾引き
現象を避けるため、１neper減衰の残光時間が約３ms以
下の蛍光体が使用される。従って、ｆ_v′を通常値60Hz
から増加させると、効率が顕著に改善される。従って、
既述第１〜第６の実施例は、ディスプレイの発光効率改
善という長所をも併せもつものである。

【００７９】しかし、一方、電子ビームスポットサイズ
の小さいＣＲＴにおいて、１行当りの走査線数Ｓ_OPをあ
まりに少なくすると、走査線密度がＣＲＴ上で粗とな
り、その結果、発光に寄与しない蛍光体の占める割合が
増加する。これは発光効率を劣化させる。

【００８０】図25の点線は、電子ビームのひとつの走査
線の密度分布を示す。同図は垂直方向(ｙ)の断面図であ
る。同図に併記した矩形状の実線は、y軸との間で囲む
面積が点線の場合と等しくなるように描いたものであ
る。その縦幅ｑを実効縦幅と呼ぶ。図24に２種類のスポ
ット形状53,54を示す。53は横長スポットであり、54は
縦長スポットである。同図に併記してある水平状点線は
各走査線の中央部の軸跡である。ｄは走査線間隔であ
る。ｄは１行当りの走査線数Ｓ_OPに反比例する。

【００８１】図23は、スポット形状と発光効率との関係
を示す特性図である。51は図24の横長スポット53に対応
し、52は図24の縦長スポット54に対応する。同図から判
るように縦長スポットの方が効率上優れている。

【００８２】蛍光体の発光効率は既述の通りｆ_v′が高
い程良く、更に、スポットの実効縦幅ｑが大きい程良
い。しかし、この実効縦幅ｑを走査線間隔ｄより大きく
してもあまり効果はない。ｄより大きくすると、却って
フォーカス劣化妨害がめだってくる。従って、実効縦幅
ｑを走査線間隔ｄにほぼ合致させることが望ましい。

【００８３】一方、スポットの横幅の大小は発光効率に
は殆んど関与しない。再生画像のフォーカス品位上はス
ポットの横幅は小さい程良い。従って、スポットの横幅
は走査線間隔ｄと同等またはこれより小さいことが望ま
しい。上記の性質は発明者が種々の実験を行った結果、
帰納した結論であり、演えき的思考上も自然なものと考
えられる。

【００８４】上記性質をディスプレイ部に応用した例を
第７の実施例として図26に示す。同図で点線で囲った部
分が本実施例の要部であり、その他は周知のものであ
る。同図は、図２のディスプレイ部３のうち、第１行１
列の部分に対応する。

【００８５】図26において、55はビデオ回路，56はＣＲ
Ｔ（図３の４），57は偏向回路，58は偏向ヨーク，59は
レジストレーション回路，60はレジストレーション用補
助偏向ヨーク，61は高圧回路，62は電磁フォーカスヨー
ク，63はフォーカス回路である。64は、アスチグフォー
カスヨークでその詳細構造は、図27に示される。図27は
ＣＲＴ56の管軸に垂直な面における断面図である。64−
１はアスチグヨーク用コアであり、64−２はコア上に巻
かれたコイルである。コイル64−２に電流を流すと同図
に併記した極性で４極磁界が発生する。

【００８６】該４極磁界の作用を図28に示す。図28にお
いて、70は電子発射源である。71は電子レンズであり、
図26のフォーカスヨーク62の収束作用と、アスチグヨー
ク64のアスチグ作用の両者の総合効果を表している。72
は蛍光面の位置である。同図に示すように、縦長スポッ
トが蛍光面上に得られる（尚、アスチグフォーカスコイ
ル64−２は、別途の専用コア64−１を省略して、補助偏
向ヨーク60内のコアの上に巻くこともできる。）。

【００８７】図26にもどって残余の部分を説明する。65
はアスチグ回路であり、コイル64−２に電流を流すため
のものである。66，67は各々ポテンショメータである。
68は１行当りの走査線数を検出するためのカウンタであ
る。69は走査線数の逆数を求めるための回路である。6
8，69の機能は既述図１のＭＰＵ110に持たせて、その出
力をＭＰＵ110から本ディスプレイへと別途伝送しても
良い。

【００８８】フォーカス回路63付近の詳細を図29に示
す。同図で点線63は周知のフォーカス回路である。74
は、水平，垂直の各パラボラ波形が加算された波形の信
号が入力される端子であり、その目的は、ＣＲＴの蛍光
面上に隅々まで一様なフォーカス性を得るためのもので
ある。75はポテンショメータ，76は加算器，77は負帰還
幅器，78は図26のフォーカスヨーク62の中のフォーカス
コイル，79は電流検出用抵抗である。67は図26のポテン
ショメータ67である。76は加算器である。73は極性反転
回路である。

【００８９】従って、コイル78には、極性反転回路73の
出力電圧に比例した電流が流れる。該電流が減少する
と、図28の電子レンズ71の収束力は弱くなり、蛍光面72
より遠方に電子ビームを収束する。

【００９０】１行当りの走査線数が減少すると、図26に
おいて既述した通り、ポテンショメータ66，67への入力
電圧が増大する。従って、図29において、インバータ73
の出力が減少し、従って、フォーカスコイル78に流れる
電流が減少し、従って、電子ビームは蛍光面より遠方に
収束される。同時に図26において、アスチグ回路65を経
て図27のアスチグ用コイル64−２に流れる電流が増大す
るため、図28に示す通り蛍光面72上に縦長スポットを得
られる。該スポットの実効縦幅ｑがほぼ走査線間隔ｄに
等しくなるように予めポテッショメータ（図26の66，6
7）が調整設定される。

【００９１】以上で第７の実施例の説明を終る。第７の
実施例において、アスチグ回路65は省略しても良い。し
かし、図29に示した収束力の制御はこの第７の実施例の
欠くべからざる要件である。

【００９２】周知の通り、通常のＣＲＴ投写形ディスプ
レイにおいては、Ｒ(赤)Ｇ(緑)Ｂ(青)各専用のＣＲＴを
１本ずつ使用し、スクリーン上に各投写光を重ね合わせ
る方式が採用される。現在の技術においては、特にＢ蛍
光体の飽和が著しく、Ｒ蛍光体の飽和は最も軽微であ
る。従って、白色の色度点のバランスを保つには、Ｇ用
ＣＲＴのビームスポットの実効縦幅を走査線間隔にほぼ
等しく設定し、Ｂ用ＣＲＴのビームスポットの実効縦幅
を走査線間隔の２倍程度に設定することが実用上推しょ
うされる。

【００９３】しかし、そのようにＢ用ＣＲＴのビームス
ポットの実効縦幅を拡げても、明るい白色部におけるＢ
蛍光体の飽和を避けることは困難である。従って、Ｂ信
号増幅用ビデオ回路において、Ｂ螢光体の飽和特性（即
ち、非直線性）を制御補償することが推しょうされる。
これを第８の実施例として図30に示す。

【００９４】同図において、55は青色用ビデオ回路，56
は青色用ＣＲＴである。55−１はカウンタで入力垂直同
期信号に基づき、その出力に垂直周波数に比例した数を
得る。精度は３bitで足りる。55−２はＲＯＭ（Read On
ly Memory)である。８bitの青色信号入力Ｄ_1-1と利得調
節用の５bitの入力に基づき、ＲＯＭ内の８bitのデータ
を出力する。入力は計16bit故64KByteの容量のＲＯＭが
使用される。

【００９５】図31にはＲＯＭの入出力変換特性の例を示
す。同図で横軸Ｅ_iは入力（Ｄ_1-1)であり、縦軸Ｅ_Oは出
力である。グラフ81,82,83は各々垂直周波数60Hz,120H
z,240Hzの場合に対応する。

【００９６】図30にもどって、55−３はＤＡコンバータ
であり、55−４はビデオ出力回路である。既述の通り、
垂直周波数が低い程、青蛍光体の飽和が甚しいので、81
に示す通り非直線伸長特性によって飽和を補償する。以
上で第８の実施例の説明を終る。

【００９７】次に、図２のマルチスクリーンディスプレ
イ３に、液晶プロジェクタを用いる場合について記す。
図32は液晶パネルの斜視図である。84はＴＨＴ（Thin F
ilmTransistor）液晶パネルである。85は水平座標Ｘ′
設定用配線群で左から順番に番号が付されている。86は
垂直座標Ｙ′設定用配線群で上から順番に番号が付され
ている。パネル84の向こう側には一様な透明導電膜電極
が施されており、該膜は接地されている。

【００９８】以降、Ｘ′は0〜255の計256本（水平有効
アドレス数Ｘ_e′と呼ぶ）、Ｙ′は0〜256本（垂直有効
アドレス数Ｙ_e′と呼ぶ）の場合について説明する。液
晶パネルは、周知の通り、その各画素がパネル上に固定
されているために走査線の数を変化させることはできな
い。従って、液晶パネルを利用した液晶プロジェクタ
を、マルチスクリーン用のディスプレイユニットとして
用いるには特殊な工夫を要する。

【００９９】これを第９の実施例として図33に示す。同
図で87はいわゆるガンマ補正用のＲＯＭである。Ｇ₁は5
bitの利得またはバイアス調整用入力であり、Ｇ₂は非直
線度を調節するための3bitの入力である。Ｄ_1-1は第１
行１列目のディスプレイへの8bitの画像信号入力であ
る。その出力に8bitの出力信号を得る。88はＤＡコンバ
ータである。89はサンプルアンドホールド回路である。
90はシリアルデータを１ライン分計400個蓄積して後、2
56個の並列化出力を出すためのＳＰ変換器である。91は
ラインバッファである。ラインバッファの256本の出力
は図32の85の256本の配線群に接続される。256本中の各
１本には、各画像信号に対応した電圧が印加される。

【０１００】92，93，94は入力水平同期信号ＨＤ_Oに基
づき、ＰＬＬループを形成する。94は液晶パネルの総水
平アドレス数Ｘ_t′をカウントするプログラマブルカウ
ンタである。ＶＣＯ93から発生するクロックパルスによ
ってサンプルアンドホールド回路89及びＳＰ変換器90を
動作させる。また、カウンタ94の出力水平パルスによっ
てＳＰ変換器90はリセットされる。

【０１０１】95は入力信号の走査線数Ｓ_Oをカウントす
るカウンタで、入力水平同期信号ＨＤ_Oでトリガされ、
入力垂直同期信号ＶＤ_Oによってリセットされる。その
出力には、既述マルチプロセッサ２からの入力信号の走
査線番号Ｙ_Rを得る。96はＲＯＭである。該ＲＯＭは入
力信号の走査線番号Ｙ_Rを液晶パネルの垂直座標Ｙ′へ
換算する働きを有する。その詳細は後述する。101,102,
103は、ＰＬＬを形成する。その入力は垂直同期信号Ｖ
Ｄ_Oである。ＶＣＯ102は水平周波数の総垂直アドレス数
Ｙ_t′倍の周波数で発振する。103は総垂直アドレス数Ｙ
_t′をカウントするプログラマブルカウンタであり、そ
の出力にアドレス信号Ｙ′を得る。97，98はプログラマ
ブルコンパレータである。99はＡＮＤゲート，104は90
と同じくＳＰ変換器，105は出力部で図31の86の端子群
に出力電圧を印加する。

【０１０２】コンパレータ97，98へＲＯＭ96から入力さ
れる数を各々Ｌ（Ｙ_R），Ｍ（Ｙ_R）とすると、各コンパ
レータ出力は式(10)，(11)を満たすときのみ「Ｈ」レベ
ルとなる。即ち、式(10)，(11)の両方を満たす時のみＳ
Ｐ変換器104に「Ｈ」レベルが入力される。従って、出
力回路105２を経て式(10)，(11)の両方を満たすＹ′の
値に対応する液晶パネルの水平状配線群が「Ｈ」レベル
となる。即ち、これらの配線群上の画素に前記91経由の
画像信号が記録される。

【０１０３】既述式(10)，(11)のＬ(Ｙ_R），Ｍ(Ｙ_R）は
式(12)，(13)で与えられる。

【０１０４】式(12)，(13)において、Ｓ_OPは式(1)で既
述した１行当りの走査線本数である。Ｓ_OPは液晶パネル
で表示される、水平状配線群の本数である。Ｓ_OP／Ｓ_OP
の値が整数でない場合においても式(10)〜(13)を適用で
きる。式(12)，(13)の値を発生するためのＲＯＭ96の必
要アドレス数はＹ_RとＳ_OPのbit数から決まる。図33に記
した通り各8bitの場合にはアドレス数は計16bit即ち、6
4Ｋである。

【０１０５】従来常識においては、液晶プロジェクタは
その画素位置が固定されているために、任意の信号源に
対してマルチスキャン的に適応することは困難と考えら
れていた。しかし乍ら、図33に示した第９の実施例にお
いては、ＲＯＭ96の作用によってマルチスキャン的適応
が可能となる。本例においても動柱像の歪みは既述第１
〜第６の実施例に記したマルチプロセッサと組み合わせ
て用いることにより、解消される。尚、ＴＦＴ液晶パネ
ルはその残光時間がＣＲＴ用蛍光体に比べて極めて長い
にも拘らず、１回の書き込みプロセスによって過去の画
像信号を解消して新画像信号に置換できるという特質を
有する。

【０１０６】従って、マルチプロセッサ側においては、
例えば、第１の実施例の図９において、Ｒ，Ｒ′，
Ｒ′′，Ｒ′′′中のＲに対応する信号のみを出力し、
ＴＦＴパネル側において、Ｒに対応する信号のみを書き
込むことが許容される。そうすることによって、消費電
力の低減が可能となる。Ｒに対応する信号のみを出力す
る場合にはマルチプロセッサは図13に記した部分のみで
構成できる。以上で本発明のマルチスクリーンディスプ
レイシステムにおけるマルチスクリーンディスプレイに
ついての説明を終る。

【０１０７】次に、図２の信号源部１について記す。一
般に信号源の発生する画素のクロック周波数は、１フレ
ーム周波数との積で与えられる。クロック周波数を上昇
するには高価なハードウェアが必要とされる。従って、
その限界が時代の関数として存在する。

【０１０８】信号源のフレーム周波数を低減できれば同
一のクロック周波数においてより高精細な画像を提供で
きる。しかし、信号源のフレーム周波数を低減すると、
通常のディスプレイにおいては、いわゆるフリッカ妨害
を発生するため不適切であった。

【０１０９】本発明のマルチプロセッサと組み合わせて
信号源を使用する場合には、その入力フレーム周波数を
上昇して出力フレーム周波数を得ることができる。従っ
て、本発明によれば、より高精細なコンピュータ等の信
号源を利用して、フリッカ妨害のないマルチスクリーン
式の大画面を提供できる。例えば、２行構成の場合に
は、信号源の垂直走査周波数を40Hzとしておき、マルチ
プロセッサによって80Hzに変換する。

【０１１０】また、４行構成の場合には、信号源の垂直
走査周波数を20Hzとしておき、マルチプロセッサによっ
て80Hzに変換する。即ち、ディスプレイの垂直走査周波
数より低い垂直走査周波数の信号源を活用して高精細な
画像を映出できる。

【０１１１】ところで、以上説明したマルチスクリーン
ディスプレイシステムにおいては、マルチプロセッサ
が、マルチスクリーンディスプレイとは別個独立に設け
られていたが、マルチプロセッサを複数用意して、マル
チスクリーンディスプレイを構成する単位ディスプレイ
ユニットの内部に、それぞれ、内蔵させるようにしても
良い。

【０１１２】

【発明の効果】本発明によれば、動柱像の傾斜歪み及び
不連続妨害の解消されたマルチスクリーンディスプレイ
システムを構築できる。また、最小限の規模のメモリ素
子を使用して、マルチプロセッサを実現できる。また、
投写用のＣＲＴの蛍光体の発光効率を改善できる。ま
た、投写用ＣＲＴの蛍光体の非直線性を補償して再生画
像の品位を高めることができる。また、液晶プロジェク
タと組み合わせてマルチスキャン機能を実現できる。ま
た、低フレーム周波数で高精細度の信号源と組み合わせ
て、フリッカ妨害の解消された高精細な大画面を提供で
きる。また、マルチスクリーン上の大画面を、自在に移
動，拡大縮小でき、かつ、ポインタマークによる指示の
可能なプレゼンテーションシステムを提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】一般的なマルチスクリーンディスプレイシステ
ムの構成を示す構成図である。

【図３】図３のマルチスクリーンディスプレイシステム
を構成する単位ディスプレイユニットの一般的な構成を
示す構成図である。

【図４】従来技術のマルチプロセッサの構成を示すブロ
ック図である。

【図５】図４の動作原理を説明するための説明図であ
る。

【図６】他の従来技術の動作原理を説明するための説明
図である。

【図７】別の従来技術の動作原理を説明するための説明
図である。

【図８】第１の実施例の動作原理を説明するための説明
図である。

【図９】第１の実施例を４行構成のマルチスクリーンに
適用した場合の動作原理を説明するための説明図であ
る。

【図１０】本発明の第２の実施例の要部を示すブロック
図である。

【図１１】本発明の第３の実施例の要部を示すブロック
図である。

【図１２】第３の実施例の動作原理を説明するための説
明図である。

【図１３】図１のＳＰ変換器の構成を示すブロック図で
ある。

【図１４】図１３のＳＰ変換器の動作原理を説明するた
めの説明図である。

【図１５】本発明の第４の実施例の要部を示すブロック
図である。

【図１６】本発明の第５の実施例の要部を示すブロック
図である。

【図１７】第５の実施例の動作原理を説明するための説
明図である。

【図１８】本発明の第６の実施例を示すブロック図であ
る。

【図１９】図１８のマイクロプロセッサの要部を示すブ
ロック図である。

【図２０】図１９のフリッカ式ポインタ発生部の構成を
示すブロック図である。

【図２１】一般的な蛍光体の飽和特性を示す特性図であ
る。

【図２２】一般的な蛍光体の飽和比の変化を垂直周波数
をパラメータとして示した特性図である。

【図２３】一般的な蛍光体の飽和比の変化をスポット形
状をパラメータとして示した特性図である。

【図２４】スポット形状を示す説明図である。

【図２５】スポットの密度分布を示す説明図である。

【図２６】本発明の第７の実施例を示すブロック図であ
る。

【図２７】図２６のアスチグフォーカスヨークの構成を
示す構成図である。

【図２８】図２７のアスチグフォーカスヨークによる４
極磁界の作用を説明するための説明図である。

【図２９】図２６のフォーカス回路付近の構成を示す回
路図である。

【図３０】本発明の第８の実施例を示すブロック図であ
る。

【図３１】図３０のＲＯＭの入出力変換特性を示す特性
図である。

【図３２】本発明で用いる液晶パネルを示す斜視図であ
る。

【図３３】本発明の第９の実施例を示すブロック図であ
る。

【符号の説明】

１……信号源，２……マルチプロセッサ，３……マルチ
スクリーンディスプレイ部，４……ＣＲＴ，５……レン
ズ，６……スクリーン，７，８，９……ＰＬＬ，10……
垂直アドレス発生部，11……ＡＤコンバータ，12……Ｓ
Ｐ変換器，13……フレームメモリ，14……ラインメモ
リ，15……タイミングチャート，16……動柱像，17……
タイミングチャート，18……動柱像，19……タイミング
チャート，20……動柱像，21……フレームメモリ，22,2
3……コンパレータ，24,25……垂直アドレス発生用プロ
グラマブルカウンタ，26……タイミングチャート，27…
…動柱像，28……タイミングチャート，29……動柱像，
30,31,32……ＰＬＬ，33……コンパレータ，34,39,42,4
5……プログラマブルカウンタ，35……モノマルチバイ
ブレータ，37,38,39……ＰＬＬ，40,41,42……ＰＬＬ，
43,44,45……ＰＬＬ，46……タイミングチャート，47…
…動柱像，48,49,50……グラフ，51,52……グラフ，53
……横長スポット，54……縦長スポット，55……ビデオ
アンプ，56……ＣＲＴ，57……偏向回路，58……偏向ヨ
ーク，59……レジストレーション回路，60……補助偏向
回路，61……高圧回路，62……フォーカスヨーク，63…
…フォーカス回路，64……アスチグフォーカスヨーク，
65……アスチグ回路，66,67……調節回路，70……電子
ビーム源，71……電子レンズ，72……像面，73……補正
信号，74……パラボラ信号，75……調節回路，76……加
算器，77……負帰還増幅器，78……フォーカスコイル，
79……電流検出用抵抗，81,82,83……グラフ，84……液
晶パネル，85,86……端子群。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/18 8121−5ＧＨ０４Ｎ 5/00 Ａ 9070−5Ｃ 5/74 Ｚ 7205−5Ｃ (72)発明者汐谷繁行神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報映像開発センタ内

Claims

【特許請求の範囲】

【請求項１】信号源からの信号を入力し、所定の信号
処理を施して、マルチスクリーンディスプレイを構成す
る複数の単位ディスプレイユニットにそれぞれ出力する
マルチスクリーンディスプレイシステム用のマルチプロ
セッサにおいて、前記マルチスクリーンディスプレイへの出力信号の垂直
走査周波数と信号源からの入力信号の垂直走査周波数と
の比を、前記マルチスクリーンディスプレイのマルチス
クリーン上に映し出される再生画像の、前記単位ディス
プレイユニットの単位スクリーン上に映し出される再生
画像に対する拡大倍率にほぼ比例させる垂直走査フォー
マット変換手段を備え、前記マルチスクリーン上に再生
画像として動柱像を映し出した場合に、該動柱像の不連
続歪みを低減し得るようにしたことを特徴とするマルチ
プロセッサ。
【請求項２】信号源と、請求項１に記載のマルチプロ
セッサと、マルチスクリーンディスプレイと、で構成さ
れたことを特徴とするマルチスクリーンディスプレイシ
ステム。
【請求項３】請求項２に記載のマルチスクリーンディ
スプレイシステムにおいて、前記垂直走査フォーマット
変換手段は、前記信号源からの入力信号より得られる水
平パルス信号に基づいて、前記単位スクリーンにおける
表示走査線数と非表示走査線数との和をカウントして、
垂直同期信号を出力するプログラマブルカウンタ手段
を、少なくとも一つ有することを特徴とするマルチスク
リーンディスプレイシステム。
【請求項４】請求項３に記載のマルチスクリーンディ
スプレイシステムにおいて、前記信号源を複数有すると
共に、リモートコントロール手段と、前記複数の信号源
からの信号をそれぞれ入力し、いずれか一つを選択して
前記マルチプロセッサに出力する信号源切替手段と、前
記マルチスクリーン上に映し出すポインタマーカを発生
させるポインタマーカ発生手段と、を設け、前記リモー
トコントロール手段からの制御信号に基づいて、前記信
号源切替手段及びポインタマーカ発生手段が制御される
と共に、前記単位スクリーンにおける表示走査線数が制
御されることを特徴とするマルチスクリーンディスプレ
イシステム。
【請求項５】複数のＣＲＴプロジェクタを配列して構
成されるマルチスクリーンディスプレイにおいて、前記
複数のＣＲＴプロジェクタは、それぞれ、電子ビームを
収束させる電子レンズの収束力を制御して、蛍光体面で
の前記電子ビームのスポットの縦幅を制御する収束力制
御手段を、少なくとも備えたことを特徴とするマルチス
クリーンディスプレイ。
【請求項６】請求項５に記載のマルチスクリーンディ
スプレイにおいて、前記複数のＣＲＴプロジェクタは、
それぞれ、青色に係る画像信号を入力し、信号変換を施
して出力すると共に、その入出力変換特性の非直線性を
変化させて、青色蛍光体の飽和特性を補償する非直線伸
張処理手段を備えたことを特徴とするマルチスクリーン
ディスプレイ。
【請求項７】複数の液晶プロジェクタを配列して構成
されるマルチスクリーンディスプレイにおいて、前記複
数の液晶プロジェクタは、それぞれ、走査線一本当り何
行分の画素を割り当てるかを決定する走査線番号変換用
ＲＯＭ手段を、少なくとも備えたことを特徴とするマル
チスクリーンディスプレイ。
【請求項８】信号源からの信号を入力し、所定の信号
処理を施して、請求項７に記載のマルチスクリーンディ
スプレイを構成する前記複数の液晶プロジェクタにそれ
ぞれ出力するマルチスクリーンディスプレイシステム用
のマルチプロセッサにおいて、フレームメモリは含まずに、ラインメモリのみから成る
メモリ手段を有することを特徴とするマルチスクリーン
ディスプレイシステム用のマルチプロセッサ。
【請求項９】信号源と、該信号源からの信号を入力
し、所定の信号処理を施して出力するマルチプロセッサ
と、複数の単位ディスプレイユニットを配列して成るマ
ルチスクリーンディスプレイと、で構成されるマルチス
クリーンディスプレイシステムにおいて、前記信号源より出力される信号の垂直走査周波数が前記
単位ディスプレイユニットにおける垂直走査周波数より
低いことを特徴とするマルチスクリーンデイスプレイシ
ステム。