JPS604987A

JPS604987A - 陰極線管表示装置

Info

Publication number: JPS604987A
Application number: JP11303483A
Authority: JP
Inventors: 友田　孝夫
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-06-23
Filing date: 1983-06-23
Publication date: 1985-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は多量の情報を表示し得る陰極線管表示装置に関
する。

〔発明の技術的背景とその問題点〕

陰極線管（ＣＲＴ）表示装置は計算機システムのマンマ
シンインターフェースとして、現在最も重要な他位にあ
る。このＣＲＴ表示装置を構成する各機能ブロックのう
ち、最終的に情報を表示するＣＲＴモニタはラメタスキ
ャンタイプのものが主流となっており、市場に出廻って
いる。

通常、ＣＲＴモニタは第１図に示す如く構成される。図
において、１はＣＲＴ１２はビデオ増幅回路及び偏向回
路で構成されるモニタ制御回路、３は該モニタ制御回路
２に対し供給される映像信号（ＶＩＤＥＯ）及び水平／
垂直同期信号（ＨＳ　ＹＮ　Ｃ／Ｖ　８　Ｙ　ＮＣ）を
出力する、プロセッサユニットヲ主構成とする表示制御
回路を示す。尚、図中ＩＦＩ　はＣＲＴ、の水平偏向コ
イルに印加される電流、　Ｉｖ　は垂直偏向コイルに印
加される電流、Ｃはカソード、　Ｈ／　Ｖ　Ｃは水平／
垂直偏向コイルを示す。

この様な構成において、ＣＲＴ□に表示される表示デー
タｉ（表示ドツト数）は、上記モニタ制御回路２の仕様
に従がって決定され、表示制御回路３は、とれに基づき
、表示すべきデータ（ＶＩＤＥＯ）を水平／垂直同期信
号と関係を保ちながらモニタ制御回路２へ出力する。モ
ニタ制御回路２娘上記制御回路からＶＩＤＦ）０信号と
ＨＳ　Ｙ　Ｎ　Ｃ／　Ｖ　Ｓ　Ｙ　Ｎ　Ｃの同期信号を
得、それをＣＲＴＩ上に表示するための最終的な制御を
施している。

ここで注目されるのは、通常、モノクロＣＲＴでは電子
ビームが１本であるため、表示制御回路３から出力され
るＶＩＤＥＯ信号及びモニタ制御回路２からＣＲＴ　１
のカソードに対し供給されるＶＩＤＥＯ信号は当然１本
であるという点である。従がってＣＲＴＩ上に多量のデ
ータ表示を行なう際には、水平及び垂直の偏向、即ち、
電子ビームを高速移動させる必要を生じる。

その理由は、垂直偏向周波数が、ブラウン管を見る者に
対し、フリッカ（ちらつき）として影響するためである
。このため、１ドツトの表示期間が短くなり、表示制御
回路３の基本タロツクを早くする必要がある。しかしな
がら基本クロックのスピードには限界があり、最終的に
は表示量の制限となって現われる。

〔発明の目的〕

本発明は上記欠点に鑑みてなされたものであり、電子ビ
ーム数を増やすことにより多量のデータ表示を行なうと
共にクロック周波数を低く設定し得る陰極線管表示装置
を提供することを目的とする。

〔発明の概要〕

本発明は上記目的を達成するため電子ビームを複数発生
させ、それぞれのデータを同時に表示することにより、
近年要求の高い高解像度ｒイスグレイを実現するもので
ある。具体的には、電子銃を２本以上持ち、ここで発せ
られる電子ビームをクロスさせ、垂直方向に所定ドツト
間隔で分離させながら螢光面に衝突させ所望のデータを
表示する様なＣＲＴブラウン管を用いる。

これは垂直方向の偏向回路の補正を施すことにより実現
できる。上記ＣＲＴ上に表示デージを供給するため、表
示メモリは、この分野で標準的に使用されているインタ
ーレースモードでの動作時と同等のメモリ配列とする。

このことにより多量の表示を行ない得る高解象度ディス
プレイを実現することが出来、且つ基本クロック周波数
を低く設定出来、フリッカに対してもうまく対処できる
。

発明の実施例〕以下、第２図以降を使用して本発明に関し詳述する。

第２図は本発明の実施例を示すブロック図である。図に
おいて１１はＣＲ’Ｔ、１２はモニタ制御回路、１３は
表示制御回路である。第１図に示したＣＲＴモニタ構成
例との差異は、ＣＲＴＩＩの電子銃が２本で構成されて
いることであり、２本のカソード（ＣＩ／Ｃりに入力が
可能となりそいる点にある。従って表示制御回路１Ｂよ
りモニタ制御回路１２を介して２種類の映像信号（ＶＩ
ＤＥＯ０／ＶＩＤＥＯ２）が供給される。

第３図は第２図におけるＣＲＴＪＪの内部構成を示す概
略構成図である。図中、１１１．は螢光管、１１２は導
電膜アースを示す。又、ＶＡはアノード電圧入力”１　
＃　Ｖｌは電子をカソード（Ｃ□／Ｃ１）より飛ばすた
め加熱するヒータ電圧入力ａ　１１’＃　Ｉ！　＃　Ｉ
８はそれぞれ、第１グリッド入力、第２グリッド入方、
第３グリツド入力である。−見して判るとおり、通常の
ＣＲＴと比較して電子銃が１本増えている。

第４図に電子ビームの軌跡が示されている。

図より明らかな如く、２本の電子銃４１．４２から発せ
られる各電子ビームは互いにクロスし、螢光面上では垂
直方向に所定ドツト間隔Ｘ隔てて衝突され、所望のデー
タ表示がなされる。

第５図は第２図における表示制御回路１３の内部構成を
示すブロック図である０図において、１３１．１３２は
表示データメモリである。表示データメモリ１３１，１
３２には奇偶ラスク毎それぞれ異なったｆ−夕が収納さ
れる。即ち゛本発明実施例では、インターレースモード
使用時における表示データメモリと同様のメモリ配列と
なっている。尚、収納データはドツト（ビット）イメー
ジで格納されであるものとする。

１１Ｂは表示制御部である。表示制御部１３３は上記表
示データメモリ１３１，１３２を読出し制御する信号を
生成する他、表示に必要なタイミング信号を各種生成す
る。ここでは、メモリ制御回路１３４に対し読出しアド
レス信号（ＲＡＤＲ）を、水平／垂直同期信号出力回路
１３５に対し制御信号（ＣＯＮ　Ｔ）を生成出力する。

メモリアドレス制御回路１３４は、他に図示されないプ
ロセッサユニットより書込ミアドレス（Ｗ　ＡＤＲ）を
得、両アドレス入力（ＲＡＤＲ／Ｗ　ＡＤＲ）を切換え
、メモリアドレス（ＭＰｉＭ　ＡＤＲ）として表示デー
タメモリ１３１．１３２へ共通に出力する。尚。

表示データメモリ１８１，１３２へは同じくプロセッサ
ユニットより書込みデータ（それぞれＷＩＤＡＴＡ、Ｗ
、ＤＡＴＡ）が供給される。

表示データメモリ１３１，１３２出力はそれぞれ電子銃
４１．４２へ供給される映像信号（ＶＩＤＥＯ□／　Ｖ
　Ｉ　Ｄ　Ｅ　Ｏ！　）　となる。

第６図は表示内容の例を示したもので、■〜■の数字は
表示画面を構成する各画素（ドツト）を示している。こ
の例では、横方向７ドツト。

縦方向６ドツトのトータル４２ドツトで表示するものと
している。

第７図は、上記内容をＣＲＴ上゛に表示する場合におけ
るラスク上のドツト対応を示すもので、ａ〜ｆの６本の
ラスタが示されている。ラスクａ上には、■〜■のドツ
トデータが、ラスクｂ上に鉱■〜■のドツトデータが、
ラスクＳ上には■〜Ｏのドツトデータが、ラスクｄ上に
はＯ〜＠のドツトデータが、ラスクｅ上には■〜Ｏのド
ツトデータが、ラスタｆ上にはＯ−Ｏのドツトデータが
表示される。

以下、本発明の動作につき、第２図〜第７図を使用して
詳述する。

第７図において、通常のＣＲＴ表示装置で電子ビームが
１本しか存在しない場合、■〜Ｏのドツトｔａ〜ｆのそ
れぞれ計６本のラスタで表示する。従って一般には水平
走査が６回必要となる。しかしながら本発明実施例では
、電子ビ−−ムが垂直方向に２本存在するため、以下に
示す如く表示される。即ち、１本の電子ビームで上方■
〜■のドツトが表示され、他方の電子ビームで■〜■の
ドツトが並行して同時に表示される。同様に、Ｃとｄｔ
−同時に、そしてｅとｆを同時に表示する如く水平走査
がなされる。従がって、表示のための水平走査は３回で
済むことになる。このことは、垂直走査時間が半分で済
むことを意味し、ＣＲＴ表示装置として主流となってい
るラスタスキャンにおいては非常にメリットがある。

ととるで、垂直走査時間はリフレッシュ時間に影響する
ためある程度時間が駆足される。もし、多量のデータを
表示しようとした場合、水平走査を富速化しなければな
らないが、その様に制御すれば１ドツト当りの時間が短
がくなり、しいては基本クロックも早くなり、限界に達
することにより、それ以上の表示は出来ないことになっ
ていたものである０本発明はこの様な事態を解消するた
め、電子ビームの数を増やし、データを同時に表示する
ことにより高解像度ディスプレイを実現するものである
。

第５図において、表示データメモリ１３１と１３２は電
子ビームそれぞれに対応したメモリであって、表示デー
タメモリ１３１にはラスタｂ（■〜＠）　、　ｄ　（Ｏ
−０）　、　ｆ　（■〜Ｏ）のデータが収納されており
、表示データメモリ１３２ＶＣは、ラスタａ（■〜■）
、Ｃ（■〜０）ｅ（■〜■）のデータが収納されている
。この場合の制御は、インターレースモード使用時にお
けるディスプレイメモリと同様に考えれば良い。但し、
電子ビームが２本以上存在する場合それぞれ同時に異な
った表示データを出力する点が異なる。

ところで、表示データメモリ１３１，１３２に対するデ
ータ書込みはこれら両メモ９ノ３１．１３２を、あたか
も１枚の表示画面メモリとして書込む方式と、より高速
に処理するため、あらかじめ表示を考慮し、分割した形
で書込む方式が考えられるが、いずれの方式でも可能で
ある。本発明実施例においては表示データメモリ１３１
は、表示データメモリ１３２の内容を表示する電子ビー
ムより１ドツト下に位置する内容を記憶している。

尚、本発明を実現するうえで技術的問題になるであろう
ことは、第４図に示した如く、電子ビームを互いにクロ
スさせ、螢光体管面上で垂直方向に所定時隔（１ドツト
）隔てて分離させることがあげられる。これは現状垂直
方向の偏向回路の補正等で十分実現できるものである。

又、本発明実施例では電子ビームが垂直方向の配列とな
るが、この場合、地磁気の影響はＣＲＴブラウン管の磁
気シールド等で解消できる。

尚、本発明実施例では電子ビームｔ−２本としたが、表
示量の増加により更に２本以上とすることも当然考えら
れる。又、カラーモニタを使用するカラーディプレイに
おいてもＲ−Ｇ−Ｂ３本の電子銃を１組とし、同様の方
式で２組の電子銃を配置することにより実施可能である
。

更に、本発明はＣＲＴ表示装置についてのみ述べたが、
他にレーザビームプリンタ等においてもビームを複数本
とすることにより、同様の高速化が期待できるものであ
る。

〔発明の効果〕

以上説明の如く本発明によれば、以下に列挙する効果を
有する。

（１）　多量の表示を行なう高解像度ディスプレイを実
現できる。

（２）高解像度ディスプレイを実現するにあたり。

従来より水平走査周波数を低く設定することが出来、し
いては１ドツト時間、つまり基本クロック周波数を低く
することができる。

（３）　目の疲労の原因となる７リツカ（ちらつき）に
対処するため、垂直走査周波数を上げる（垂直走査周期
を短かくする）ことが可能となる。

【図面の簡単な説明】

第１図は従来の陰極線管（ＣＲＴ）表示装置の構成例を
示すブロック図、第２図は本発明の実施例を示すブロッ
ク図、第３図は第２図におけるＣＲＴの内部構成を示す
概略図、第４図は本発明を使用することによりなされる
、電子ビームの軌跡を示す図、第５図は第２図における
表示制御回路の内部構成を示すブロック図、第６図、第
７図は本発明の動作を示すため引用した図であり、それ
ぞれ１表示内容を例示した図、ラスク上における表示内
容のドツト対応を示す図である。Ｌノ・・・陰極線管（ＣＲＴ）、１２・・・モニタ制御
回路、Ｌノ・・・表示制御回路、４１，４２・°°電子
銃、１８１，１３２・・・表示データメモリ、１３３・
・・表示制御部、１３４・・・メモリアドレス制御回路
、１３５・・・Ｈ８ＹＮＣ／ＶＳＹＮＣ出力回路。出願人代理人弁理士・鈴　江武彦ガＳ１　崗第２　図第３　ト】１２

Claims

【特許請求の範囲】

（１）　電子銃を少くとも２本持ち、これら電子銃より
発せられる電子ビームを互いにクロスさせ、螢光管面上
にて垂直方向に常に所定間隔を保って分離させ衝突させ
るととにより、所望のデータ表示を得る陰極線管と、上
記電子銃に表示ｒ−夕をのせ電子ビームを制御するモニ
タ制御回路と、上記電子銃にのせる表示データを水平／
垂直同期信号に同期させ出力する表示制御回路とを具備
することを特徴とする陰極線管表示装置。
（２）上記表示制御回路は少くとも２個の表示データメ
モリを有し、該メモリを介して得られるそれぞれの表示
データを映像信号に変換し、対応する電子銃へ同時に供
給することを特徴とする特許請求の範囲第１項記載の陰
極線管表示装置。
（３）上記モニタ制御回路は上記表示制御回路から得ら
れる複数の映像信号ならびに関連した同期信号を受信し
、上記陰極線管が持つ複数のカソードに対しそれぞれ対
応する映像信号を供給すると共に陰極線管が持つ偏向回
路に対し補正信号を供給し所望のデータ表示を得ること
を特徴とする特許請求の範囲第１項記載の陰極線管表示
装置。
（４）　上記陰極線管はＲ−Ｇ−Ｂの３本を１組とした
電子銃を複数組持ち、所望のデータをカラー表示するこ
とを特徴とする特許請求の範囲第１項記載の陰極線管表
示装置。