JP3284483B2 - 画像形成装置 - Google Patents

画像形成装置

Info

Publication number
JP3284483B2
JP3284483B2 JP34548193A JP34548193A JP3284483B2 JP 3284483 B2 JP3284483 B2 JP 3284483B2 JP 34548193 A JP34548193 A JP 34548193A JP 34548193 A JP34548193 A JP 34548193A JP 3284483 B2 JP3284483 B2 JP 3284483B2
Authority
JP
Japan
Prior art keywords
electron
image
voltage
image forming
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34548193A
Other languages
English (en)
Other versions
JPH07182988A (ja
Inventor
義久 左納
英明 光武
尚人 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP34548193A priority Critical patent/JP3284483B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to AT97202262T priority patent/ATE220821T1/de
Priority to US08/359,838 priority patent/US6121942A/en
Priority to EP97202262A priority patent/EP0806789B1/en
Priority to AT94309565T priority patent/ATE191296T1/de
Priority to DE69430999T priority patent/DE69430999T2/de
Priority to EP94309565A priority patent/EP0660367B1/en
Priority to DE69423716T priority patent/DE69423716T2/de
Priority to AU81625/94A priority patent/AU677877C/en
Priority to CA002138737A priority patent/CA2138737C/en
Priority to KR1019940036701A priority patent/KR0172634B1/ko
Priority to CN94119228A priority patent/CN1083615C/zh
Publication of JPH07182988A publication Critical patent/JPH07182988A/ja
Application granted granted Critical
Publication of JP3284483B2 publication Critical patent/JP3284483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子放出素子をマトリ
クス配置してなる電子源と、複数種の蛍光体を有する蛍
光板を備えたカラー画像形成装置に関する。
【0002】
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型、金属/絶縁層/金属型や表面伝導型電子放
出素子(以下SCEと記す)等が有る。
【0003】例えば、SCEは基板上に形成された小面
積の薄膜に、膜面に平行に電流を流すことにより、電子
放出が生ずる現象を利用するものである。その基本的な
構成と製造方法及び特徴については、本出願人が例えば
特開平2−56822号公報、特開平4−28139号
公報に開示している。典型的な構成としては、絶縁性基
板上に1対の素子電極を設け、該電極を連絡するように
金属酸化物薄膜を成膜し、該薄膜を予めフォーミングと
呼ばれる通電処理により局所的に破壊したもので、フォ
ーミング前後の薄膜は基本的に微粒子膜より形成されて
いる。
【0004】このSCEはある電圧(閾値電圧)以上の
素子電圧を印加することにより急激に放出電流が増加
し、一方上記閾値電圧未満では放出電流がほとんど検出
されない非線形素子である。SCEの放出電流は素子電
圧で制御でき、また放出電荷は素子電圧の印加時間によ
り制御できる。さらに、このSCEを複数個配置してな
る電子源と、該電子源より放出された電子によって可視
光を発光せしめる蛍光体を有する画像形成部材とを組み
合わせることにより種々の表示装置が構成されるが、大
画面の装置でも比較的容易に製造でき、且つ表示品位に
優れた自発光型表示装置であるため、CRTに替わる画
像形成装置として期待されている。
【0005】図14にこの画像形成装置に用いられる画
像形成部材を示す。図中5が蛍光体で、個々の蛍光体を
囲むように黒色導電材40からなるマトリクス(ブラッ
クマトリクス)が形成されている。該黒色導電材40は
混色等を抑え蛍光体における外光反射によるコントラス
トの低下を防止するために用いられている。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
た電子放出素子を用いた画像形成装置においては、製造
工程における電子源基板と蛍光板の固定位置ずれ、ま
た、電子源と蛍光体の間に生じる電場、磁場の影響、電
子源の駆動部誤差、熱的影響、ほこり等により放出され
た電子軌道に誤差を生じる可能性がある。この場合、電
子が実際に衝突する蛍光体の位置と、本来当該素子に対
応する蛍光体の位置との相対的なずれが生じ、カラー表
示の場合には他の色の蛍光体を発光したり、所望の輝度
が得られないという問題があった。
【0007】本発明の目的は、上記問題点に鑑み、蛍光
体の発光位置ずれを防止して信頼性の高い画像形成装置
を提供することにある。
【0008】
【課題を解決するための手段及び作用】本発明の第1
は、基板上に形成された電極間に電圧を印加することに
より電子を放出する電子放出素子を、行方向に電極間へ
の電圧印加方向を揃えて、m行×n列のマトリクス状に
配置してなる電子源と、該電子源基板に対向して配置し
てなる複数種の蛍光体を有する画像形成部材とを有する
画像形成装置において、上記蛍光体が、上記電子放出素
子の電圧印加方向に対して垂直な方向に平行なストライ
プ状に形成されており、該ストライプ状の蛍光体がn本
より多く設けられていて、しかもこのうちのn本のスト
ライプ状の蛍光体が電子放出素子の各列に対して1本ず
つ対応していることを特徴とする画像形成装置を提供す
るものである。また、本発明の第2は、基板上に形成さ
れた電極間に電圧を印加することにより電子を放出する
電子放出素子を、行方向に電極間への電圧印加方向を揃
えて、m行×n列のマトリクス状に配置してなる電子源
と、該電子源基板に対向して配置してなる複数種の蛍光
体を有する画像形成部材とを有する画像形成装置におい
て、上記蛍光体が、上記電子放出素子の電圧印加方向に
対して垂直な方向に平行なストライプ状に形成されてお
り、該ストライプ状の蛍光体がn本より少なく設けられ
ていて、しかもこのn本より少ないストライプ状の蛍光
体が同数の電子放出素子の列に対して1本ずつ対応して
いることを特徴とする画像形成装置を提供するものであ
る。
【0009】上記本発明の第1及び第2は、m本の行方
向配線のうちから電子放出させる表示行を選択する走査
回路、及び、該表示行に対してn個以下の信号を発生す
る変調信号発生器から該表示行の電子放出素子の電極間
に印加される駆動電圧を調整する制御回路とを有するこ
と、 変調信号発生器より発生するn個以下の信号と、n
本の列方向配線との対応を調整する補正回路を有するこ
とをその好まし異態様として含むものである。
【0010】以下に本発明を具体的に説明する。
【0011】図1に本発明の画像形成装置の基本構成を
示す。図中、12が電子放出部11を有する電子放出素
子である。また、2は該電子放出素子12を固定したリ
アプレート、3はガラス基板4の内面に蛍光膜13とメ
タルバック6を形成したフェースプレート、8は支持枠
であり、リアプレート2及びフェースプレート3をフリ
ットガラスで封着して外囲器1を構成する。図1におい
て外囲器1は上述の如く、フェースプレート3、支持枠
8、リアプレート2で構成しているが、リアプレート2
は主に電子源基板9の強度を補強する目的で設けられる
ため、基板9自体で十分な強度を持つ場合には別体のリ
アプレート2は不要であり、基板9に直接支持枠8を封
着し、フェースプレート3、支持枠8、基板9にて外囲
器を構成しても良い。
【0012】基板9上において、7aはX軸方向を向い
た下配線、7bはY軸方向の上配線、12は電子放出素
子である。尚、電子放出素子は平面型或いは垂直型のS
CEが好適に用いられ、以下の説明においてもSCEを
用いた装置について説明するが、例えば特開昭63−2
74047号公報に記載された、電界効果型の電子放出
素子も好適に用いることができる。
【0013】図2に図1の画像形成装置に用いられる蛍
光膜13を示す。本発明において用いられる蛍光膜は、
ストライプ状の蛍光体5a〜5c間にストライプ状の黒
色導電材40(ブラックストライプ)を配したもので、
該黒色導電材40は前記した通り、混色と外光反射によ
るコントラスト低下を抑制するために用いられる。該黒
色導電材40は通常良く用いられる黒鉛を主成分とする
材料だけでなく、導電性があり、光の透過及び反射が少
ない材料であればこれに限るものではない。またガラス
基板4に蛍光体を塗布する方法としては沈殿法や印刷法
が用いられる。
【0014】また、蛍光膜13の内面側には通常メタル
バック6が設けられる。メタルバック6を設ける理由は
蛍光体5a、5b、5cの発光のうち、内面側への光を
フェースプレート3側へ鏡面反射することにより輝度を
向上すること、電子ビーム加速電圧を印加するための電
極として作用すること、外囲器1内で発生した負イオン
の衝突によるダメージからの蛍光体5a〜5cの保護等
である。メタルバック6は蛍光膜13作製後、蛍光膜1
3の内面側表面の平滑化処理(通常フィルミングと呼ば
れる)を行ない、その後Alを真空蒸着等で堆積するこ
とで形成できる。フェースプレート3には、さらに蛍光
膜13の導電性を高めるため、蛍光膜13の外面側に透
明電極(不図示)を設けても良い。
【0015】蛍光体は、電子放出素子の各列に対して一
本ずつ設けられており、電子放出素子12の電圧印加方
向に垂直な方向にストライプの長手方向を合わせる向き
で、列毎にR(赤)、G(緑)、B(青)の順で塗り分
けられている。電子放出素子にそれぞれ素子電圧が印加
されると電子が放出され、フェースプレート側に高電圧
がかかると上記電子は蛍光膜13へ向かって移動する。
素子電圧印加方向16の位置ずれは素子電圧の調整によ
り補正する。また、素子電圧印加方向16に垂直な方向
17へのずれはストライプ状の蛍光体5a〜5cにより
許容される。
【0016】本発明においては、外囲器1の封止後の真
空度を維持するため、ゲッター処理を行なう場合もあ
る。これは、外囲器1の封止を行なう直前或いは封止後
に、抵抗加熱或いは高周波加熱等の加熱法により、外囲
器1内の所定の位置(不図示)に配置されたゲッターを
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10-5〜1×10-7Torrの真空度を維持す
るものである。
【0017】m本の下配線7aはDX1,DX2……DXm
らなり、基板9上に真空蒸着法、印刷法、スパッタ法等
で形成し、所望のパターンとした導電性金属等からな
り、多数の電子放出素子にほぼ均等な電圧が供給される
ように、材料、膜厚、配線幅が設定される。これらm本
の下配線7aとn本の上配線7b間には、不図示の層間
絶縁層が設置され電気的に分離されてマトリクス配線を
構成する(このm、nは共に正の整数)。該層間絶縁層
は真空蒸着法、印刷法、スパッタ法等で形成されたSi
2 等からなり、下配線7aを形成した電子源基板9の
全面或いは一部に所望の形状で形成され、特に下配線7
aと上配線7bの交差部の電位差に耐え得るように、膜
厚、材料、製法が適宜設定される。
【0018】また、下配線7aと上配線7bはそれぞれ
外部端子として引き出されている。さらに、同様にして
電子放出素子12の対向する電極(不図示)がそれぞれ
m本の下配線7aとn本の上配線7bと、真空蒸着法、
印刷法、スパッタ法等で形成された導電性金属等からな
る結線によって電気的に接続されている。
【0019】尚、m本の下配線7aとn本の上配線7
b、結線、及び電極を構成する導電性金属は、それぞれ
の構成元素の一部或いは全部が同一であっても、また異
なっていても良く、具体的には、Ni,Cr,Au,M
o,W,Pt,Ti,Al,Cu,Pd等の金属、或い
は合金及びPd,Ag,Au,RuO2 ,Pd−Ag等
の金属或いは金属酸化物とガラス等から構成される印刷
導体、In23 −SnO2 等の透明導体及びポリシリ
コン等の半導体材料より適宜選択される。
【0020】また下配線7aには、下配線方向に配列す
る電子放出素子12の行を任意に走査するための走査信
号を印加するための不図示の走査信号発生手段と電気的
に接続されている。一方上配線7bには上配線方向に配
列する電子放出素子12の列を各列を任意に変調するた
めの変調信号を印加するための不図示の変調信号発生手
段と電気的に接続されている。さらに、電子放出素子1
2の各素子に印加される駆動電圧は、当該素子12に印
加される走査信号と変調信号の差電圧として供給される
ものである。
【0021】上述の画像形成装置のかかる駆動方式によ
れば、前記走査信号を印加する手段は、前記m本のX方
向配線のうち任意に選択された配線に対してはV1
(V)、残る他の配線に対してはV2 (V)の電圧を印
加することにより、V1 (V)の印加された配線と接続
する電子放出素子を選択的に走査するものである。
【0022】また、前記変調信号発生手段は、前記n本
のY方向配線に対してパルス状の電圧を発生するもので
あるが、n本の各々に対して対応する原画像信号の輝度
レベルに応じてパルスを印加するタイミングもしくは電
圧波高値、或いはその両方を変更することにより表示画
像の輝度を変調するものである。
【0023】より詳しくは、走査されているn個の電子
放出素子に印加される駆動電圧は、パルスの長さ及び波
高値の両方を変調された電圧パルスであり、当該素子の
走査期間を通して放出される電子の電荷積分量が、原画
像の輝度レベルに応じた量となるように制御される。一
方、走査されていない電子放出素子に印加されるような
駆動電圧は、当該素子の走査期間を通じて電子放出素子
の閾値電圧Vthを超えないように制御される。このた
め、走査されている電子放出素子からのみ所望の電子が
出力され、走査されていない電子放出素子からは電子ビ
ームが出力されることはない。
【0024】また、ストライプ配列のカラー蛍光膜を有
するフェースプレートと、電子源とのY方向の位置ずれ
に対しては、フェースプレートと電子源間に印加される
高電圧Va 、または選択されたX方向の配線への印加電
圧V1 とY方向配線の印加電圧の波高値の差電圧を調整
することにより、電子ビーム軌道のY方向シフト量を適
切に選択することができる。
【0025】以上にように構成された本発明の画像形成
装置において各電子放出素子には、容器外端子を通じて
電圧を印加することにより、電子を放出させ、高圧端子
Vを通じ、メタルバック6或いは透明電極(不図示)
に数kV以上の高圧電圧を印加し、電子ビームを加速
し、蛍光膜13に衝突させ、励起・発光させることで画
像を表示するものである。蛍光体(R、G、B)に向け
て加速された電子ビームはそれぞれ対応する蛍光体に衝
突し蛍光体を発光させる。蛍光体に電子ビームが照射さ
れると、一般的には、電子ビーム自身の偏向や、電子放
出部11と蛍光体R、G、Bのアライメント誤差による
位置ずれが生じてしまう。本発明によれば、素子電圧印
加方向16は前述の如く加速電圧と素子電圧の調整によ
る補正が可能であり、素子電圧に垂直な方向17におい
てはストライプ状の蛍光体により位置ずれが許容される
ため、位置ずれによる輝度損失を防ぐことができる。こ
の時、各蛍光体からはメタルバック6の効果も加えら
れ、極めて高輝度な発光が行なわれる。
【0026】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
に適宜選択される。
【0027】また、本発明の思想によれば、表示装置に
用いるだけでなく、感光性ドラムと発光ダイオード等で
構成された光プリンタの発光ダイオードの代替発光源と
して、本発明の画像形成装置を用いることもできる。ま
たこの際上述のm本の行方向配線とn本の列方向配線を
適宜選択することでライン状発光源だけでなく、2次元
状の発光源としても応用できる。
【0028】
【実施例】(基本構成例)図1に示した構成の画像形成
装置を構成した。フェースプレート3のガラス基板4の
下部には電子放出部11より放出される電子ビームを加
速し、蛍光膜13の導電性を高めるため、ITOを材料
とする透明電極を設けた。またガラス基板4、基板9は
各々の画像形成装置のバックプレートに対応しており、
不図示の側壁と共に真空容器を構成した。
【0029】また、各電子放出素子については、図3に
示す電子放出部を含む薄膜26の膜厚dは数十Å〜数百
Åの範囲内で、電子放出部11の導電性微粒子の粒径は
数Å〜数千Åの範囲内で、さらに電極10間のステップ
カバレージ、電子放出部11と電極間の抵抗値をそれぞ
れ通電処理条件等により適宜設定した。また、薄膜26
の抵抗値は通電処理により103 〜107 Ωcm/□の
シート抵抗値を示した。薄膜26の素材としてはPd、
PdOを用いた。
【0030】この画像形成装置を表示パネルとして用
い、NTSC方式のテレビ信号に基づきテレビジョン表
示を行なうための駆動回路の概略構成を図4に示す。図
中101は表示パネルであり、102は走査回路、10
3は制御回路、104はシフトレジスタ、105はライ
ンメモリ、106は同期信号分離回路、107は変調信
号発生器、108は電圧制御回路、VX 及びVa は直流
電圧源である。
【0031】以下、各部の機能を説明してゆくが、先ず
表示パネル101は、端子Dx1〜DXm、Dy1〜Dyn、及
び高圧端子HV を介して外部の電気回路と接続してい
る。このうち、端子DX1〜DXmには、前記表示パネル1
01内に設けられているマルチ電子ビーム源即ちm行n
列の行列状にマトリクス配線されたSCE群を一行(n
素子)ずつ順次駆動してゆくための走査信号が印加され
る。一方、端子Dy1〜Dynには前記走査信号により選択
された一行のSCEの各素子の出力電子ビームを制御す
るための変調信号が印加される。また、高圧端子HV
は直流電圧Va より例えば10kVの直流電圧が供給さ
れるが、これはSCEより出力される電子ビームに蛍光
体を励起するに十分なエネルギーを付与するための加速
電圧である。
【0032】次に、走査回路102について説明する。
同回路は内部にm個のスイッチング素子を備えるもので
(図中S1 〜Sm で模式的に示されている)、各スイッ
チング素子は、直流電圧源VX の出力電圧もしくは0V
(グランドレベル)のいずれか一方を選択し、表示パネ
ル101の端子Dx1〜Dxmと電気的に接続するものであ
る。S1 〜Sm の各スイッチング素子は、制御回路10
3が出力する制御信号Tscanに基づいて動作するものだ
が、実際には例えばFETのようなスイッチング素子を
組合せることにより容易に構成することが可能である。
【0033】尚、前記直流電圧源VXは、本基本構成例
の場合には、前記SCEの特性に基づき走査されていな
い素子に印加される駆動電圧が電子放出閾値電圧(8
V)以下になるように、7Vの一定電圧を出力するよう
設定している。
【0034】また、制御回路103は、外部より入力す
る画像信号に基づいて適切な表示が行なわれるように各
部の動作を整合させる働きを持つものである。次に説明
する同期信号分離回路106より送られる同期信号T
syncに基づいて、各部に対してTscan及びTsft 及びT
mry の各制御信号を発生する。
【0035】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、良く知られてい
るように周波数分離(フィルター)回路を用いれば容易
に構成できるものである。同期信号分離回路106によ
り分離された同期信号は、良く知られるように垂直同期
信号と水平同期信号よりなるが、ここでは説明の便宜
上、Tsync信号として図示した。一方、前記テレビ信号
から分離された画像の輝度信号成分を便宜上DATA信
号と表すが、同信号はシフトレジスタ104に入力され
る。
【0036】シフトレジスタ104は時系列的にシリア
ルに入力される前記DATA信号を画像の1ライン毎に
シリアル/パラレル変換するためのもので、前記制御回
路103より送られる制御信号Tsft に基づいて動作す
る(即ち、制御信号Tsft は、シフトレジスタ104の
シフトクロックであると言い換えることができる)。シ
リアル/パラレル変換された画像1ライン分(電子放出
素子n素子分の駆動データに相当する)のデータは、I
d1〜Idnのn個の並列信号として前記シフトレジスタの
104より出力される。
【0037】ラインメモリ105は画像1ライン分のデ
ータを必要時間の間だけ記憶するための記憶装置であ
り、制御回路103より送られる制御信号Tmry に従っ
て適宜Id1〜Idnの内容を記憶する。記憶された内容
は、I’d1〜I’dnとして出力され、変調信号発生器1
07に入力される。
【0038】変調信号発生器107は前記画像データ
I’d1〜I’dnの各々に応じて、SCEの各々を適切に
駆動変調するための信号源で、その出力信号は、端子D
y1〜Dynを通じて表示パネル101内のSCEに印加さ
れる。前述したように、本発明に係る電子放出素子は放
出電流Ie に対して3つの基本特性を有している。この
ため、例えば図5(a)に示すように電子放出しきい値
以下の電圧を印加しても電子は放出されないが、(b)
に示すように電子放出しきい値以上の電圧を印加する場
合にはパルスの長さPw もしくはパルスの波高値Vm
変化させることにより出力電子ビームを制御することが
可能である。従って、変調信号発生器107としては、
一定電圧のパルスを発生するが入力されるデータに応じ
て適宜パルスの長さを変調するようなパルス幅変調方式
のもの、もしくは一定の長さの電圧パルスを発生するが
入力されるデータに応じて適宜電圧パルスの波高値を変
調するような電圧変調方式のものを用いることが可能で
ある。
【0039】電圧制御回路108は、リアプレートとフ
ェースプレート間の位置合わせに応じて、直流電圧源V
X 又はVa ,変調信号発生器108からの発生電圧を設
定するために設けられたものである。
【0040】前述の如く本基本構成例においてSCEよ
り放出される電子は外素子の電圧印加方向に電子軌道の
横ずれを生じるが、これは直流電圧源Vaからの高圧端
子HVへの印加電圧又は電子放出素子に印加される駆動
電圧(変調信号発生器108及び直流電圧源から印加さ
れる差電圧)に応じて調整できる。
【0041】その一例として高圧端子HV へ約5kV印
加した場合において、電圧波高値を14V印加した時の
本来の軌道からの放出電子の軌跡のずれが30〜40μ
mとすると電圧制御回路108の設定電圧を2V程度変
えれば良い。
【0042】この時輝度も変化するが、パルスの長さを
適当に設定することによって補償される。
【0043】以上図4に示された各部の機能について述
べたが、全体動作の説明に移る前に図6〜図9を用いて
前記表示パネル101の動作についてより詳しく説明す
る。
【0044】図示の便宜上、表示パネルの画素数を6×
6(即ちm=n=6)として説明するが、実際に用いる
表示パネル101はこれよりもはるかに多数の画素を備
えたものであることは言うまでもない。
【0045】図6に示すのは、6行6列の行列状にSC
Eをマトリクス配線した本発明の電子源であるマルチ電
子ビーム源であり、説明上、各素子を区別するためにD
(1,1) ,D(1,2) 〜D(6,6) のように(X,Y)座標で
位置を示している。
【0046】このようなマルチ電子ビーム源を駆動して
画像を表示していく際には、X軸と平行な画像の1ライ
ンを単位として、ライン順次に画像を形成する方法をと
る。画像の1ラインに対応した電子放出素子を駆動する
には、Dx1〜Dx6のうち表示ラインに対応する行の端子
に0Vを、それ以外の端子には7Vを印加する。それと
同期して、当該ラインの画像パターンに従ってDy1〜D
y6の各端子に変調信号を印加する。
【0047】例えば図7に示すような画像パターンを表
示する場合を例にとって説明する。説明の便宜上、画像
パターンの発光部の輝度は等しいとする。
【0048】図7の画像のうち、例えば第3ライン目を
発光させる期間中は、図8に示すような電圧を端子Dx1
〜Dx6及びDy1〜Dy6を通じてマルチ電子ビーム源に印
加する。その結果、D(2,3) ,D(3,3) ,D(4,3) の各
SCEには14Vが印加されて電子ビームが出力される
一方、上記3素子以外は7V(図中斜線で示す素子)も
しくは0V(図中白ぬきで示す素子)が印加されるが、
これは電子放出のしきい値電圧以下であるためこれらの
素子からは電子ビームは出力されない。
【0049】同様の方法で他のラインについても図7の
表示パターンに従ってマルチ電子ビーム源を駆動してゆ
くが、この様子を時系列的に示したのが図9のタイムチ
ャートである。同図に示すように、第1ラインから順次
1ラインずつ駆動してゆくことにより1画面の表示が行
なわれるが、これを毎秒60画面の速さで繰り返すこと
により、ちらつきのない画像表示が可能であった。
【0050】尚、表示パターンの発光輝度を変調して階
調表示を行なう場合、輝度をより大きく(小さく)する
には、端子Dy1〜Dy6に印加される変調信号のパルスの
電圧波高値を14Vよりも大きく(小さく)することに
より変調可能である。例えば、電圧波高値を7.9Vか
ら15.9Vの範囲で0.5V単位に段階的に変化させ
れば、発光輝度は0を含めて17段階の変調が可能であ
る。さらにより多くの階調を望む場合には、電圧の範囲
を広げるか又は変化の単位をより小さくすれば良い。
【0051】また、パルスの長さを10μsよりも長く
(短く)することによっても変調が可能である。例え
ば、パルスの長さを0sから15μsの範囲で0.5μ
sを単位として変化させれば、発光輝度は0を含めて3
1段階の変調が可能である。さらにより多くの階調を望
む場合には、長さの範囲を広げるか又は変化の単位をよ
り小さくすれば良い。
【0052】以上6×6のマルチ電子ビーム源を例にと
って表示パネル101の駆動方法を説明したが、次に図
1の装置の全体動作について図10のタイミングチャー
トを参照しながら説明する。
【0053】図10(a)は外部から入力するNTSC
信号から同期信号分離回路106により分離された輝度
信号DATAのタイミングであり、本図に示すように1
ライン目のデータから順次2ライン目、3ライン目と送
られてくるが、これと同期して制御回路103からシフ
トレジスタ104に対して図10(b)に示すようなシ
フトクロックTsft が出力される。
【0054】シフトレジスタ104に1ライン分のデー
タが蓄積されると、同図(c)に示すタイミングで制御
回路103からラインメモリ105に対してメモリーラ
イト信号Tmry が出力され、1ライン(n素子分)の駆
動データが書き込まれる。その結果、ラインメモリ10
5の出力信号であるI’d1〜I’dnの内容は同図(d)
に示すタイミングで変化する。
【0055】一方、走査回路102の動作を制御する制
御信号Tscanの内容は同図(e)に示すようなものとな
る。即ち、1ライン目を駆動する場合には、走査回路1
02内のスイッチング素子S1 のみが0Vで他のスイッ
チング素子は7V、また2ライン目を駆動する場合に
は、スイッチング素子S2 のみが0Vで他のスイッチン
グ素子は7V、以下同様、というように動作が制御され
る。
【0056】また、これと同期して変調信号発生器10
7から表示パネル101に対しては、図10(f)に示
すタイミングで変調信号が出力される。
【0057】以上説明した動作により、表示パネル10
1を用いてテレビジョンの表示を行なった結果、極めて
良好な表示画像を得た。本発明においては、位置ずれに
よる輝度損失が防止されているため、極めて高輝度な発
光が行なわれる。
【0058】尚、上記説明中、特に記載していないがシ
フトレジスタ104やラインメモリ105はデジタル信
号式のものでもアナログ信号式のものでも差し支えな
く、要は画像信号のシリアル/パラレル変換や記憶が所
定の速度で行なわれれば良い。尚、デジタル信号式を用
いる場合には、同期信号分離回路106の出力信号DA
TAをデジタル信号化する必要があるが、これは106
の出力部にA/D変換器を備えれば容易に可能であるこ
とは言うまでもない。
【0059】また、本基本構成例においてはNTSC方
式のテレビ信号に基づきテレビジョン表示を行なう例を
示したが、本発明の電子源を用いて構成した表示パネル
の応用はこれに限るものではない。他の方式のテレビジ
ョン信号、或いは計算機や画像メモリ、通信ネットワー
クなど種々の画像信号源と直接或いは間接に接続する表
示装置に広く用いることが可能であり、とりわけ大容量
の画像を表示する大画面の表示に好適である。
【0060】図11は、本基本構成例の画像形成装置を
用いたディスプレイパネルに、例えばテレビジョン放送
をはじめとする種々の画像情報源より提供される画像情
報を表示できるように構成した表示装置の一例を示すた
めの図である。図中200はディスプレイパネル、20
1はディスプレイパネルの駆動回路、202はディスプ
レイコントローラ、203はマルチプレクサ、204は
デコーダ、205は入出力インターフェース回路、20
6はCPU、207は画像生成回路、208、209及
び210は画像メモリインターフェース回路、211は
画像入力インターフェース回路、212及び213はT
V信号受信回路、214は入力部である。(尚、本表示
装置は、例えばテレビジョン信号のように映像情報と音
声情報の両方を含む信号を受信する場合には、当然映像
の表示と同時に音声を再生するものであるが、本発明の
特徴と直接関係しない音声情報の受信、分離、再生、処
理、記憶などに関する回路やスピーカーなどについては
説明を省略する。)
【0061】以下、画像信号の流れに沿って各部を説明
してゆく。
【0062】先ず、TV信号受信回路213は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路213で受信されたTV
信号は、デコーダ204に出力される。
【0063】また、画像TV信号受信回路212は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路213と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ204に出力さ
れる。
【0064】また、画像入力インターフェース回路21
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ204に出力さ
れる。
【0065】また、画像メモリインターフェース回路2
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ204に出力される。
【0066】また、画像メモリインターフェース回路2
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
204に出力される。
【0067】また、画像メモリ−インターフェース回路
208は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ20
4に出力される。
【0068】また、入出力インターフェース回路205
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU206と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
【0069】また、画像生成回路207は、前記入出力
インターフェース回路205を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU206
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
【0070】本回路により生成された表示用画像データ
は、デコーダ204に出力されるが、場合によっては前
記入出力インターフェース回路205を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
【0071】また、CPU206は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
【0072】例えば、マルチプレクサ203に制御信号
を出力し、ディスプレイパネルに表示する画像信号を適
宜選択したり組み合わせたりする。また、その際には表
示する画像信号に応じてディスプレイパネルコントロー
ラ202に対して制御信号を発生し、画面表示周波数や
走査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。
【0073】また、前記画像生成回路207に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路205を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
【0074】尚、CPU206は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
【0075】或いは、前述したように入出力インターフ
ェース回路205を介して外部のコンピューターネット
ワークと接続し、例えば数値計算などの作業を外部機器
と協同して行なっても良い。
【0076】また、入力部214は、前記CPU206
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
【0077】また、デコーダ204は、前記207ない
し213より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
04は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路20
7及びCPU206と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
【0078】また、マルチプレクサ203は前記CPU
206より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ203はデ
コーダ204から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路201に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
【0079】また、ディスプレイパネルコントローラ2
02は、前記CPU206より入力される制御信号に基
づき駆動回路201の動作を制御するための回路であ
る。
【0080】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路201に対して出力する。
【0081】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路201に対して出力する。
【0082】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路201に対して出力する場合
もある。
【0083】また、駆動回路201は、ディスプレイパ
ネル200に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ203から入力される画像信
号と、前記ディスプレイパネルコントローラ202より
入力される制御信号に基づいて動作するものである。
【0084】以上、各部の機能を説明したが、図23に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
00に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ204に
おいて逆変換された後、マルチプレクサ203において
適宜選択され、駆動回路201に入力される。一方、デ
ィスプレイコントローラ202は、表示する画像信号に
応じて駆動回路201の動作を制御するための制御信号
を発生する。駆動回路201は、上記画像信号と制御信
号に基づいてディスプレイパネル200に駆動信号を印
加する。これにより、ディスプレイパネル200におい
て画像が表示される。これらの一連の動作は、CPU2
06により統括的に制御される。また、本表示装置にお
いては、前記デコーダ204に内蔵する画像メモリや、
画像生成回路207及びCPU206が関与することに
より、単に複数の画像情報の中から選択したものを表示
するだけでなく、表示する画像情報に対して、例えば拡
大、縮小、回転、移動、エッジ強調、間引き、補間、色
変換、画像の縦横比変換などをはじめとする画像処理
や、合成、消去、接続、入れ替え、はめ込みなどをはじ
めとする画像編集を行なうことも可能である。また、本
基本構成例の説明では、特に触れなかったが、上記画像
処理や画像編集と同様に、音声情報に関しても処理や編
集を行なうための専用回路を設けても良い。
【0085】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
【0086】尚、上記図11は、SCEを電子源とする
ディスプレイパネルを用いた表示装置の構成の一例を示
したに過ぎず、これのみに限定されるものでないことは
言うまでもない。例えば図11の構成要素のうち使用目
的上必要のない機能に関わる回路は省いても差し支えな
い。またこれとは逆に、使用目的によってはさらに構成
要素を追加しても良い。例えば、本表示装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。
【0087】本表示装置においては、ディスプレイパネ
ルの薄型化が容易なため、表示装置の奥行きを小さくす
ることができる。それに加えて、SCEを電子源とする
ディスプレイパネルは大画面化が容易で輝度が高く視野
角特性にも優れるため、本表示装置は臨場感あふれ迫力
に富んだ画像を視認性良く表示することが可能である。
【0088】(実施例) 本発明第の実施例について説明する。本実施例の画像
形成装置の基本構成は上述の基本構成例とほぼ同じであ
る。本実施例の特徴は、図12(a)に示すように、蛍
光体の本数を、電子放出素子の列数より多くしたことに
ある。
【0089】本実施例によれば、素子電圧印加方向への
位置ずれが蛍光体1本分の距離に相当する大きな誤差の
場合には、素子と蛍光体の組み合わせをずらせ、本来対
応する蛍光体に隣接する蛍光体に素子を対応させ、誤差
が小さい場合には加速電圧と素子電圧の調整による微修
正を行なう。
【0090】図13に本実施例における駆動回路のブロ
ック図を示す。本実施例が基本構成例と異なる点は、補
正信号発生回路からシフトレジスタに対しても補正が加
わる点である。電子源とフェースプレートとの位置合わ
せのずれ量が1画素を超える場合、シフトレジスタにお
けるデータ信号のシフト回数を変えることにより、先ず
ずれ量を補正する。そして残りのずれ量に関しては基本
構成例と同様にVX,Va及び変調信号発生器の制御によ
って補正することが可能である。
【0091】本実施例においては、基本構成例よりもさ
らに大きな位置ずれの修正が可能となった他は基本構成
と同様の効果が得られる。
【0092】(実施例) 本実施例の特徴は、実施例とは逆に、蛍光体よりも電
子放出素子列を多く設けたものである。その関係を図1
2(b)に示す。本実施例の効果は実施例と全く同じ
で、素子電圧印加方向の位置ずれが大きい場合には電子
放出素子と蛍光体の組み合わせをずらせることによって
位置ずれを修正する。従って本実施例においては実施例
と全く同じ効果が得られる。
【0093】
【0094】以上示した実施例では、SCEを電子放出
素子として用いたが、基板に平行な方向に速度成分を有
する電子放出素子のいずれにも適用できる。具体例とし
ては電界放出型の素子で対向する電極構成を基板面に沿
わせたものがある。(本出願人による特開昭63−27
4047号公報)
【0095】
【発明の効果】以上説明したように、本発明によれば電
子放出素子と蛍光体との位置ずれによる誤表示や輝度の
低下が防止され、均一で且つ高い輝度で画像を表示する
ことができる。本発明の画像形成装置は従来の表示装置
に比べて装置構成を簡略化できるため、従来にない高い
表示特性を有した大画面表示が実現できる。
【図面の簡単な説明】
【図1】本発明の画像形成装置の基本構成を示す図であ
る。
【図2】本発明の画像形成装置に用いる蛍光膜を示す図
である。
【図3】本発明の基本構成例に用いたSCEの構成を示
す図である。
【図4】本発明の基本構成例の駆動回路構成を示す図で
ある。
【図5】本発明の基本構成例においてSCEに印加され
た電圧波形を示す図である。
【図6】本発明の基本構成例の表示パネル動作説明のた
めの電子源模式図である。
【図7】図6に示した電子源による表示例である。
【図8】図7に示した表示のための駆動電圧を示す図で
ある。
【図9】本発明の基本構成例の表示パネルの駆動電圧波
形を示す図である。
【図10】本発明の基本構成例の表示パネルの駆動タイ
ミングチャートである。
【図11】本発明の基本構成例のテレビジョン表示のブ
ロック図である。
【図12】本発明第1及び2の実施例にかかる電子源と
蛍光体を示す図である。
【図13】本発明第の実施例の駆動回路構成を示す図
である。
【図14】従来の画像形成装置の画像形成部材を示す図
である。
【符号の説明】
1 外囲器 2 リアプレート 3 フェースプレート 4 ガラス基板 5,5a,5b,5c 蛍光体 6 メタルバック 7a 下配線 7b 上配線 8 支持枠 9 電子源基板 10 素子電極 11 電子放出部 12 電子放出素子 13 蛍光膜 16 素子電圧印加方向 17 蛍光体長手方向 26 薄膜 40 黒色導電材 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 109 補正信号発生回路 200 ディスプレイパネル 201 駆動回路 202 ディスプレイパネルコントローラ 203 マルチプレクサ 204 デコーダ 205 入出力インターフェース 206 CPU 207 画像生成回路 208 画像メモリインターフェース回路 209 画像メモリインターフェース回路 210 画像メモリインターフェース回路 211 画像入力インターフェース回路 212 TV信号受信回路 213 TV信号受信回路 214 入力部
フロントページの続き (56)参考文献 特開 平4−137424(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に形成された電極間に電圧を印加
    することにより電子を放出する電子放出素子を、行方向
    に電極間への電圧印加方向を揃えて、m行×n列のマト
    リクス状に配置してなる電子源と、該電子源基板に対向
    して配置してなる複数種の蛍光体を有する画像形成部材
    とを有する画像形成装置において、上記蛍光体が、上記
    電子放出素子の電圧印加方向に対して垂直な方向に平行
    なストライプ状に形成されており、該ストライプ状の蛍
    光体がn本より多く設けられていて、しかもこのうちの
    n本のストライプ状の蛍光体が電子放出素子の各列に対
    して1本ずつ対応していることを特徴とする画像形成装
    置。
  2. 【請求項2】 基板上に形成された電極間に電圧を印加
    することにより電子を放出する電子放出素子を、行方向
    に電極間への電圧印加方向を揃えて、m行×n列のマト
    リクス状に配置してなる電子源と、該電子源基板に対向
    して配置してなる複数種の蛍光体を有する画像形成部材
    とを有する画像形成装置において、上記蛍光体が、上記
    電子放出素子の電圧印加方向に対して垂直な方向に平行
    なストライプ状に形成されており、該ストライプ状の蛍
    光体がn本より少なく設けられていて、しかもこのn本
    より少ないストライプ状の蛍光体が同数の電子放出素子
    の列に対して1本ずつ対応していることを特徴とする
    像形成装置。
  3. 【請求項3】 m本の行方向配線のうちから電子放出さ
    せる表示行を選択する走査回路、及び、該表示行に対し
    てn個以下の信号を発生する変調信号発生器から該表示
    行の電子放出素子の電極間に印加される駆動電圧を調整
    する制御回路とを有することを特徴とする請求項1又は
    に記載の画像形成装置。
  4. 【請求項4】 変調信号発生器より発生するn個以下の
    信号と、n本の列方向配線との対応を調整する補正回路
    を有することを特徴とする請求項3に記載の画像形成装
    置。
JP34548193A 1993-12-22 1993-12-22 画像形成装置 Expired - Lifetime JP3284483B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP34548193A JP3284483B2 (ja) 1993-12-22 1993-12-22 画像形成装置
DE69423716T DE69423716T2 (de) 1993-12-22 1994-12-20 Bilderzeugungsgerät
EP97202262A EP0806789B1 (en) 1993-12-22 1994-12-20 Image forming apparatus
AT94309565T ATE191296T1 (de) 1993-12-22 1994-12-20 Bilderzeugungsgerät
DE69430999T DE69430999T2 (de) 1993-12-22 1994-12-20 Bilderzeugungsgerät
EP94309565A EP0660367B1 (en) 1993-12-22 1994-12-20 Image-forming apparatus
AT97202262T ATE220821T1 (de) 1993-12-22 1994-12-20 Bilderzeugungsgerät
US08/359,838 US6121942A (en) 1993-12-22 1994-12-20 Image-forming apparatus with correction in accordance with positional deviations between electron-emitting devices and image-forming members
AU81625/94A AU677877C (en) 1993-12-22 1994-12-21 Image-forming apparatus
CA002138737A CA2138737C (en) 1993-12-22 1994-12-21 Image-forming apparatus
KR1019940036701A KR0172634B1 (ko) 1993-12-22 1994-12-22 화상 형성 장치
CN94119228A CN1083615C (zh) 1993-12-22 1994-12-22 图像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34548193A JP3284483B2 (ja) 1993-12-22 1993-12-22 画像形成装置

Publications (2)

Publication Number Publication Date
JPH07182988A JPH07182988A (ja) 1995-07-21
JP3284483B2 true JP3284483B2 (ja) 2002-05-20

Family

ID=18376884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34548193A Expired - Lifetime JP3284483B2 (ja) 1993-12-22 1993-12-22 画像形成装置

Country Status (1)

Country Link
JP (1) JP3284483B2 (ja)

Also Published As

Publication number Publication date
JPH07182988A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
US6549181B2 (en) Image display apparatus and its driving method
JPH06342636A (ja) 電子源と画像形成装置
KR20030076699A (ko) 화상 디스플레이 장치 및 그 제어 방법
JP3387617B2 (ja) 電子源
JP3581581B2 (ja) 画像表示装置
JP3284483B2 (ja) 画像形成装置
JPH1039825A (ja) 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3507128B2 (ja) 画像表示装置及びその駆動方法
JPH07325554A (ja) 電子源駆動装置及び画像表示装置及びそれらの制御方法
JP3302263B2 (ja) 画像形成装置
JP3274345B2 (ja) 画像表示装置及び前記装置における画像表示方法
JP2976175B2 (ja) 電子放出素子、電子源及びこれらの製造方法と、該電子源を用いた画像形成装置
JP3299062B2 (ja) 電子源の駆動装置及び該電子源を用いた画像形成装置
JP3113149B2 (ja) 電子線発生装置および該電子線発生装置を用いた画像形成装置
JP3517474B2 (ja) 電子線発生装置及び画像形成装置
JP3258525B2 (ja) 画像表示装置
JP2909708B2 (ja) 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JP2866312B2 (ja) 電子源及びそれを用いた画像形成装置と、それらの製造方法
JPH08212944A (ja) 画像形成装置および電子ビーム発生源
JP3258524B2 (ja) 画像表示装置
JP2006243630A (ja) 駆動装置、画像表示装置及びテレビジョン装置
JP3507241B2 (ja) 電子ビーム源およびそれを用いた画像表示装置
JPH087807A (ja) 電子線照射方法、電子線発生装置および該電子線発生装置を用いた画像形成装置
JP2000075830A (ja) 走査ドライバ回路と前記回路を含む画像形成装置
JPH08190853A (ja) 電子源及び該電子源を用いた画像形成方法及びその装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130308

Year of fee payment: 11