JP3302263B2

JP3302263B2 - 画像形成装置

Info

Publication number: JP3302263B2
Application number: JP15743096A
Authority: JP
Inventors: 英俊鱸; 俊彦武田; 康弘浜元; 尚人中村; 一郎野村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-05-30
Filing date: 1996-05-30
Publication date: 2002-07-15
Anticipated expiration: 2016-05-30
Also published as: JPH0950256A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス配置さ
れた多数の電子放出素子を備えた電子源、及びこれを用
いた表示装置や露光装置等の画像形成装置、に関する。

【０００２】

【従来の技術】近年、画像形成装置等への応用を目的と
した冷陰極電子放出素子の研究が盛んである。この冷陰
極電子放出素子の一つとして、表面伝導型電子放出素子
が挙げられるが、この表面伝導型電子放出素子は、絶縁
性の基板上に形成された導電性膜に、膜面に平行に電流
を流すことにより電子放出が生ずる現象を利用するもの
である。

【０００３】表面伝導型電子放出素子の典型的な例とし
ては、絶縁性の基板上に設けた一対の素子電極間に、電
子放出部を有する導電性膜を備える構成のものが挙げら
れ、更に、該電子放出部は、予め通電フォーミングと称
される通電処理を、金属酸化物などの導電性膜に施すこ
とで形成されるものである。該通電フォーミングは、導
電性膜の両端に直流電圧あるいは非常にゆっくりとした
昇電圧、例えば１Ｖ／１分程度の昇電圧を印加通電する
ことで通常行われ、該フォーミングにより、導電性膜を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、該導電性膜の一部に電気的に高抵抗な状態の電子放
出部を形成する処理である。電子放出は、上記電子放出
部が形成された導電性膜に電圧を印加して電流を流すこ
とにより、前記電子放出部から行われる。

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。

【０００５】この種の表面伝導型電子放出素子の特性の
一例を図１９を用いて説明する。

【０００６】表面伝導型電子放出素子においては、該素
子に印加される電圧（Ｖｆ）に対して該素子に流れる電
流（Ｉｆ）は必ずしも一義的に定まるものではない。そ
の特性には大別して２つの型があるが、このうち第一の
型においては該素子に流れる電流（Ｉｆ）は、印加電圧
（Ｖｆ）を０［Ｖ］から増加させてゆくにつれて、一旦
は増加するが、その後減少に転じ、さらにその後はほぼ
一定もしくは微増傾向を示す。一方、第二の型において
は該素子に流れる電流（Ｉｆ）は、印加電圧（Ｖｆ）を
０［Ｖ］から増加させてゆくにつれて、常に増加傾向を
示すものである。

【０００７】説明の便宜上、前記第一の型を静特性、前
記第二の型を動特性と呼ぶ。

【０００８】図１９中、破線は、約１Ｖ／分以下の電圧
掃引スピードで得られる静特性である。つまり、Ｖｆ＝
０〜Ｖ１の領域（Ｉ領域）では、素子に流れる電流（Ｉ
ｆ）は電圧（Ｖｆ）の増加に伴い単調増加しＶ１で最大
となる。Ｖｆ＝Ｖ１〜Ｖ２の領域（ＩＩ領域）では、素
子に流れる電流（Ｉｆ）は電圧（Ｖｆ）の増加に伴い減
少する、所謂、電圧制御型負性抵抗特性（以下、ＶＣＮ
Ｒ［ｖｏｌｔａｇｅｃｏｎｔｒｏｌｌｅｄｎｅｇａｔ
ｉｖｅｒｅｓｉｓｔａｎｃｅ］特性という）を示す。
Ｖｆ＝Ｖ２〜Ｖｄの領域（ＩＩＩ領域）では、該素子に
流れる電流（Ｉｆ）は電圧（Ｖｆ）の増加に対してほと
んど変化しない。尚、Ｖ１は電流Ｉｆが極大値を示す
値、Ｖ２は電流Ｉｆの減少曲線の接線のうち最大傾き接
線のＶｆ軸切片である。一方、素子からの放出電流（Ｉ
ｅ）は、電圧（Ｖｆ）の増加に伴いＶｅを電子放出しき
い値として、増加してゆく。

【０００９】また、図中、実線は、約１０Ｖ／秒以上の
電圧掃引スピードで得られる動特性である。つまり、最
大電圧がＶｄで掃引した場合（図中Ｉｆ（Ｖｄ）曲線参
照）、Ｖｅ付近から素子に流れる電流（Ｉｆ）が徐々に
増加し、Ｖｄで静特性のＩｆとほぼ一致する。最大電圧
がＶ２で掃引した場合（図中Ｉｆ（Ｖ２）曲線参照）、
同様にＩｆは徐々に増加し、Ｖ２においては静特性のＩ
ｆとほぼ一致する。また、最大電圧が上記のＩ領域内の
電圧で掃引すると、静特性のＩｆカーブとほぼ一致す
る。

【００１０】勿論、上記Ｉ−Ｖ特性に関する静特性、動
特性は、素子を構成する材料、素子形態などを変えるこ
とにより変化するが、一般に良好な電子放出特性を有す
る表面伝導型電子放出素子は上記３つの領域Ｉ〜ＩＩＩ
を有しているといって良い。

【００１１】このような特性の表面伝導型電子放出素子
を平板形ＣＲＴ等に応用するために、従来から多数の表
面伝導型電子放出素子をＸＹマトリクス状に配列して結
線したマルチ電子源が試みられている。

【００１２】即ち、図２０に示すように、例えば、Ｍ×
Ｎ個の表面伝導型電子放出素子を配線ＸＥ₁ 〜ＸＥ_N お
よびＹＥ₁ 〜ＹＥ_M により、電気的に接続したものであ
る。このようなマルチ電子源を平板形ＣＲＴ等に応用す
る場合には、通常は表示画面の１画素に対応して１個の
表面伝導型電子放出素子を設け、所望の表示パターンに
したがって順次、表面伝導型電子放出素子を駆動するも
のである。

【００１３】その際の駆動方法としては、画像の１画素
ずつを順次発光させて１画面を形成していく点順次走査
か、或いは画像の１ライン（図２０の例では、１ライン
はＭ画素よりなる。）ずつを順次発光させて１画面を形
成していく線順次走査の２つの方式が知られている。通
常は、１画素当たりの割当時間が長く、表面伝導型電子
放出素子の駆動速度や出力電子線の瞬時電流の面で有利
な線順次走査方式が採用されている。

【００１４】

【発明が解決しようとする課題】ところで、従来の線順
次走査方式又は点順次走査方式で多数の表面伝導型電子
放出素子を駆動した場合、電子線を出力していない休止
状態にある表面伝導型電子放出素子に流れる電流が大き
いため、消費電力が増大してしまうという問題があっ
た。

【００１５】以下、この問題を図２１乃至図２３を用い
て説明する。

【００１６】図２１は、この問題を簡単に説明するため
に、表面伝導型電子放出素子を６×６個だけ単純マトリ
クス配線したものであり、各表面伝導型電子放出素子を
区別するために、Ｄ（１，１）、Ｄ（１，２）…Ｄ
（６，６）のように（ｘ，ｙ）座標で示している。この
ようなマルチ電子源を平板型ＣＲＴに応用する際、表示
に必要な輝度を得るために表面伝導型電子放出素子の１
素子当たりに、仮に約１×１０の−６乗Ａの電子線出力
が必要であるとした場合、図１９に示した特性より、発
光する画素に対応する表面伝導型電子放出素子には１４
Ｖ、非発光の画素に対応する表面伝導型電子放出素子に
はＶｔｈ＝１０Ｖ以下の電圧を印加すれば良いわけであ
る。

【００１７】そこで、線順次走査方式で画像を形成する
場合には、ｘ軸と平行な６つの素子列を順次走査して１
画面を形成するが、その際、任意の素子列を選択するに
は、ＸＥ₁ 〜ＸＥ₆ のうち選択される列には０Ｖを、ま
た非選択の列には７Ｖを印加する。

【００１８】また、選択された素子列の中で、任意の表
面伝導型電子放出素子から１マイクロＡの電子線出力を
得るためには、ＹＥ₁ 〜ＹＥ₆ のうち、上記任意の表面
伝導型電子放出素子に給電する配線には１４Ｖを印加
し、それ以外の配線には７Ｖを印加する。

【００１９】例えば、図２２に示すような画像パターン
を表示したい時には、例えば第１列目を駆動する間は、
ＸＥ₁ には０Ｖ、ＸＥ₂ 〜ＸＥ₆ には７Ｖ、ＹＥ₁ ，Ｙ
Ｅ₅，ＹＥ₆ には７Ｖ、ＹＥ₂ 〜ＹＥ₄ には１４Ｖを印
加し、次に第２列目を駆動する間は、ＸＥ₂ には０Ｖ、
ＸＥ₁ およびＸＥ₃ 〜ＸＥ₆ には７Ｖ、ＹＥ₁ およびＹ
Ｅ₃ 〜ＹＥ₆ には７Ｖ、ＹＥ₂ には１４Ｖを印加すれば
よい。以下、同様に第３列目〜第６列目を順次走査し、
１画面を表示するが、各配線電極に印加する電圧を表１
にまとめて示す。

【００２０】

【表１】

【００２１】以上のような従来の駆動方法では、選択さ
れた列以外の表面伝導型電子放出素子（非選択素子）に
７Ｖの電位差が印加される場合があり、消費電力の増大
を招いていた。例えば、図２２に示した画像パターンを
表示する場合の第３列目の素子列を駆動している状態を
例にとると、図２３に示すように、Ｄ（２，３）とＤ
（３，３）およびＤ（４，３）には、素子両端に１４Ｖ
が印加され、電子線が出力されるが一方、第３列目以外
の表面伝導型電子放出素子で配線ＹＥ₂ ，ＹＥ₃，ＹＥ₄
と接続している表面伝導型電子放出素子の両端には、
１４Ｖ−７Ｖ＝７Ｖが印加される。その結果、図１９の
特性から判るように、これらの選択された列以外の１５
素子には、各々２．５ｍＡの電流が流れ、消費電力を増
大させることになる。この例から明らかなように、電子
線出力を得るために、ある表面伝導型電子放出素子に１
４Ｖの駆動電圧を印加すると、その表面伝導型電子放出
素子と共通配線されている表面伝導型電子放出素子には
７Ｖが印加されてしまう。上述の説明においては、説明
を簡単にするため６×６のマトリクスを用いたが、表示
装置として実用的な画素数、例えば１０００×１０００
画素程度の規模の場合には、無効消費電力が大幅に増大
する。さらには、電源や駆動回路や配線材には無効分も
見込んで電流容量の大きなものを用いなければならず、
装置コストを増大させる要因となっていた。

【００２２】本発明は、非選択の表面伝導型電子放出素
子に流れる無効電流を大幅に低減して、消費電力を低減
することができ、しかも、画像形成に支障をきたすよう
な不要な電子放出、あるいは発光を防止し得る電子源、
これを用いた画像形成装置を得ることを目的とする。

【００２３】

【課題を解決するための手段】上記目的を達成する本発
明の構成は以下の通りである。

【００２４】即ち、本発明の第１は、Ｘ方向配線とＹ方
向配線とでマトリクス状に結線された、電子放出部を含
む導電性膜を一対の電極間に配置してなる複数の電子放
出素子と、前記複数の電子放出素子の駆動手段と、画像
形成部材とを備える画像形成装置において、前記駆動手
段は、画像信号に応じた電子放出を、電子放出の閾値以
上の電圧を選択された電子放出素子の前記電極間に印加
することで行い、更に、一定期間ごとに、前記電子放出
を行う電圧とは逆極性で、その降電圧レートが１０Ｖ／
ｓｅｃ以上であり、前記電子放出素子を高抵抗状態に遷
移せしめる電圧パルスを印加する手段であり、前記電子
放出素子の一方の電極上面の高さが、他方の電極上面の
高さよりも高いことを特徴とする画像形成装置にある。

【００２５】

【００２６】また、本発明の第２は、Ｘ方向配線とＹ方
向配線とでマトリクス状に結線された、電子放出部を含
む導電性膜を一対の電極間に配置してなる複数の電子放
出素子と、前記複数の電子放出素子の駆動手段と、画像
形成部材とを備える画像形成装置において、前記駆動手
段は、画像信号に応じた電子放出を、電子放出の閾値以
上の電圧を選択された電子放出素子の前記電極間に印加
することで行い、更に、一定期間ごとに、前記電子放出
を行う電圧とは逆極性で、その降電圧レートが１０Ｖ／
ｓｅｃ以上であり、前記電子放出素子を高抵抗状態に遷
移せしめる電圧パルスを印加する手段であり、前記画像
形成部材は、前記高抵抗状態に遷移せしめる電圧パルス
が印加された際に放出される電子の照射領域以外に配置
されていることを特徴とする画像形成装置にある。

【００２７】上記本発明の画像形成装置は、更にその特
徴として、「前記画像形成部材は、蛍光体を有し、前記
高抵抗状態に遷移せしめる電圧パルスが印加された際に
放出される電子の照射領域にはブラックが配置されてい
る」こと、「前記電子放出素子は、表面伝導型電子放出
素子である」こと、「前記電子放出素子を高抵抗状態に
遷移せしめる電圧パルスは、電子放出素子を流れる電流
が極大値をとる電圧以上の波高値を有する」こと、「前
記電子放出素子を高抵抗状態に遷移せしめる電圧パルス
は、非選択の電子放出素子に印加される電圧以上の波高
値を有する」こと、をも含むものである。

【００２８】本発明は、表面伝導型電子放出素子に予め
所定の電圧パルスを印加することにより、電流−電圧特
性を高抵抗化状態に遷移せしめ、非選択の表面伝導型電
子放出素子に流れる無効電流を大幅に低減するものであ
る。

【００２９】即ち、表面伝導型電子放出素子に降電圧レ
ート１０Ｖ／ｓｅｃ以上の電圧パルスを印加すると、前
記図１９のＩ〜ＩＩＩ領域よりなるＩ−Ｖ静特性とは異
なる、高抵抗状態に遷移する。ここで、高抵抗状態と
は、素子が有限時間の間、前記動特性に沿った電流−電
圧特性に従う状態を指す。例えば、前記図１９のＩ−Ｖ
特性を有する表面伝導型電子放出素子に対して、波高値
Ｖｄ、降電圧レート１０Ｖ／ｓｅｃ以上の電圧パルスを
印加した直後には、該素子のＩ−Ｖ特性は前記図１９
中、Ｉｆ（Ｖｄ）で示すような高抵抗状態を示す。ま
た、このように高抵抗状態に遷移した後でも、該素子に
対してＶｄを印加すれば放出電流Ｉｓを得ることが可能
であり、しかも実線Ｉｆ（Ｖｄ）で示される特性から明
らかなように、該素子に対してＶｅ以下の電圧を印加し
たとしても、点線にて示される静特性と比較して、該素
子に流れる電流（Ｉｆ）は大幅に低減される。

【００３０】また、このような素子の高抵抗状態は、上
記電圧パルス印加後、有限時間保持されるが、その後は
再び、図１９の点線で示されるＩ−Ｖ静特性に戻る。そ
こで、所望の時間、かかる高抵抗状態を持続する必要が
ある場合には、高抵抗状態が保持されている間に、上記
電圧パルスを再度繰り返し印加することにより、高抵抗
状態の保持時間を所望期間、延長することができる。

【００３１】本発明はまず、表面伝導型電子放出素子に
おける上述のＩ−Ｖ静特性及び高抵抗化状態への遷移特
性が、図１０に示される通り、該電子放出素子に印加さ
れる電圧として、駆動時の電圧とは逆極性の電圧が印加
された場合にも同様に発現することを知見したことに基
づく。

【００３２】本発明によれば、上記Ｉ−Ｖ静特性を有す
る表面伝導型電子放出素子を単純マトリクス配線した電
子源及び画像形成装置において、予め上記の駆動電圧と
は逆極性でしかも降電圧レート（駆動電圧とは逆極性の
負の電圧パルスであるから、パルス立ち上がり部の勾配
（図１１，図１７））が１０Ｖ／ｓｅｃ以上の電圧パル
ス（以下、高抵抗化パルスという）を印加することで、
その素子のＩ−Ｖ特性を異なる状態に遷移せしめる。即
ち、該素子を高抵抗状態に遷移せしめることにより、上
述の非選択素子に流れる無効電流を減少せしめ、駆動時
における装置全体の消費電力を大幅に低減させることが
できる。尚、上記高抵抗化パルスの降電圧レートの上限
は、実用的には１０¹⁰［Ｖ／ｓｅｃ］である。

【００３３】本発明を主として特徴づける上記高抵抗化
パルスの波形としては、例えば、三角波、矩形波、或い
は、正弦波等を用いることが可能である。更に、この高
抵抗化パルスは、図１０に示すＩＩ領域（ＶＣＮＲ領
域）の−Ｖ_c 以下の波高値を有し、特に好ましくは、前
述の如く、複数の電子放出素子が単純マトリクス配線さ
れた電子源の駆動に際し、非選択素子に印加される電圧
以上の波高値を有し、且つ、駆動時とは逆極性のパルス
電圧であることが望ましい。

【００３４】さらに、本発明においては、高抵抗化パル
スを印加することにより、形成される画像のコントラス
トが低下することがないように、工夫がこらされてい
る。

【００３５】第１は、画像形成部材（ターゲット）を予
め所定の位置に配置する、即ち、前記高抵抗化パルスの
印加により電子線が放出された場合であっても、該高抵
抗化パルスにより放出される電子線によっては照射され
ない位置に配置することで、高抵抗化パルスによって放
出された電子線により、画像のコントラストが低下する
のを防止する点である。

【００３６】第２は、表面伝導型電子放出素子の電極形
状を工夫することにより、高抵抗化パルスにより放出さ
れる電子線が、画像形成部材（ターゲット）に到達する
ことなく、素子電極に捕捉されるような電場を作る点で
ある。具体的には、表面伝導型電子放出素子を構成する
素子電極のうち画像形成の際に正極（高抵抗化パルス印
加時には負極）として作用する電極を一方の素子電極、
画像形成の際に負極（高抵抗化パルス印加時には正極）
として作用する電極を他方の素子電極とすると、一方の
素子電極の上面高さを他方の素子電極の上面高さよりも
大きくする点である。

【００３７】上記のように、本発明は新規な電子源、こ
れを用いた新規な画像形成装置に係るものであり、以下
に説明するような表面伝導型電子放出素子を採用してい
る。

【００３８】表面伝導型電子放出素子には平面型と垂直
型があり、まず、平面型の表面伝導型電子放出素子の基
本的な構成について説明する。

【００３９】図１（ａ）、（ｂ）は、平面型の表面伝導
型電子放出素子の基本的な構成を示す図である。

【００４０】図１において１は基板、２は電子放出部、
３は導電性膜、４と５は素子電極である。

【００４１】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００４２】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００４３】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜３の形状等は、応用される形態等によって設計され
る。

【００４４】素子電極間隔Ｌは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極４，５間に印加する電圧等によ
り、数マイクロメートルから数十マイクロメートルであ
る。

【００４５】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚ｄは、
数百オングストロームから数マイクロメートルである。

【００４６】尚、図１に示される表面伝導型電子放出素
子は、基板１上に、素子電極４，５、導電性膜３の順に
積層されたものとなっているが、基板１上に、導電性膜
３、素子電極４，５の順に積層したものとしてもよい。
導電性膜３は、良好な電子放出特性を得るためには、微
粒子で構成された微粒子膜であることが特に好ましく、
その膜厚は、素子電極４，５へのステップカバレージ、
素子電極４，５間の抵抗値及び通電フォーミング条件等
によって適宜選択される。この導電性膜３の膜厚は、好
ましくは数オングストロームから数千オングストローム
で、特に好ましくは１０オングストロームから５００オ
ングストロームであり、その抵抗値は、１０の３乗から
１０の７乗オーム／□のシート抵抗値である。

【００４７】導電性膜３を構成する材料としては、例え
ばＰｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、
Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、Ｐ
ｄＯ、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ 、ＺｒＢ₂、ＬａＢ₆ 、ＣｅＢ₆ 、Ｙ
Ｂ₄ 、ＧｄＢ₄ 等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、
ＴａＣ、ＳｉＣ、ＷＣなどの炭化物、ＴｉＮ、ＺｒＮ、
ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等
が挙げられる。

【００４８】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは１０オングストロームから２００オングス
トロームである。

【００４９】電子放出部２は、前記導電性膜３の一部に
形成された亀裂の周辺部であり、電子放出はこの亀裂付
近から行われる。この電子放出部２は、導電性膜３の膜
厚、膜質、材料及び通電フォーミング等の製造条件に依
存して形成される。従って、電子放出部２の位置及び形
状は図１に示されるような位置及び形状に特定されるも
のではない。

【００５０】亀裂は、数オングストロームから数百オン
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性膜３を構成する材料の
元素の一部、あるいは総てと同様のものである。また、
電子放出部２及びその近傍の導電性膜３は炭素あるいは
炭素化合物を有することもある。

【００５１】次に、垂直型の表面伝導型電子放出素子の
基本的な構成について説明する。

【００５２】図２は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中２１は段差形成部材
で、その他図１と同じ符号は同じ部材を示すものであ
る。

【００５３】基板１、電子放出部２、導電性膜３及び素
子電極４，５は、前述した平面型の表面伝導型電子放出
素子と同様の材料で構成されたものである。

【００５４】段差形成部材２１は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔Ｌ（図１参照）に対応するもので、段差形
成部材２１の作成法や素子電極４，５間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。

【００５５】導電性膜３は、通常、素子電極４，５の作
成後に形成されるので、素子電極４，５の上に積層され
るが、導電性膜３の形成後に素子電極４，５を作成し、
導電性膜３の上に素子電極４，５が積層されるようにす
ることも可能である。また、平面型の表面伝導型電子放
出素子の説明においても述べたように、電子放出部２の
形成は、導電性膜３の膜厚、膜質、材料及び通電フォー
ミング等の製造条件に依存するので、その位置及び形状
は図２に示されるような位置及び形状に特定されるもの
ではない。

【００５６】尚、以下の説明は、上述の平面型の表面伝
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。

【００５７】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図３ないし図５に
基づいて説明する。尚、図３において図１と同じ符号は
同じ部材を示すものである。

【００５８】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板１の面上に素子電極４，５を形成する（図
３（ａ））。

【００５９】２）素子電極４，５を設けた基板１上に有
機金属溶液を塗布して放置することにより、素子電極４
と素子電極５間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性膜３の構成材料の
金属を主元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングされた導電性膜３を形成する
（図３（ｂ））。

【００６０】上記加熱焼成時に加熱温度を所定の温度に
制御することにより、導電性膜３の構成材料が、酸化物
と金属の２相混合状態か、あるいは非化学量論組成を有
する酸化物を有する状態にすることが好ましい。これは
再酸化又は再還元によって抵抗値の調整を広範囲で行え
るためである。

【００６１】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限ることなく、例えば真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって有機金属膜を形成
することもできる。

【００６２】３）続いて、通電フォーミングと呼ばれる
処理を施す。この通電フォーミング処理は、素子電極
４，５間に不図示の電源より通電すると、導電性膜３の
部位に構造の変化した電子放出部２が形成される（図３
（ｃ））。この通電処理により導電性膜３を局所的に破
壊、変形もしくは変質せしめ、構造の変化した部位が電
子放出部２である。

【００６３】通電フォーミングの電圧波形の例を図４に
示す。

【００６４】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））とがあ
る。

【００６５】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。

【００６６】図４（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ１を１マ
イクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００
ミリ秒とし、波高値（通電フォーミングパルスのピーク
電圧）を前述した表面伝導型電子放出素子の形態に応じ
て適宜選択して、適当な真空度の真空雰囲気下で、数秒
から数十分印加する。尚、印加する電圧波形は、図示さ
れる三角波に限定されるものではなく、矩形波等の所望
の波形を用いることができる。

【００６７】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。

【００６８】図４（ｂ）におけるＴ１及びＴ２は図４
（ａ）と同様であり、波高値（通電フォーミングパルス
のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増
加させ、図４（ａ）の説明と同様の適当な真空雰囲気下
で印加する。

【００６９】尚、パルス間隔Ｔ２中に、導電性薄膜３を
局所的に破壊、変形もしくは変質させない程度の電圧、
例えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値
を求め、例えば１Ｍオーム以上の抵抗を示したときに通
電フォーミングを終了することが好ましい。上記通電フ
ォーミング工程からそれ以降の工程は、図５に示される
ような測定評価系内で行われるものである。この測定評
価系について説明する。

【００７０】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノード電極、５３はアノード電極５４に電圧を印加す
るための高圧電源、５２は電子放出部２より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプ、５７はガス導入口である。

【００７１】表面伝導型電子放出素子及びアノード電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。

【００７２】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、ヒーターにより２００℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置５５及びその内部として構成する
ことで、通電フォーミング工程及び後述するそれ以後の
工程における測定評価及び処理に応用されるものであ
る。

【００７３】４）本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。

【００７４】活性化工程とは、例えば１０の−４乗〜１
０の−５乗ｔｏｒｒ程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素あるいは炭素
化合物を電子放出部２に堆積させることで、素子電流、
放出電流の状態を著しく向上させることができる工程で
ある。この活性化工程は、例えば素子電流や放出電流を
測定しながら行って、例えば放出電流が飽和した時点で
終了するようにすれば効果的であるので好ましい。ま
た、活性化工程でのパルス波高値は、好ましくは駆動電
圧の波高値である。

【００７５】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００オングストローム以下、より好ましくは３
００オングストローム以下である。

【００７６】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。

【００７７】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、ｍ本のＸ方向配線の上にｎ
本のＹ方向配線を層間絶縁層を介して設置し、表面伝導
型電子放出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ
方向配線を接続した配置方式が挙げられる。これを単純
マトリクス配置と呼ぶ。

【００７８】表面伝導型電子放出素子の基本的特性によ
れば、単純マトリクス配置された表面伝導型電子放出素
子における放出電子は、しきい値電圧を超える電圧で
は、対向する素子電極間に印加するパルス状電圧の波高
値とパルス幅で制御できる。一方、しきい値電圧以下で
は殆ど電子は放出されない。従って、多数の表面伝導型
電子放出素子を配置した場合においても、個々の素子に
上記パルス状電圧を適宜印加すれば、入力信号に応じて
表面伝導型電子放出素子を選択し、その電子放出量が制
御でき、単純なマトリクス配線だけで個別の表面伝導型
電子放出素子を選択して独立に駆動可能となる。

【００７９】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図６に基づいて更
に説明する。

【００８０】図６において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された本発明の
表面伝導型電子放出素子１０４の個数及び形状は用途に
応じて適宜設定されるものである。

【００８１】ｍ本のＸ方向配線１０２は、夫々外部端子
Ｄｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。

【００８２】ｎ本のＹ方向配線１０３は、夫々外部端子
Ｄｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００８３】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００８４】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。

【００８５】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。

【００８６】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子１０４
は、基板１あるいは不図示の層間絶縁層上どちらに形成
してもよい。

【００８７】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００８８】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子１０４に印加される駆動
電圧は、当該表面伝導型電子放出素子１０４に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。

【００８９】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図７及び図８を用いて説明する。尚、図７は表示パ
ネル２０１の基本構成図であり、図８は蛍光膜１１４を
示す図である。

【００９０】図７において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
１１１は基板１を固定したリアプレート、１１６はガラ
ス基板１１３の内面に蛍光膜１１４とメタルバック１１
５等が形成されたフェースプレート、１１２は支持枠で
あり、リアプレート１１１、支持枠１１２及びフェース
プレート１１６にフリットガラス等を塗布し、大気中あ
るいは窒素中で、４００〜５００℃で１０分以上焼成す
ることで封着して外囲器１１８を構成している。

【００９１】図７において、２は図１における電子放出
部に相当する。１０２、１０３は、表面伝導型電子放出
素子１０４の一対の素子電極４，５と接続されたＸ方向
配線及びＹ方向配線で、夫々外部端子Ｄｘ１ないしＤｘ
ｍ，Ｄｙ１ないしＤｙｎを有している。

【００９２】外囲器１１８は、上述の如く、フェースー
プレート１１６、支持枠１１２、リアプレート１１１で
構成されている。しかし、リアプレート１１１は主に基
板１の強度を補強する目的で設けられるものであり、基
板１自体で十分な強度を持つ場合は別体のリアプレート
１１１は不要で、基板１に直接支持枠１１２を封着し、
フェースプレート１１６、支持枠１１２、基板１にて外
囲器１１８を構成してもよい。また、フェースプレート
１１６、リアプレート１１１の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器１１８とすることもでき
る。

【００９３】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、カラーの蛍光膜１１４の場
合は、蛍光体１２２の配列により、ブラックストライプ
（図８（ａ））あるいはブラックマトリクス（図８
（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体１２２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜１１４におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材１２１の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。

【００９４】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。

【００９５】また、図７に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図８参
照）の発光のうち内面側への光をフェースプレート１１
６側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器１１８内で発生した負イオンの衝突による
ダメージからの蛍光体１２２の保護等である。メタルバ
ック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の
内面側表面の平滑化処理（通常フィルミングと呼ばれ
る）を行い、その後Ａｌを真空蒸着等で堆積することで
作製できる。

【００９６】フェースプレート１１６には、更に蛍光膜
１１４の導伝性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００９７】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。

【００９８】外囲器１１８内は、不図示の排気管を通
じ、１０の−７乗ｔｏｒｒ程度の真空度にされ、封止さ
れる。また、外囲器１１８の封止を行う直前あるいは封
止後に、ゲッター処理を行うこともある。これは、外囲
器１１８内の所定の位置に配置したゲッター（不図示）
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、
例えば１×１０の−５乗ないしは１×１０の−７乗ｔｏ
ｒｒの真空度を維持するためのものである。

【００９９】尚、前述した通電フォーミング及びこれ以
降の表面伝導型電子放出素子の各製造工程は、通常、外
囲器１１８の封止直前又は封止後に行われるもので、そ
の内容は前述の通りである。

【０１００】以上のように、本発明の画像形成装置は、
単純マトリクス配置の電子源を用いて得ることができ、
上述したテレビジョン放送の表示装置のみならず、テレ
ビ会議システム、コンピューター等の表示装置として好
適な画像形成装置が得られる。更には、感光ドラムとで
構成した光プリンターの露光装置としても用いることが
できるものである。

【０１０１】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【０１０２】実施例１図９は、本実施例の電子源を用いた画像形成装置の一部
断面と駆動回路とをブロック図で示したものである。
尚、図９は、以後の説明の便宜上、簡略された図である
が、本実施例の電子源及び画像形成装置の全体の構成
は、先述した図６〜図８にて示される構成を有してい
る。

【０１０３】図９において、１は青板ガラスからなる基
板、４，５は例えばＮｉを材料とする素子電極であり、
２マイクロメートルの間隔を隔てて対向して設けられて
いる。３は例えばＰｄ等の電子放出材料からなる超微粒
子膜であり、その膜の一部に電子放出部を有する。基板
１上に設けられた素子電極４，５及び超微粒子膜３によ
り表面伝導型電子放出素子が構成されている。素子電極
４，５は、本実施例では対称形状であるが、便宜上、そ
れぞれを甲電極、乙電極と称することにする。

【０１０４】また、１１６はフェースプレートであるガ
ラス板で、その内面には蛍光体１２２及びメタルバック
１１５が設けられている。メタルバック１１５に、例え
ば１０ｋＶの加速電圧を印加しておくことにより、蛍光
体１２２は例えば１マイクロＡ程度の電子線が照射され
れば、表示装置として十分な輝度の可視光を発すること
が可能である。

【０１０５】６は表面伝導型電子放出素子の甲電極４と
乙電極５の間に適宜電圧を印加するための電圧源である
が、その出力については図１１を用いて後述する。

【０１０６】７は電圧計、８と９は電流計である。７，
８，９は本発明に必須の構成要素ではないが、説明の便
宜上図示している。

【０１０７】本実施例における電子源の動作説明を行う
前に、図１０を用いて、上記の表面伝導型電子放出素子
の特性を説明する。図１０の横軸は甲電極４と乙電極５
の間に印加される電圧を示し、図９中の電圧計７で指示
される数値と対応する。

【０１０８】また、２本の縦軸のうち、中央の軸は表面
伝導型電子放出素子を流れる電流の目盛であり、図９中
の電流計８で指示される数値と対応する（図９中の矢印
Ｉｆで示す向きを電流の正方向とする。）。

【０１０９】また、右端の縦軸は、表面伝導型電子放出
素子の出力電子線の電流量の目盛であり、図９の電流計
９で指示される数値と対応する。

【０１１０】図中実線で示したＩｆ特性は、前述したよ
うに印加電圧Ｖｆを増加させると表面伝導型電子放出素
子に流れる電流Ｉｆは印加電圧Ｖｆにより３つの領域に
分かれる。すなわち、電圧を増加させると電流が増加す
るＩ領域（単調増加領域）と、電圧を増加させると電流
が減少するＩＩ領域−ＶＣＮＲ領域と、さらに電圧を印
加すると放出電流Ｉｅが得られ素子電流Ｉｆが減少しな
いＩＩＩ領域の３つの領域である。

【０１１１】図１０においては、逆極性の電圧をＶｆと
して印加した場合の特性をも示しているが、図から明ら
かなように電流Ｉｆは殆ど同様の特性を示しながら逆方
向に流れる。この逆極性の電圧印加時に、Ｉ領域からＩ
Ｉ領域に変わる閾値電圧をＶｃと称することとする。す
なわち、Ｖｃにおいては、素子電流Ｉｆは極大値をと
る。また、電子線出力電流Ｉｅの図から明らかなよう
に、本実施例の表面伝導型電子放出素子は逆極性の印加
電圧Ｖｆに対しても、ほぼ等しい強度の電子線を出力す
る特性を有している。

【０１１２】また、本実施例の表面伝導型電子放出素子
は、所定の高抵抗化パルスをＶｆとして印加すると、上
記実線で示したＩｆ特性と比較して、より電気抵抗の大
きな高抵抗化状態に遷移し、その状態を一定時間保持す
るが、その場合のＩｆ特性を点線で示す。

【０１１３】次に、この高抵抗化状態に遷移させるため
の高抵抗化パルスについて説明する。すなわち、振幅と
して少なくとも−Ｖｃを越える駆動電圧とは逆極性の電
圧パルス、すなわち−Ｖｃよりも負の電圧パルスであっ
て、その電圧パルスの立ち上がり部の勾配（パルスが０
Ｖに向かう際の時間変化率）が、少なくとも１０Ｖ／ｓ
ｅｃよりも急勾配（大きい）であるようなパルスであれ
ば良い。

【０１１４】以上、図１０を用いて表面伝導型電子放出
素子の特性を説明したが、次に図９において、本実施例
の電子源を用いた画像表示装置の動作について説明す
る。

【０１１５】まず、概略的に説明すると、電圧源６は、
高抵抗化パルスを印加して、表面伝導型電子放出素子を
予め高抵抗化状態に遷移せしめた後、所望の表示画像の
パターンに従って蛍光体１２２に電子線を照射するもの
である。

【０１１６】高抵抗化パルスを印加する場合は、乙電極
５が正極、甲電極４が負極となるが、例えばＶｆとして
−１４Ｖのパルスを印加した場合、約１×１０の−６乗
Ａ程度の電子線が放射される。その際、電子線は、素子
電極４，５及びメタルバック１１５により形成される電
場により、点線１０で示すようにほぼ放物線に近い軌道
で飛翔する。しかしながら、本実施例においては、点線
１０の軌道の電子線の照射位置には蛍光体１２２を設け
ていない。本実施例においては、例えば、先述の図８に
て示された、ブラックストライプあるいはブラックマト
リクスと呼ばれる黒色導伝材（ブラック）１２１が、点
線１０の軌道の電子線の照射位置に対応して配置され
る。このため、発光は生じない。すなわち、高抵抗化パ
ルスによって表示画像に支障をきたすような不要な発光
が防止されるものである。

【０１１７】一方、所望の表示画像に対応して蛍光体１
２２を発光させるには、甲電極４を正極、乙電極５を負
極として作用させるが、その際には素子電極４，５及び
メタルバック１１５により形成される電場は高抵抗化パ
ルスの場合とは逆向きの水平方向の力を電子線に及ぼす
ため、その軌道は実線１１を描くような放物線となる。
したがって、電子線は、メタルバック１１５を浸透し、
蛍光体１２２を励起させ、十分な輝度の可視光を発光せ
しめることとなる。

【０１１８】以上、高抵抗化パルスの印加時と、画像表
示時の動作を説明したが、図１１を用いて、印加電圧Ｖ
ｆと、素子電流Ｉｆと、放射される電子線Ｉｅの相互の
関係について補足説明する。

【０１１９】図１１（ａ）は、電圧源６によって表面伝
導型電子放出素子に印加される電圧Ｖｆを時間経過とと
もに例示したものである。まず、振幅が−Ｖｃを越え、
立ち上がり部が１０Ｖ／ｓｅｃ以上の傾きを有する高抵
抗化パルスが印加される。続いて、所望の表示パターン
にしたがって蛍光体１２２を発光させるための駆動電圧
が印加されるが、前述したように単純マトリクス配置さ
れた表面伝導型電子放出素子を順次走査する場合には、
他のラインを走査する間、７Ｖあるいは０Ｖが印加され
る。そして、当該素子を駆動して蛍光体１２２を発光さ
せるために、途中でＶｔｈ以上の電圧（本実施例では１
４Ｖ）を印加して、電子線を出力させている。

【０１２０】この時、表面伝導型電子放出素子に流れる
電流Ｉｆが、図１１（ｂ）に示されている。まず、高抵
抗化パルスの印加時には、約１×１０の−３乗Ａ程度の
逆方向の電流が流れるが、その後、表面伝導型電子放出
素子が高抵抗化状態となるため、７Ｖが印加されても流
れる電流は、０．１×１０の−３乗Ａ程度の微小なもの
である。また、Ｖｆとして１４Ｖが印加された間は、約
１×１０の−３乗Ａが流れるが、その後、７Ｖが再び印
加されても、高抵抗化状態が維持されているため、０．
１×１０の−３乗Ａ程度の微小電流しか流れない。

【０１２１】また、図１１（ｃ）は、表面伝導型電子放
出素子より放射される電子線Ｉｅを示すものであり、図
示するように高抵抗化パルスの印加時と、発光用パルス
の印加時に、約１×１０の−６乗Ａの電子線が放射され
ている。このうち、高抵抗化パルスの印加時に放出され
る電子線は、上述のように蛍光体１２２を照射しない軌
道となるので、表示画像に悪影響を及ぼすことはない。

【０１２２】実施例２図１２は、本実施例の電子源を用いた画像表示装置の一
部断面と駆動回路とをブロック図で示したものである。
尚、実施例１と同様に、図１２は、以後の説明の便宜
上、簡略された図であるが、本実施例の電子源及び画像
形成装置の全体の構成は、先述した図６〜図８にて示さ
れる構成を有している。図９と同一の符号は同一の部材
を示す。

【０１２３】本実施例は、以下の点において実施例１と
異なる。すなわち、甲電極４と乙電極５は、実施例１に
おいては同一の形状であったが、本実施例では上面高さ
を異なったものとすることにより、高抵抗化パルスの印
加時に電子線が乙電極５に吸引され、上方に飛翔しない
ような工夫がなされている。

【０１２４】図１２においては、図示を容易にするた
め、各部の寸法縮尺は等倍で示しているが、具体的には
甲電極４の幅：Ｗ１＝１０マイクロメートル、上面高
さ：ｔ１＝１０００オングストロームで、乙電極５の
幅：Ｗ２＝１００マイクロメートル、上面高さ：ｔ２＝
１マイクロメートルである。また両電極４，５の間隔：
ｇ＝２マイクロメートルで、基板１とメタルバック１１
５との距離ｈは約１０ｍｍである。

【０１２５】次に、本実施例における表面伝導型電子放
出素子の特性を図１３を用いて説明する。図１３におい
ては、図１０に示したと同様に横軸をＶｆとして、Ｉｆ
及びＩｆ（高抵抗化状態）及びＩｅの特性を示したもの
である。本実施例の表面伝導型電子放出素子では、Ｉｆ
及びＩｆ（高抵抗化状態）の特性は殆ど実施例１と等し
いものであるが、一方、Ｉｅの特性は大きく異なったも
のとなっている。すなわち、Ｖｆとして負電圧を印加し
た場合、超微粒子膜３から放射された電子線は、本実施
例では乙電極５に吸引されてしまうため、メタルバック
１１５を備えた蛍光体１２２に到達し難いという特性を
持つ。従って、Ｖｆが正電圧の場合には、Ｉｅの閾値電
圧Ｖｔｈ（＋）は１０Ｖ程度であるのに対し、Ｖｆが負
電圧の場合には、実質的な閾値電圧Ｖｔｈ（−）は約−
１６Ｖにもなる。すなわち、本実施例の表面伝導型電子
放出素子においては、高抵抗化パルスとして、例えば振
幅が１４Ｖの負電圧パルスを印加しても、電子線が放射
されないため、表示画像に悪影響を及ぼすような発光が
生じることはない。

【０１２６】従って、本実施例においては、蛍光体１２
２の位置を厳密に調整して設ける必要がなく、図１２に
示したように、一面に蛍光体１２２を設けても差し支え
ない。

【０１２７】本実施例の電子源を動作させた場合のＶｆ
及びＩｆの時間的な経過は、実施例１における図１１
（ａ）（ｂ）と同様であるが、Ｉｅに関しては、上述し
た理由により図１１（ｄ）に示すようになる。

【０１２８】以上、図１２に基づいて本実施例を説明し
たが、甲電極４，乙電極５の寸法は、必ずしも上記数値
に限定されるものではない。一般には、乙電極５の上面
高さ（ｔ２）を甲電極４の上面高さ（ｔ１）よりも大き
くすることにより、Ｖｆとして負電圧を印加した際の電
子線の放出を抑制する作用が生じる。

【０１２９】高抵抗化パルスによる電子線の放出を抑制
するには、例えば、本実施例のように、メタルバック１
１５を備えた蛍光体１２２（ターゲット）との距離ｈは
約１０ｍｍ程度で、加速電圧を１０ｋＶ程度とする場合
には、ｔ２をｔ１の５倍以上にするのが好ましい。

【０１３０】また、ターゲットの加速電圧をより大きく
する場合、もしくは、ターゲットとの距離ｈをより小さ
くする場合には、５倍よりもさらに大きな比率で寸法を
変えておくことが望ましいと言える。

【０１３１】実施例３実施例２で説明した電極の上面高さは、図１４に示すよ
うな手段によっても、実質的に比率を変えることが可能
である。

【０１３２】即ち、本実施例は、図１４において、甲電
極４と乙電極５とは同じ膜厚の金属材料で形成されてい
るが、乙電極５の下層に絶縁層１２を設けることによ
り、実質的に上面高さがｔ２であるのと同様な効果を得
るものである。

【０１３３】実施例４本実施例では平板型画像形成装置の全体構成について説
明する。図１５は、本実施例の平板型画像形成装置の回
路構成の一例である。図１５において、２０１は表示パ
ネル、２０２は、スイッチング素子アレイ、２０３は制
御回路、２０４はシフトレジスタ、２０５はラインメモ
リ、２０６は駆動素子アレイ、２０７は負電圧パルス発
生器、２０８はスイッチング素子アレイである。

【０１３４】先ず、表示パネル２０１は、例えば図１６
に一部切欠きの斜視図で示すような平板型ＣＲＴであっ
て、図１６中、１１８はガラス製の真空容器としての外
囲器で、その一部である１１６は、表示面側のフェース
プレートを示している。フェースプレート１１６の内面
には、例えばＩＴＯを材料とする透明電極が形成され、
さらにその内側には、赤，緑，青の蛍光体１２２がモザ
イク状に塗り分けられ、ＣＲＴの分野では公知のメタル
バック処理１１５が施されている。不図示の透明電極
は、加速電圧を印加するために、端子ＥＶを通じて外囲
器１１８外と電気的に接続されている。

【０１３５】また、１は外囲器１１８の底面に固定され
たガラス基板で、その上面には、表面伝導型電子放出素
子がＭ個×Ｎ列に亘り単純マトリクスで配列形成されて
いる。該素子群は、各々端子ＸＥ₁ 〜ＸＥ_N およびＹＥ
₁ 〜ＹＥ_M によって外囲器１１８外と電気的に接続され
ている。図１５に戻り、表示パネル２０１の端子Ｅｖに
は加速電圧印加用の高電圧電源Ｖ_H が接続され、例えば
１０ｋＶの高電圧が供給される。また、端子ＸＥ₁ 〜Ｘ
Ｅ_N の各々には、スイッチング素子アレイ２０２のスイ
ッチング素子Ｓ₁ 〜Ｓ_N が接続されており、各スイッチ
ング素子の動作により、０Ｖ（グランドレベル）か又は
電源Ｖｘにより供給される、例えば７Ｖ程度の電圧が印
加されるものである。スイッチング素子アレイ２０２を
構成するスイッチＳ₁ 〜Ｓ_N は、図１５においては模式
的に示したが、要するに制御信号Ｔｘに基づいて０Ｖか
７Ｖかを選択的に印加できるものであれば良く、例えば
トーテムール型に接続されたＦＥＴペアで差し支えな
い。

【０１３６】また、シフトレジスタ２０４は外部から伝
送されるシリアル画像データをタイミング制御回路２０
３の発生するクロック信号Ｔ_SFT に基づいてシリアル・
パラレル変換する。本実施例の実施パネルは、１ライン
当たりＭ画素を有するものであるから、シリアル・パラ
レル変換された１ライン分の画像データは、Ｉ_DMのＭ個
の信号としてシフトレジスタ２０４より出力される。

【０１３７】また、ラインメモリ２０５は、タイミング
制御回路２０３の発生する制御信号Ｔ_MTY に基づき、シ
フトレイジスタ２０４の出力する１ライン分の画像デー
タをラッチする。図中、Ｉ_D1' 〜Ｉ_DM' で示すのはライ
ンメモリ２０５の出力信号である。

【０１３８】２０６は駆動素子アレイで、ラインメモリ
２０５の出力信号Ｉ_D1' 〜Ｉ_DM' の各々に基づき、１４
Ｖか７Ｖの電圧（各々、発光と非発光に対応する駆動電
圧である）を出力する。

【０１３９】また、一方、負電圧パルス発生器２０７
は、制御回路２０３の発する制御信号Ｔ_RPに基づき、表
面伝導型電子放出素子１０４を高抵抗化するための負電
圧パルスを発生する。尚、負電圧パルスが、所定の振幅
と立ち上がり勾配を有するパルスであることは言うまで
もない。

【０１４０】スイッチング素子アレイ２０８は、制御回
路２０３の発生する制御信号Ｔ_Y に基づき、駆動素子ア
レイ２０６の出力か、又は負電圧パルス発生器２０７の
出力のいずれか一方を選択的に端子ＹＥ₁ 〜ＹＥ_M に供
給するためのもので、スイッチング素子アレイ２０８の
出力信号を便宜上Ｖｙ₁ 〜Ｖｙ_M と呼ぶものとする。

【０１４１】以上、各部の機能を説明したが、次に全体
の動作を図１７のタイミングチャートを参照しながら説
明する。に示すのは、図１５のシフトレジスタ２０４
に入力するシリアル画像データで、図示外の画像情報源
より１ライン目、２ライン目、３ライン目…というふう
に、ライン順次（各ライン内は画素順次）で送られるも
のとする。

【０１４２】上記のシリアル画像データに同期して、タ
イミング制御回路２０３からシフトレジスタ２０４に図
１７に示すようなシフトクロックＴ_SFT が送られる。
従って、１ライン分のシリアル画像データが入力される
と、シフトレジスタ２０４はそのラインについてシリア
ル・パラレル変換を完了するが、タイミング制御回路２
０３は、これに合わせて１ラインメモリ２０５に対して
同図に示すようにメモリーロードタイミング信号Ｔ
_MRY を発生する。

【０１４３】よって、ラインメモリ２０５の出力Ｉ_D1'
〜Ｉ_DM' は、同図に示すようにメモリロードタイミン
グＴｍｒｙに同期して、１ライン目画像データ，２ライ
ン目画像データ…というふうに内容が切り換えられてゆ
く。

【０１４４】一方、タイミング制御回路２０３は、表示
するラインの素子列を適宜駆動するために、スイッチン
グ素子アレイ２０２に対して制御信号Ｔ_X を発生する
が、その内容を同図に示す。図中、例えばＳ₁ ＝０，
Ｓ₂ 〜Ｓ_N ＝Ｖ_X と示される場合には、スイッチング素
子Ｓ₁ には０Ｖ（グランドレベル）を、またＳ₂ 〜Ｓ_N
の各スイッチング素子はＶ_X （Ｖ）を選択的に接続する
ことを意味している。同図から明らかなように、まず最
初に、全ての表面伝導型電子放出素子１０４に高抵抗化
パルスを印加するために、Ｓ₁ 〜Ｓ_N のすべてを０Ｖと
し、その後、１ラインずつ順次走査してゆくものであ
る。

【０１４５】一方、同図は、タイミング制御回路２０
３の制御信号にしたがって動作する負電圧パルス発生器
２０７の出力信号であり、上記で示したＳ₁ 〜Ｓ_N ＝
０の期間中に、負電圧パルスを発生している様子を示し
ている。

【０１４６】また、スイッチング素子アレイ２０８の動
作を同図に示すが、上記で示したＳ₁ 〜Ｓ_N ＝０の
期間中は、負電圧パルス発生器２０７の出力をＹＥ₁ 〜
ＹＥ_M に接続し、それ以外の期間は、駆動素子アレイ２
０６の出力をＹＥ₁ 〜ＹＥ_Mに接続するように動作す
る。従って、スイッチング素子アレイ２０８の出力信号
Ｖｙ₁ 〜Ｖｙ_M の内容は同図に示すようなものとな
る。

【０１４７】上記のような動作手順で全ての表面伝導型
電子放出素子に高抵抗化パルスを印加して後、表示画像
の１画面が形成されるが、画像形成装置として視覚特性
上ちらつきのない表示をおこなうためには、通常６０画
面／秒以上の速度で動作させることが望ましい。例え
ば、ＮＴＳＣ信号に準拠した画像信号に基づき表示を行
う場合には、垂直走査期間中に高抵抗化パルスを印加す
るようにタイミング制御回路２０３を構成しておけば、
本発明の実施上何ら支障はない。

【０１４８】実施例５図１８は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。

【０１４９】図中１６１００はディスプレイパネル、１
６１０１はディスプレイパネルの駆動回路、１６１０２
はディスプレイコントローラ、１６１０３はマルチプレ
クサ、１６１０４はデコーダ、１６１０５は入出力イン
ターフェース回路、１６１０６はＣＰＵ、１６１０７は
画像生成回路、１６１０８及び１６１０９及び１６１１
０は画像メモリーインターフェース回路、１６１１１は
画像入力インターフェース回路、１６１１２及び１６１
１３はＴＶ信号受信回路、１６１１４は入力部である。

【０１５０】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１５１】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１５２】まず、ＴＶ信号受信回路１６１１３は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるＴＶ信号を受信するための回路である。

【０１５３】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１５４】ＴＶ信号受信回路１６１１３で受信された
ＴＶ信号は、デコーダ１６１０４に出力される。

【０１５５】ＴＶ信号受信回路１６１１２は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるＴＶ信号を受信するための回路である。前
記ＴＶ信号受信回路１６１１３と同様に、受信するＴＶ
信号の方式は特に限られるものではなく、また本回路で
受信されたＴＶ信号もデコーダ１６１０４に出力され
る。

【０１５６】画像入力インターフェース回路１６１１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１６１０４に
出力される。

【０１５７】画像メモリーインターフェース回路１６１
１０は、ビデオテープレコーダー（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１６１０４に出力され
る。

【０１５８】画像メモリーインターフェース回路１６１
０９は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
１６１０４に出力される。

【０１５９】画像メモリーインターフェース回路１６１
０８は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ１６１０４に入
力される。

【０１６０】入出力インターフェース回路１６１０５
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのは勿論のこと、場合によっては
本画像形成装置の備えるＣＰＵ１６１０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０１６１】画像生成回路１６１０７は、前記入出力イ
ンターフェース回路１６１０５を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはＣＰＵ１
６１０６より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。

【０１６２】本回路により生成された表示用画像データ
は、デコーダ１６１０４に出力されるが、場合によって
は前記入出力インターフェース回路１６１０５を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。

【０１６３】ＣＰＵ１６１０６は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。

【０１６４】例えば、マルチプレクサ１６１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
１６１０２に対して制御信号を発生し、画面表示周波数
や走査方法（例えばインターレースかノンインターレー
スか）や一画面の走査線の数など表示装置の動作を適宜
制御する。また、前記画像生成回路１６１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路１６１０５を介して
外部のコンピュータやメモリーをアクセスして画像デー
タや文字・図形情報を入力する。

【０１６５】尚、ＣＰＵ１６１０６は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路１６１
０５を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。

【０１６６】入力部１６１１４は、前記ＣＰＵ１６１０
６に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。

【０１６７】デコーダ１６１０４は、前記１６１０７な
いし１６１１３より入力される種々の画像信号を３原色
信号、又は輝度信号とＩ信号、Ｑ信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
１６１０４は内部に画像メモリーを備えるのが望まし
い。これは、例えばＭＵＳＥ方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。

【０１６８】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１６１０
７及びＣＰＵ１６１０６と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。

【０１６９】マルチプレクサ１６１０３は、前記ＣＰＵ
１６１０６より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ１６
１０３はデコーダ１６１０４から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
１６１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。

【０１７０】ディスプレイパネルコントローラ１６１０
２は、前記ＣＰＵ１６１０６より入力される制御信号に
基づき、駆動回路１６１０１の動作を制御するための回
路である。

【０１７１】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１６１０１に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法（例えばインターレースかノンインター
レースか）を制御するための信号を駆動回路１６１０１
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路１６１０１に対して
出力する場合もある。

【０１７２】駆動回路１６１０１は、ディスプレイパネ
ル１６１００に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ１６１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ１６
１０２より入力される制御信号に基づいて動作するもの
である。

【０１７３】以上、各部の機能を説明したが、図１８に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル１６１００に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
１６１０４におて逆変換された後、マルチプレクサ１６
１０３において適宜選択され、駆動回路１６１０１に入
力される。一方、デイスプレイコントローラ１６１０２
は、表示する画像信号に応じて駆動回路１６１０１の動
作を制御するための制御信号を発生する。駆動回路１６
１０１は、上記画像信号と制御信号に基づいてディスプ
レイパネル１６１００に駆動信号を印加する。これによ
り、ディスプレイパネル１６１００において画像が表示
される。これらの一連の動作は、ＣＰＵ１６１０６によ
り統括的に制御される。

【０１７４】本画像形成装置においては、前記デコーダ
１６１０４に内蔵する画像メモリや、画像生成回路１６
１０７及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。

【０１７５】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０１７６】尚、図１８は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０１７７】例えば図１８の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０１７８】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。

【０１７９】

【発明の効果】以上説明したように、本発明によれば、
非選択の表面伝導型電子放出素子に流れる無効電流を大
幅に低減して、消費電力を低減することができ、しか
も、画像形成に支障をきたすような不要な電子放出、あ
るいは発光を防止することができる電子源、これを用い
た表示装置等の画像形成装置が得られるものである。

【図面の簡単な説明】

【図１】平面型表面伝導型電子放出素子を示す概略的構
成図である。

【図２】垂直型表面伝導型電子放出素子を示す概略的構
成図である。

【図３】表面伝導型電子放出素子の製造方法を示す図で
ある。

【図４】フォーミング波形の例を示す図である。

【図５】表面伝導型電子放出素子の測定評価系の一例を
示す概略的構成図である。

【図６】単純マトリクス配置の本発明の電子源の概略的
構成図である。

【図７】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図であ
る。

【図８】図７の表示パネルにおける蛍光膜を示す図であ
る。

【図９】実施例１の電子源の一部断面と駆動回路とをブ
ロック的に示した図である。

【図１０】実施例１の電子源における表面伝導型電子放
出素子の特性を示す説明図である。

【図１１】Ｖｆ，Ｉｆ，Ｉｅの時間経過状況を示す説明
図である。

【図１２】実施例２の電子源の一部断面と駆動回路とを
ブロック的に示した図である。

【図１３】実施例２の電子源における表面伝導型電子放
出素子の特性を示す説明図である。

【図１４】実施例３における表面伝導型電子放出素子の
構成図である。

【図１５】実施例４の画像形成装置における回路構成図
である。

【図１６】実施例４の画像形成装置を示す概略構成図で
ある。

【図１７】実施例４の画像形成装置における各部の動作
タイミングを示す説明図である。

【図１８】実施例５における画像形成装置を示すブロッ
ク図である。

【図１９】従来の表面伝導型電子放出素子の特性を示す
説明図である。

【図２０】従来の電子源におけるＭ×Ｎのマトリクス配
置を示す概略図である。

【図２１】従来の電子源における６×６のマトリクス配
置を示す概略図である。

【図２２】従来の表示パターンの一例を示す概略図であ
る。

【図２３】従来の６×６マトリクス配置の電子源におけ
る印加電圧を示す概略図である。

【符号の説明】

１基体２電子放出部３導電性膜４，５素子電極６電圧源７電圧計８，９電流計１０点線１１実線１２絶縁層２１段差形成部材５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ５７ガス導入管１０２Ｘ方向配線（下配線）１０３Ｙ方向配線（上配線）１０４表面伝導型電子放出素子１０５結線１１１リアプレート１１２支持枠１１３ガラス基板１１４蛍光膜１１５メタルバック１１６フェースプレート１１８外囲器１２１黒色導伝材１２２蛍光体２０１表示パネル２０２スイッチング素子アレイ２０３制御回路２０４シフトレジスタ２０５ラインメモリ２０６駆動素子アレイ２０７負電圧パルス発生器２０８スイッチング素子アレイ１６１００ディスプレイパネル１６１０１駆動回路１６１０２ディスプレイコントローラ１６１０３マルチプレクサ１６１０４デコーダ１６１０５入出力インターフェース回路１６１０６ＣＰＵ１６１０７画像生成回路１６１０８画像メモリーインターフェース回路１６１０９画像メモリーインターフェース回路１６１１０画像メモリーインターフェース回路１６１１１画像入力インターフェース回路１６１１２ＴＶ信号受信回路１６１１３ＴＶ信号受信回路１６１１４入力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村尚人東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者野村一郎東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開平６−289813（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/22 H01J 1/30 H01J 29/98 H01J 31/12

Claims

(57)【特許請求の範囲】

【請求項１】Ｘ方向配線とＹ方向配線とでマトリクス
状に結線された、電子放出部を含む導電性膜を一対の電
極間に配置してなる複数の電子放出素子と、前記複数の
電子放出素子の駆動手段と、画像形成部材とを備える画
像形成装置において、前記駆動手段は、画像信号に応じた電子放出を、電子放
出の閾値以上の電圧を選択された電子放出素子の前記電
極間に印加することで行い、更に、一定期間ごとに、前
記電子放出を行う電圧とは逆極性で、その降電圧レート
が１０Ｖ／ｓｅｃ以上であり、前記電子放出素子を高抵
抗状態に遷移せしめる電圧パルスを印加する手段であ
り、前記電子放出素子の一方の電極上面の高さが、他方の電
極上面の高さよりも高いことを特徴とする画像形成装
置。
【請求項２】Ｘ方向配線とＹ方向配線とでマトリクス
状に結線された、電子放出部を含む導電性膜を一対の電
極間に配置してなる複数の電子放出素子と、前記複数の
電子放出素子の駆動手段と、画像形成部材とを備える画
像形成装置において、前記駆動手段は、画像信号に応じた電子放出を、電子放
出の閾値以上の電圧を選択された電子放出素子の前記電
極間に印加することで行い、更に、一定期間ごとに、前
記電子放出を行う電圧とは逆極性で、その降電圧レート
が１０Ｖ／ｓｅｃ以上であり、前記電子放出素子を高抵
抗状態に遷移せしめる電圧パルスを印加する手段であ
り、前記画像形成部材は、前記高抵抗状態に遷移せしめる電
圧パルスが印加された際に放出される電子の照射領域以
外に配置されていることを特徴とする画像形成装置。
【請求項３】前記電子放出素子を高抵抗状態に遷移せ
しめる電圧パルスは、電子放出素子を流れる電流が極大
値をとる電圧以上の波高値を有することを特徴とする請
求項１または２に記載の画像形成装置。
【請求項４】前記電子放出素子を高抵抗状態に遷移せ
しめる電圧パルスは、非選択の電子放出素子に印加され
る電圧以上の波高値を有することを特徴とする請求項１
または２に記載の画像形成装置。
【請求項５】前記画像形成部材は、蛍光体を有し、前
記高抵抗状態に遷移せしめる電圧パルスが印加された際
に放出される電子の照射領域にはブラックが配置されて
いることを特徴とする請求項２に記載の画像形成装置。
【請求項６】前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項１〜５のいずれか
に記載の画像形成装置。