JPH0511625Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、鉄道の信号保案装置等に用いられる
遅延動作形の時素リレー回路に関し、特に単相全
波整流電源を動作電源とする時素リレー回路に関
する。

従来の技術 第３図は従来用いられている遅延動作形の時素
リレー回路の１例を示す、電源端子１，２間に直
流電源を投入すると、第１のリレー１Ｒの切換接
点１R₁の復旧側接点を介して第２のリレー２Ｒ
が動作する。リレー２Ｒが動作すると、その動作
接点２R₃により自己保持すると同時に、動作接
点２R₁を介して第１のリレー１Ｒを動作せしめ
る。第１のリレー１Ｒが動作すると、その切換接
点１R₁の動作側接点を介して自己保持する。

一方、ゲートパルス発生回路３内のコンデンサ
C₁が前記直流電源の投入と同時に充電を開始し、
予め定めた一定時間の経過後、充電電圧が一定の
値になると単接合トランジスタ（UJT）４のエ
ミツタ・ベース間を通じて瞬時に放電し、ゲート
パルスとしてサイリスタ（SCR）５のゲートに
印加され、サイリスタ５を導通する。

サイリスタ５が導通すると、第２のリレー２Ｒ
の両端が短絡されて復旧し、その復旧接点２R₂
と第１のリレー１Ｒの動作接点１R₂の直列接続
からなる出力回路のアンド条件が成立し、出力端
子６，７間が導通し、一定遅延時間後にリレー出
力を発生するものである。

なお、図示例の場合、第２のリレー２Ｒがサイ
リスタ５により短絡復旧された後は、その動作接
点２R₃により第２のリレー２Ｒ、サイリスタ５、
ゲートパルス発生回路３を回路的に切り離し、限
流抵抗R₁における電力損失を防止している。

第４図は、従来の時素リレー回路の他の構成例
を示す。第３図と同一符号は同一作用をなす同一
の素子を示す。図示回路は第３図回路と比べ動作
接点２R₃を備えておらず、リレー出力発生後も
限流抵抗R₁における電力損失が発生する点を除
く、その動作は第３図回路とほとんど同様であ
る。

上述した各時素リレー回路は、電源端子１，２
間に直流電源を投入することによつて時素リレー
としての遅延動作が開始され、ゲートパルス発生
回路３のコンデンサC₁の充電時定数で決まる一
定の遅延時間の後にリレー出力を発生するもので
あるが、一般に鉄道関係においては前記直流電源
として第５図に示すような単相全波整流電源を用
いることが多い。このような単相全波整流電源を
用いる場合、図示するところから明らかなよう
に、電源の半サイクル毎に零電位が発生するた
め、ゲートオンされたサイリスタ５が再び非導通
状態に反転し、回路の誤動作を惹起する虞れがあ
る。このため、単相全波整流電源を投入電源とし
て用いる場合には、第３図及び第４図中にそれぞ
れ図示するように、リツプル電圧平滑用のコンデ
ンサC₂、抵抗R₂からなるCR充放電回路をサイリ
スタ５に対して並列に接続し、第５図の電源零電
位時にサイリスタ５が非導通状態へ反転すること
のないように工夫している。なお、Ｄは逆流防止
用のダイオードである。

考案が解決しようとする問題点 上記したCR充放電回路を備えた単相全波整流
電源用の時素リレー回路は、通常の状態では何ら
の問題なく所期の遅延動作を行なうことができ
る。

しかしながら、遅延動作開始のために電源端子
１、２間に電源が投入された際に、何らかの原因
で電源がオン、オフを繰り返し、断続現象を生じ
た場合、その後電源が正常状態に復帰しても、回
路が動作不能状態になつてしまうという不測の事
態を生ずる虞れがあつた。

即ち、第３図の回路を参照して説明すると、い
ま電源端子１、２間に投入された電源が何らかの
原因により断続を繰り返すと、これに従つてゲー
トパルス発生回路３内のコンデンサC₁の端子電
圧も徐々に上昇していく。他方、単接合トランジ
スタ４のエミツタ・ベース間導通電圧は、単接合
トランジスタの２つのベース間に印加される電圧
の比により決定される。このため、CR充放電回
路のコンデンサC₂の充電電圧が電源オフとなつ
たときに放電により低下していくと、オン・オフ
のデユーテイ比、オン・オフ継続時間等の関係
で、コンデンサC₁の電圧の方が単接合トランジ
スタ４のベース電圧よりも高くなつてしまうこと
があり、エミツタ・ベース間が導通してコンデン
サC₁の電荷が放電し、電源の断続中にサイリス
タ５が導通してしまうことがある。サイリスタ５
は一旦導通してしまうと、CR充放電回路のコン
デンサC₂の充電電圧により、以後導通状態に保
持されてしまう。従つて、電源端子１、２間に投
入された電源が再びオン状態に戻つても、第２の
リレー２Ｒはサイリスタ５により短絡されて動作
不能となり、更にリレー２Ｒが動作できないため
にリレー１Ｒも動作することができなくなる。こ
の結果、時素リレー回路自体は何ら故障していな
いにも拘らず動作不能となり、正常な遅延動作を
行なうことができなくなつてしまうという不具合
が発生する。このような問題は、第４図の回路に
おいても同様に発生する虞れがある。

なお、上述した投入電源の断続現象は、例えば
時素リレー回路を列車検知のための軌道回路に使
用した場合等に発生する虞れがある。即ち、軌道
回路においては、レール間を列車の車軸により短
絡して軌道リレーを復旧させることにより、列車
の在線を検知して後方に伝えているが、このよう
な列車検知の中継リレー回路として時素リレー回
路が用いられることがあり、軌道リレーの接点に
よつて時素リレー回路に対する電源の投入を制御
している。このような場合に列車による車軸短絡
が不安になると、軌道リレーがオン・オフを繰り
返し、この結果、軌道リレーの接点を介して時素
リレー回路に投入される電源もオン、オフを繰り
返し、電源の断続現象を惹起する。このような場
合でも、前記した問題を生ずることのないように
考慮することは、列車における運行安全上重要な
課題である。

本考案は上述諸事情に基づき考案されたもの
で、電源投入の際に電源が何らかの原因でオン、
オフした場合でも何ら問題を生ずることのない単
相全波整流電源用の時素リレー回路を提供するも
のである。

問題点を解決するための手段 本考案は上記問題点を解決するために、単相全
波整流電源の投入によつて動作する第１及び第２
の二つのリレーを備え、前記整流電源の投入から
一定の遅延時間の経過後にゲートパルス発生回路
によりサイリスタをゲートオンして導通せしめ、
該サイリスタにより前記第２のリレーを短絡復旧
し、該第２のリレーの復旧接点と前記第１のリレ
ーの動作接点のアンド条件によりリレー出力を発
生するよう構成すると共に、少なくとも前記サイ
リスタに対し、コンデンサと抵抗の直列回路から
なるリツプル電圧平滑用のCR充放電回路を並列
に接続構成した遅延動作形の単相全波整流電源用
時素リレー回路において、前記第１のリレーの動
作接点を前記CR充放電回路に直列に挿入接続し、
第１のリレーの復旧後は前記CR充放電回路を回
路的に切断するよう構成したものである。

作 用 単相全波整流電源からなる直流電源を電源端子
に投入した際、何らかの原因により投入電源がオ
ン、オフの断続を繰り返すと、これに追随して第
１のリレーはオン、オフを繰り返す。従つて、電
源がオフすると第１のリレーの動作接点が復旧す
るためその接点によりリツプル電圧平滑用のCR
時定数回路も直ちに切断される。このため、前述
した如くして投入電源の断続によつてサイリスタ
が誤つて導通したとしても、前記CR時定数回路
が断たれているので電源オフ時の保持電流がなく
なり、サイリスタは電源オフと同時に導通状態か
ら非導通状態へ反転する。この結果、サイリスタ
が導通状態のまま保持されて時素リレー回路が動
作不能となることが防止される。

実施例 第１図は本考案になる単相全波整流電源用の時
素リレー回路の１実施例を示し、前述した第３図
回路に対応する改良回路である。図中、第３図回
路と同一符号は同一の素子を示す。

本考案は、図示するところから明らかなよう
に、サイリスタ５に与えられる単相全波整流電源
のリツプル電圧を平滑するために接続されたコン
デンサC₂、抵抗R₂からなるCR充放電回路に、第
１のリレー１Ｒの動作接点１R₃を直列に挿入接
続したものである。

上記のように構成すると、電源端子１、２に電
源を投入した際に電源がオン、オフして断続現象
をおこし、サイリスタ５が誤つて導通状態となつ
たとしても、電源オフと同時に第１のリレー１Ｒ
が復旧し、その接点１R₃によりコンデンサC₂、
抵抗R₂のCR充放電回路が自動的に切断される。
このため、電源オフ時にサイリスタには電圧が印
加されなくなり、この結果サイリスタは導通状態
から非導通状態へ反転復帰する。従つて、第３図
に示した従来回路のようにサイリスタ５が導通状
態に保持されて第１及び第２のリレー１Ｒ，２Ｒ
が動作できなくなるというような事態もなくな
る。

第２図は本考案になる時素リレー回路の他の実
施例を示し、第４図回路に対応する改良回路であ
つて、コンデンサC₂、抵抗R₂からなるCR充放電
回路に、第１のリレー１Ｒの動作接点１R₃を直
列に挿入接続したものである。動作接点１R₃の
作用は、前述した第１図回路と同様である。

考案の効果 本考案は、以上説明した如き構成、作用にな
り、サイリスタに対して並列に接続されたリツプ
ル電圧平滑用のCR充放電回路に、第１のリレー
の動作接点を直列に挿入接続したもので、電源投
入の際に何らかの原因で電源がオン、オフして断
続現象が生じ、サイリスタが誤つて導通した場合
でも、サイリスタの導通保持電源となるCR時定
数回路を自動的に切断することができ、サイリス
タが導通状態に保持されて時素リレー回路が以後
動作不能となるというような不測の事故を防止し
得るという優れた効果を奏するものである。

【図面の簡単な説明】

第１図は本考案になる時素リレー回路の第１の
実施例の回路図、第２図は本考案になる時素リレ
ー回路の第２の実施例の回路図、第３図及び第４
図は従来の時素リレー回路の構成例を示す回路
図、第５図は単相全波整流電源の電圧波形図であ
る。 １，２……電源端子、３……ゲートパルス発生
回路、５……サイリスタ、６，７……出力端子、
１Ｒ……第１のリレー、２Ｒ……第２のリレー、
C₂……コンデンサ、R₂……抵抗、１R₃……第１
のリレーの動作接点。

Claims (1)

【実用新案登録請求の範囲】
1. 単相全波整流電源の投入によつて動作する第１
   及び第２の二つのリレーを備え、前記整流電源の
   投入から一定の遅延時間の経過後にゲートパルス
   発生回路によりサイリスタをゲートオンして導通
   せしめ、該サイリスタにより前記第２のリレーを
   短絡復旧し、該第２のリレーの復旧接点と前記第
   １のリレーの動作接点のアンド条件によりリレー
   出力を発生するよう構成すると共に、少なくとも
   前記サイリスタに対し、コンデンサと抵抗の直列
   回路からなるリツプル電圧平滑用のCR充放電回
   路を並列に接続構成した遅延動作形の単相全波整
   流電源用時素リレー回路において、前記第１のリ
   レーの動作接点を前記CR充放電回路に直列に挿
   入接続し、第１のリレーの復旧後は前記CR充放
   電回路を回路的に切断するようにしたことを特徴
   とする時素リレー回路。