JPH05111145A - Overcurrent protective circuit for transistor - Google Patents

Overcurrent protective circuit for transistor

Info

Publication number
JPH05111145A
JPH05111145A JP3265863A JP26586391A JPH05111145A JP H05111145 A JPH05111145 A JP H05111145A JP 3265863 A JP3265863 A JP 3265863A JP 26586391 A JP26586391 A JP 26586391A JP H05111145 A JPH05111145 A JP H05111145A
Authority
JP
Japan
Prior art keywords
overcurrent
circuit
igbt
current
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3265863A
Other languages
Japanese (ja)
Other versions
JP2985431B2 (en
Inventor
Yoshiko Nakagawa
佳子 中川
Sachio Ueno
佐千夫 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3265863A priority Critical patent/JP2985431B2/en
Publication of JPH05111145A publication Critical patent/JPH05111145A/en
Application granted granted Critical
Publication of JP2985431B2 publication Critical patent/JP2985431B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a safe and secure overcurrent protective circuit which has solved complexity of the protective circuit due to low overcurrent withstand capacity, when using an insulated gate bipolar transistor(IGBT) for the power switching element of a motor driving inverter. CONSTITUTION:This circuit is equipped with a means, which detects an overcurrent by a shunt resistor 5 and an overcurrent detecting circuit 7, a means which detects the rate of change of a value of an overcurrent, a means which measures the duration of overcurrent after its detection by a timer circuit 8, and a means which breaks the gate input of an IGBT by a trip circuit 9. And this is an overcurrent protective circuit for an IGBT, which breaks the gate input of the IGBT at a point of time when the overcurrent exceeds the specified duration, practically, 10mus, and besides when the rate of change of a value of the overcurrent is lower than the specified value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モータ駆動用にインバ
ータ等で使用される絶縁ゲートバイポーラトランジスタ
(以下、IGBTと略記する)を短絡事故などの過電流
から保護するトランジスタの過電流保護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor overcurrent protection circuit for protecting an insulated gate bipolar transistor (hereinafter abbreviated as IGBT) used in an inverter or the like for driving a motor from an overcurrent such as a short circuit accident. ..

【0002】[0002]

【従来の技術】近年、インバータ装置はパワーエレクト
ロニクス技術の発展にともない、需要がますます増加し
ている。モータ駆動用インバータは、時には瞬時に大電
流がパワースイッチング素子に流れる場合があり、その
場合に素子の耐量オーバーによる破壊を防止するためさ
まざまな保護が行われている。その中に、モータがレヤ
ーショート等の事故を起した場合、パワースイッチング
素子が短絡による大電流で破壊されるのを防止する短絡
保護機能がある。以下に、従来の短絡保護について説明
する。図2は、従来の保護回路の構成を示すもので、1
は三相または単相の電源、2はブリッジダイオード、3
はコンデンサ、4は逆変換部(以下インバータ部と呼
ぶ)、5はシャント抵抗、6はモータである。ここで、
インバータ部4を構成するパワースイッチング素子は、
トランジスタ,MOSFET(MetalOxide Semiconduct
or Field Effect Transistor),IGBT(InsulatedG
ateBipolar Transistor )等である。
2. Description of the Related Art In recent years, demand for inverter devices has been increasing with the development of power electronics technology. In some cases, a large current may momentarily flow through a power switching element in a motor drive inverter, and in such a case, various protections are performed to prevent destruction of the element due to over-resistance of the element. Among them, there is a short circuit protection function for preventing the power switching element from being destroyed by a large current due to a short circuit when the motor causes an accident such as a layer short circuit. The conventional short circuit protection will be described below. FIG. 2 shows the configuration of a conventional protection circuit.
Is a three-phase or single-phase power source, 2 is a bridge diode, 3
Is a capacitor, 4 is an inverse converter (hereinafter referred to as an inverter), 5 is a shunt resistor, and 6 is a motor. here,
The power switching element that constitutes the inverter unit 4 is
Transistor, MOSFET (Metal Oxide Semiconduct
or Field Effect Transistor), IGBT (InsulatedG)
ateBipolar Transistor) etc.

【0003】今、モータが短絡状態になると、コンデン
サ3に蓄えられたエネルギーがインバータ部4へ流れ込
み、シャント抵抗5にはインバータ部4へ流れる大電流
に比例した電圧が発生する。7は過電流検出回路で、シ
ャント抵抗5の発生電圧で電流値がパワースイッチング
素子の耐量を越えているかどうかを判断する回路、すな
わち過電流を検出する手段であり、検出した信号をタイ
マー回路8およびトリップ記憶回路9へ伝達する。タイ
マー回路8は過電流が検出されてからの継続時間を測る
手段であり、過電流検出回路7からの信号でタイマーが
セットされ、過電流の継続時間があらかじめ設定された
所定のタイマー時間を越えた場合にトリップ記憶回路9
へ信号を送る。トリップ記憶回路9は、常時は制御回路
10からのゲート信号(インバータ部4のパワースイッ
チング素子をオンオフする信号)をゲートドライブ回路
11へ伝達するが、過電流が検出された場合は過電流検
出回路7とタイマー回路8からの信号にもとづいてゲー
ト信号の伝達を阻止する回路、すなわちパワースイッチ
ング素子のゲート入力を遮断する手段である。すなわ
ち、過電流がシャント抵抗5に流れると、タイマー回路
8の所定のタイマー時間後にすべてのパワースイッチン
グ素子のゲート入力が遮断される。このタイマー時間
は、パワースイッチング素子に並列に挿入されたダイオ
ードの逆回復電流や、ノイズやサージ電圧で誤動作した
ときなどの素子の破壊に至らない程度の短い時間の短絡
電流では、それによりインバータ装置が停止しないよう
に数十μs程度に設定し、その間は保護動作させないよ
うにするのが普通である。
Now, when the motor is short-circuited, the energy stored in the capacitor 3 flows into the inverter unit 4, and a voltage proportional to the large current flowing into the inverter unit 4 is generated in the shunt resistor 5. Reference numeral 7 denotes an overcurrent detection circuit, which is a circuit for determining whether or not the current value exceeds the withstand voltage of the power switching element by the voltage generated by the shunt resistor 5, that is, a means for detecting the overcurrent, and the detected signal is a timer circuit 8 And to the trip memory circuit 9. The timer circuit 8 is a means for measuring the duration time after the overcurrent is detected, and the timer is set by the signal from the overcurrent detection circuit 7, and the duration time of the overcurrent exceeds the preset predetermined timer time. Trip memory circuit 9
Send a signal to. The trip memory circuit 9 normally transmits a gate signal from the control circuit 10 (a signal for turning on / off the power switching element of the inverter unit 4) to the gate drive circuit 11, but when an overcurrent is detected, an overcurrent detection circuit is provided. 7 is a circuit for blocking the transmission of the gate signal based on the signals from 7 and the timer circuit 8, that is, a means for cutting off the gate input of the power switching element. That is, when the overcurrent flows through the shunt resistor 5, the gate inputs of all the power switching elements are cut off after a predetermined timer time of the timer circuit 8. This timer time is the reverse recovery current of the diode inserted in parallel with the power switching element, and the short-circuit current for a short time that does not lead to the destruction of the element such as when it malfunctions due to noise or surge voltage. Is set to about several tens of μs so as not to stop, and the protective operation is not performed during that period.

【0004】次に、インバータ部4のパワースイッチン
グ素子にIGBTも使う場合について説明する。IGB
Tは急速な発展をとげその特性として次のことがわかっ
ている。1つ目に、IGBTは少数キャリアの注入によ
りいわゆる伝導度変調現象が起こり、導通状態で大電流
を流すことができる。トランジスタ,MOSFET,I
GBTの各素子の定格電流に対する短絡時のピーク電流
値(コンデンサ電圧がDC300Vの時)の比較値とチ
ップ面積比を(表1)に示す。
Next, a case where an IGBT is also used for the power switching element of the inverter section 4 will be described. IGB
T has undergone rapid development and its characteristics are known to be as follows. First, the so-called conductivity modulation phenomenon occurs in the IGBT due to the injection of minority carriers, and a large current can flow in the conductive state. Transistor, MOSFET, I
Table 1 shows the comparison value of the peak current value (when the capacitor voltage is DC300V) and the chip area ratio with respect to the rated current of each element of the GBT.

【0005】[0005]

【表1】 [Table 1]

【0006】2つ目に、(表1)のとおりIGBTはチ
ップ面積が小さい。また、3つ目にオフするスピードが
非常に速い。最後に、コストもMOSFETよりも安
い。図2の回路では、短絡事故による過電流発生時には
IGBTを低速にオフさせる方式をとっている。すなわ
ちIGBTの短絡時の過電流保護は、素子破壊しない短
時間内に遮断し、このときの動作軌跡をRBSOA(逆
バイアス安全動作領域)内に収めるために、ソフト遮断
方式をとっている。
Secondly, as shown in (Table 1), the IGBT has a small chip area. Also, the speed to turn off the third is very fast. Finally, the cost is also cheaper than MOSFET. In the circuit of FIG. 2, the IGBT is turned off at a low speed when an overcurrent occurs due to a short circuit accident. That is, the overcurrent protection when the IGBT is short-circuited is cut off within a short time without element destruction, and a soft cutoff method is adopted in order to keep the operation locus at this time within RBSOA (reverse bias safe operation area).

【0007】[0007]

【発明が解決しようとする課題】以上述べたように、負
荷短絡保護IGBTをソフトに遮断すると、(表1)に
示したようにチップ面積に対する素子の定格電流と短絡
時のピーク電流値の比率はIGBTが最も高く、同じ定
格電流ならばIGBTはエネルギー耐量で破壊しやすい
という問題点と、ゲート・ドライブ回路が複雑でコスト
が高いという課題があった。
As described above, when the load short-circuit protection IGBT is softly cut off, as shown in (Table 1), the ratio of the rated current of the device to the chip area and the peak current value at the time of short circuit Has the highest IGBT, and if the rated current is the same, the IGBT has a problem in that it easily breaks due to energy resistance, and the gate drive circuit is complicated and costly.

【0008】本発明は上記従来の問題点を解決し、負荷
短絡破壊,サージ電圧dV/dt破壊,ラッチアップ破
壊を防止した、安全でかつ簡単なトランジスタの過電流
保護回路を供給することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems and to provide a safe and simple transistor overcurrent protection circuit which prevents load short-circuit breakdown, surge voltage dV / dt breakdown and latch-up breakdown. And

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明のトランジスタの過電流保護回路は、IGBT
の過電流を検出する手段と、その検出電流の変化率を検
出する手段とを備え、過電流の変化率がゼロまたはそれ
に近い値になってからIGBTのゲート入力を遮断して
いる。
In order to achieve the above object, an overcurrent protection circuit for a transistor according to the present invention is an IGBT.
And a means for detecting the rate of change of the detected current, and the gate input of the IGBT is cut off after the rate of change of the overcurrent reaches zero or a value close to zero.

【0010】[0010]

【作用】この構成により、IGBTの過電流遮断時のラ
ッチアップを防止し、かつIGBTのジャンクションオ
ーバによる熱破壊も防止する。
With this structure, the latch-up is prevented when the overcurrent of the IGBT is cut off, and the thermal destruction due to the junction over of the IGBT is also prevented.

【0011】[0011]

【実施例】本発明の実施例について説明する。まずIG
BTの短絡時の電流の流れのメカニズムについて図3を
参照して説明する。図3のIGBTの等価回路より、I
GBTのコレクタ電流ICはMOSFETQ1に流れる
電流I1と、PNPトランジスタQ2のコレクタ電流I
2に分離でき、I1とI2の電流値の比は素子の構造や
IGBTの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が150℃以下ではI1
とI2の比、すなわちI2/I1が0.5〜2の範囲で
ある。この比は、PNPトランジスタのhFE(電流増
幅率)を意味している。一般にhFEはジャンクション
温度が150℃を超すと急激に減少するが、IGBTの
場合はhFEが常温でも0.5〜2とかなり低く、その
上に150℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、PNPトランジスタQ2のコレクタ
電流I2はほとんどゼロになる。
EXAMPLES Examples of the present invention will be described. First IG
The mechanism of current flow when the BT is short-circuited will be described with reference to FIG. From the equivalent circuit of the IGBT shown in FIG.
The collector current IC of the GBT is the current I1 flowing through the MOSFET Q1 and the collector current I of the PNP transistor Q2.
It can be separated into two, and the ratio of the current values of I1 and I2 depends on the physical properties of the device such as the life time killer that influences the characteristics of the IGBT.
And I2, that is, I2 / I1 is in the range of 0.5 to 2. This ratio means the hFE (current amplification factor) of the PNP transistor. Generally, hFE rapidly decreases when the junction temperature exceeds 150 ° C, but in the case of IGBT, hFE is considerably low at 0.5 to 2 even at room temperature, and when it reaches a high temperature of 150 ° C, so-called conductivity modulation phenomenon is expected. It becomes impossible, and the collector current I2 of the PNP transistor Q2 becomes almost zero.

【0012】これを時間軸で図示すると図4のようにな
り、IGBTのコレクタ電流ICはI1とI2の和であ
る。この図4でt1は過電流の発生時点であり、時間t
2までコレクタ電流ICは増加する。時間t2でコレク
タ電流はピークとなり、この前後でIGBTのジャンク
ション温度は150℃を超え、それ以後はMOSFET
Q1の電流I1はそのオン抵抗値の増加で徐々に減少す
るが、一方のPNPトランジスタQ2の電流I2は時間
t2から急激に減少し、時間t3ではほとんどゼロとな
る。
FIG. 4 is a diagram showing this on the time axis, and the collector current IC of the IGBT is the sum of I1 and I2. In FIG. 4, t1 is the time point of occurrence of overcurrent, and time t
The collector current IC increases up to 2. At time t2, the collector current reaches its peak, and the junction temperature of the IGBT exceeds 150 ° C before and after this, and after that the MOSFET
The current I1 of Q1 gradually decreases due to the increase of the ON resistance value thereof, but the current I2 of the PNP transistor Q2 on one side sharply decreases from time t2 and becomes almost zero at time t3.

【0013】この時点でIGBTに流れる電流はほとん
どが図3のMOSFETQ1に流れる電流I1となり、
I2はほとんどゼロであるからNPNトランジスタQ3
のベース・エミッタ間の抵抗には電圧が発生せず、故に
IGBTのラッチアップは発生しなくなる。なお、時間
t2の電流値がピークとなる時点で電流遮断すると、そ
れに伴うコレクタ電圧の上昇率(dV/dt)の最大で
遮断するためIGBTはラップアップする恐れがあるこ
とは、従来の技術の項で説明したとおりである。さらに
時間t3からt4の期間はMOSFETQ1に流れる電
流I1を中心に短絡電流が流れ時間t4がすぎるとIG
BTのジャンクション温度はさらに上昇して熱破壊に至
る。以上のメカニズムによりIGBTを過電流から確実
に保護するには、図4のt3直後の時間が最適である。
そして時間t3からIGBTが破壊するt4すぎまでの
期間の短絡電流の変化率は、期間t1〜t2の大きな増
加率、期間t2〜t3の大きな減少率に比較するとほと
んどゼロであることが解る。
At this point, most of the current flowing through the IGBT becomes the current I1 flowing through the MOSFET Q1 shown in FIG.
Since I2 is almost zero, NPN transistor Q3
No voltage is generated in the resistance between the base and the emitter of the IGBT, so that the latch-up of the IGBT does not occur. If the current is cut off at the time when the current value at time t2 reaches its peak, the IGBT is likely to wrap up because the current is cut off at the maximum increase rate (dV / dt) of the collector voltage. As described in section. Further, during the period from the time t3 to the time t4, the short circuit current flows around the current I1 flowing through the MOSFET Q1 and if the time t4 is too long, IG
The junction temperature of BT further rises and causes thermal destruction. The time immediately after t3 in FIG. 4 is optimal for surely protecting the IGBT from an overcurrent by the above mechanism.
It can be seen that the rate of change of the short-circuit current in the period from time t3 to just after t4 when the IGBT is destroyed is almost zero as compared with the large increase rate in the periods t1 to t2 and the large decrease rate in the periods t2 to t3.

【0014】本発明は、この過電流の変化率が小さくな
ることを利用してIGBTを最も安全に遮断保護させる
ものであり、図1の実施例で詳細を説明する。図1の回
路構成のうち、1〜11は図2と同じである。図2と図
1の回路構成の違いは電流変化率検出回路12が追加さ
れていることである。この電流変化率検出回路12は、
微分回路とその出力をウインドコンパレータでレベル検
出する回路で構成され、シャント抵抗5に発生した過電
流に比例する入力電圧を微分回路とウインドコンパレー
タによるレベル検出回路により短絡電流の変化があらか
じめ定めている所定の値より小さくなるタイミング、す
なわち図4の時間t3に達するとトリップ記憶回路へ信
号を伝達し、トリップ記憶回路9はこの電流変化率検出
回路12の信号と、過電流検出回路7の信号と、過電流
の継続時間が所定のタイマー時間を超えているのを示す
タイマー回路8の信号との論理積(AND)で、過電流
の存在とその変化率の小さくなる時間t3を認識し、I
GBTのゲート入力遮断をゲートドライブ回路11へ指
示する。
The present invention utilizes the fact that the rate of change of the overcurrent is small to provide the most safe shutoff protection of the IGBT. The details will be described with reference to the embodiment shown in FIG. Of the circuit configuration in FIG. 1, 1 to 11 are the same as in FIG. The difference between the circuit configurations of FIGS. 2 and 1 is that the current change rate detection circuit 12 is added. This current change rate detection circuit 12
It is composed of a differential circuit and a circuit that detects the level of its output with a window comparator, and the change of the short-circuit current is predetermined by the level detection circuit with the differential circuit and the window comparator of the input voltage proportional to the overcurrent generated in the shunt resistor 5. When the timing becomes smaller than a predetermined value, that is, when the time t3 in FIG. 4 is reached, a signal is transmitted to the trip storage circuit, and the trip storage circuit 9 outputs the signal of the current change rate detection circuit 12 and the signal of the overcurrent detection circuit 7. , AND of the signal of the timer circuit 8 indicating that the duration of the overcurrent exceeds the predetermined timer time, the existence of the overcurrent and the time t3 at which the rate of change thereof becomes small are recognized, and I
The gate drive circuit 11 is instructed to shut off the gate input of the GBT.

【0015】なお、電流変化率検出回路12は上記アナ
ログ回路のほか、A/Dコンバータ回路とマイコンまた
はDSP(デジタル・シグナル・プロセッサ)等の方法
で構成してもよい。また、タイマー回路8のタイマー時
間は本発明の場合は図4の区間t1〜t3が約10μs
であるので10μsに近い値が適当である。
In addition to the analog circuit, the current change rate detection circuit 12 may be constructed by a method such as an A / D converter circuit and a microcomputer or DSP (digital signal processor). In the case of the present invention, the timer time of the timer circuit 8 is about 10 μs in the section t1 to t3 of FIG.
Therefore, a value close to 10 μs is appropriate.

【0016】[0016]

【発明の効果】以上のように本発明の過電流保護回路に
よれば、IGBTの過電流耐量が小さいという最大の欠
点をカバーし、過電流保護性能を高めることができる。
As described above, according to the overcurrent protection circuit of the present invention, it is possible to cover the greatest drawback of the IGBT having a small overcurrent withstand capability and improve the overcurrent protection performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の過電流保護回路の構成を示すブロック
FIG. 1 is a block diagram showing a configuration of an overcurrent protection circuit of the present invention.

【図2】従来の過電流保護回路の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a conventional overcurrent protection circuit.

【図3】IGBTの等価回路図FIG. 3 is an equivalent circuit diagram of the IGBT.

【図4】IGBTの短絡電流のメカニズムを説明する電
流変化図
FIG. 4 is a current change diagram for explaining the mechanism of the short circuit current of the IGBT.

【符号の説明】[Explanation of symbols]

4 インバータ部(IGBT) 5 シャント抵抗(過電流を検出する手段) 7 過電流検出回路(過電流を検出する手段) 8 タイマー回路(過電流の検出されてからの継続時間
を測る手段) 9 トリップ記憶回路(IGBTのゲート入力を遮断す
る手段) 12 電流変化率検出回路(過電流の値の変化率を検出
する手段)
4 Inverter unit (IGBT) 5 Shunt resistance (means for detecting overcurrent) 7 Overcurrent detection circuit (means for detecting overcurrent) 8 Timer circuit (means for measuring the duration time after overcurrent is detected) 9 Trip Memory circuit (means for cutting off the gate input of the IGBT) 12 Current change rate detection circuit (means for detecting the rate of change in the value of overcurrent)

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成4年9月24日[Submission date] September 24, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】全文[Name of item to be corrected] Full text

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【書類名】 明細書[Document name] Statement

【発明の名称】 トランジスタの過電流保護回路Patent application title: Transistor overcurrent protection circuit

【特許請求の範囲】[Claims]

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モータ駆動用にインバ
ータ等で使用される絶縁ゲートバイポーラトランジスタ
(以下、IGBTと略記する)を短絡事故などの過電流
から保護するトランジスタの過電流保護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor overcurrent protection circuit for protecting an insulated gate bipolar transistor (hereinafter abbreviated as IGBT) used in an inverter or the like for driving a motor from an overcurrent such as a short circuit accident. ..

【0002】[0002]

【従来の技術】近年、インバータ装置はパワーエレクト
ロニクス技術の発展にともない、需要がますます増加し
ている。モータ駆動用インバータは、時には瞬時に大電
流がパワースイッチング素子に流れる場合があり、その
場合に素子の耐量オーバーによる破壊を防止するためさ
まざまな保護が行われている。その中に、モータがレヤ
ーショート等の事故を起した場合、パワースイッチング
素子が短絡による大電流で破壊されるのを防止する短絡
保護機能がある。以下に、従来の短絡保護について説明
する。図2は、従来の保護回路の構成を示すもので、1
は三相または単相の電源、2はブリッジダイオード、3
はコンデンサ、4は逆変換部(以下インバータ部と呼
ぶ)、5はシャント抵抗、6はモータである。ここで、
インバータ部4を構成するパワースイッチング素子は、
トランジスタ,MOSFET(MetalOxide Semiconduct
or Field Effect Transistor),IGBT(InsulatedG
ateBipolar Transistor)等である。
2. Description of the Related Art In recent years, demand for inverter devices has been increasing with the development of power electronics technology. In some cases, a large current may momentarily flow through a power switching element in a motor drive inverter, and in such a case, various protections are performed to prevent destruction of the element due to over-resistance of the element. Among them, there is a short circuit protection function for preventing the power switching element from being destroyed by a large current due to a short circuit when the motor causes an accident such as a layer short circuit. The conventional short circuit protection will be described below. FIG. 2 shows the configuration of a conventional protection circuit.
Is a three-phase or single-phase power source, 2 is a bridge diode, 3
Is a capacitor, 4 is an inverse converter (hereinafter referred to as an inverter), 5 is a shunt resistor, and 6 is a motor. here,
The power switching element that constitutes the inverter unit 4 is
Transistor, MOSFET (Metal Oxide Semiconduct
or Field Effect Transistor), IGBT (InsulatedG)
ateBipolar Transistor) etc.

【0003】今、モータが短絡状態になると、コンデン
サ3に蓄えられたエネルギーがインバータ部4へ流れ込
み、シャント抵抗5にはインバータ部4へ流れる大電流
に比例した電圧が発生する。7は過電流検出回路で、シ
ャント抵抗5の発生電圧で電流値がパワースイッチング
素子の耐量を越えているかどうかを判断する回路、すな
わち過電流を検出する手段であり、検出した信号をタイ
マー回路8およびトリップ記憶回路9へ伝達する。タイ
マー回路8は過電流が検出されてからの継続時間を測る
手段であり、過電流検出回路7からの信号でタイマーが
セットされ、過電流の継続時間があらかじめ設定された
所定のタイマー時間を越えた場合にトリップ記憶回路9
へ信号を送る。トリップ記憶回路9は、常時は制御回路
10からのゲート信号(インバータ部4のパワースイッ
チング素子をオンオフする信号)をゲートドライブ回路
11へ伝達するが、過電流が検出された場合は過電流検
出回路7とタイマー回路8からの信号にもとづいてゲー
ト信号の伝達を阻止する回路、すなわちパワースイッチ
ング素子のゲート入力を遮断する手段である。すなわ
ち、過電流がシャント抵抗5に流れると、タイマー回路
8の所定のタイマー時間後にすべてのパワースイッチン
グ素子のゲート入力が遮断される。このタイマー時間
は、パワースイッチング素子に並列に挿入されたダイオ
ードの逆回復電流や、ノイズやサージ電圧で誤動作した
ときなどの素子の破壊に至らない程度の短い時間の短絡
電流では、それによりインバータ装置が停止しないよう
に数十μs程度に設定し、その間は保護動作させないよ
うにするのが普通である。
Now, when the motor is short-circuited, the energy stored in the capacitor 3 flows into the inverter unit 4, and a voltage proportional to the large current flowing into the inverter unit 4 is generated in the shunt resistor 5. Reference numeral 7 denotes an overcurrent detection circuit, which is a circuit for determining whether or not the current value exceeds the withstand voltage of the power switching element by the voltage generated by the shunt resistor 5, that is, a means for detecting the overcurrent, and the detected signal is a timer circuit 8 And to the trip memory circuit 9. The timer circuit 8 is a means for measuring the duration time after the overcurrent is detected, and the timer is set by the signal from the overcurrent detection circuit 7, and the duration time of the overcurrent exceeds the preset predetermined timer time. Trip memory circuit 9
Send a signal to. The trip memory circuit 9 normally transmits a gate signal from the control circuit 10 (a signal for turning on / off the power switching element of the inverter unit 4) to the gate drive circuit 11, but when an overcurrent is detected, an overcurrent detection circuit is provided. 7 is a circuit for blocking the transmission of the gate signal based on the signals from 7 and the timer circuit 8, that is, a means for cutting off the gate input of the power switching element. That is, when the overcurrent flows through the shunt resistor 5, the gate inputs of all the power switching elements are cut off after a predetermined timer time of the timer circuit 8. This timer time is the reverse recovery current of the diode inserted in parallel with the power switching element, and the short-circuit current for a short time that does not lead to the destruction of the element such as when it malfunctions due to noise or surge voltage. Is set to about several tens of μs so as not to stop, and the protective operation is not performed during that period.

【0004】次に、インバータ部4のパワースイッチン
グ素子にIGBTも使う場合について説明する。IGB
Tは急速な発展をとげその特性として次のことがわかっ
ている。1つ目に、IGBTは少数キャリアの注入によ
りいわゆる伝導度変調現象が起こり、導通状態で大電流
を流すことができる。トランジスタ,MOSFET,I
GBTの各素子の定格電流に対する短絡時のピーク電流
値(コンデンサ電圧がDC300Vの時)の比較値とチ
ップ面積比を(表1)に示す。
Next, a case where an IGBT is also used for the power switching element of the inverter section 4 will be described. IGB
T has undergone rapid development and its characteristics are known to be as follows. First, the so-called conductivity modulation phenomenon occurs in the IGBT due to the injection of minority carriers, and a large current can flow in the conductive state. Transistor, MOSFET, I
Table 1 shows the comparison value of the peak current value (when the capacitor voltage is DC300V) and the chip area ratio with respect to the rated current of each element of the GBT.

【0005】[0005]

【表1】 [Table 1]

【0006】2つ目に、(表1)のとおりIGBTはチ
ップ面積が小さい。また、3つ目にオフするスピードが
非常に速い。最後に、コストもMOSFETよりも安
い。
Secondly, as shown in (Table 1), the IGBT has a small chip area. Also, the speed to turn off the third is very fast. Finally, the cost is also cheaper than MOSFET.

【0007】以上の特性を生かして、近年IGBTのゲ
ートドライブ回路は、短絡電流保護のため、ソフト遮断
する方式をとっている。
Utilizing the above characteristics, the IGBT has been used in recent years.
The gate drive circuit has a soft shutoff for short-circuit current protection.
The method to do is.

【0008】これらの内容についての従来例を説明す
る。図3にIGBTの等価回路を示す。ここで、Q1は
MOSFET、Q2はPNPトランジスタ、Q3はNP
Nトランジスタ、R1はQ3のベース・エミッタ間抵
抗、Cは、Q2とQ3のコレクタ・ベース間の空乏層の
容量である。
A conventional example of these contents will be described.
It FIG. 3 shows an equivalent circuit of the IGBT. Where Q1 is
MOSFET, Q2 is PNP transistor, Q3 is NP
N transistor, R1 is the base-emitter resistance of Q3
Anti-C is the depletion layer between the collector and base of Q2 and Q3.
Capacity.

【0009】動作は、ゲートGが、スレッシュホールド
電圧を越えると、I1及びI2が流れ、それの和が、I
GBTのコレクタ電流Icである。
In operation, the gate G has a threshold.
When the voltage is exceeded, I1 and I2 flow, the sum of which is I
It is a collector current Ic of GBT.

【0010】ここで、負荷短絡が発生すると、IGBT
の短絡電流は、バイポーラトランジスタと比較して、非
常に大きな値となる。そして、Icが大きくなると、R
1×I2の電圧が、Q3のベース・エミッタ間に発生
し、Q3がオンする電圧になると、ゲート電圧をスレシ
ュホールド電圧以下にしてもIGBTがオフしない、つ
まり、ラッチアップが発生する。
When a load short circuit occurs, the IGBT
The short-circuit current of the
It will always be a large value. When Ic becomes large, R
A voltage of 1 × I2 is generated between the base and emitter of Q3
Then, when Q3 turns on, the gate voltage is thresholded.
The IGBT will not turn off even if the voltage is below the threshold voltage.
Therefore, latch-up occurs.

【0011】ラッチアップはそれ以外に次のようにも理
解される。ここで、大電流を急激に遮断すると、それに
よるコレクタ・エミッタ間電圧の上昇率ΔVce/Δt
は大きな値になり、Q2及びQ3の空乏層のC1とΔV
ce/Δtによる電流I3=C1×ΔVce/ΔtがR
1に流れ、I2の和の電流がR1に流れQ3のベース・
エミッタ間に、R1×(I2+I3)の電圧が発生し、
それによりQ3がオン状態になってIGBTがラッチア
ップする。
Besides the latch-up, there is the following reason.
Be understood. Here, when a large current is suddenly cut off,
Increase rate of collector-emitter voltage due to ΔVce / Δt
Becomes a large value, and C1 and ΔV of the depletion layer of Q2 and Q3
current I3 due to ce / Δt = C1 × ΔVce / Δt is R
1 and the sum current of I2 flows to R1 and the base of Q3
A voltage of R1 × (I2 + I3) is generated between the emitters,
As a result, Q3 turns on and the IGBT latches.
Up.

【0012】つまり、ラッチアップを防止するには、短
絡電流の大きさと同時に遮断時の遮断スピードと電流の
大きさも重要なファクターである。そこで、負荷短絡が
起こった際、従来は、IGBTをゆっくり遮断して、電
流I3を減少させ、ラッチアップを防止する方法をとっ
ている。
That is, in order to prevent latch-up, a short
At the same time as the magnitude of the leakage current,
Size is also an important factor. Therefore, load short circuit
When it happens, conventionally, the IGBT is slowly shut off and the
How to reduce current I3 and prevent latch-up
ing.

【0013】以下に、従来例を述べる。IGBTは、ト
ランジスタに比べて破壊までの時間が短いため、高速遮
断の必要がある。しかし、特に大電流デバイスでは、短
絡時の過大電流をIGBTにて高速遮断すると、コレク
タ・エミッタ間に加わるサージ電圧がRBSOA(逆バ
イアス安全動作領域)を離脱し、素子破壊する恐れがあ
り、この回避は、短絡時だけIGBTを低速オフさせる
ことが効果的である。
A conventional example will be described below. IGBT is
Since it takes less time to destroy than a transistor,
Need to be cut off. However, especially for high current devices, short
When the overcurrent at the time of the fault is cut off at high speed by the IGBT,
The surge voltage applied between the emitter and emitter is RBSOA (reverse voltage
There is a risk that the device may be damaged by leaving the safe operating area).
This avoidance turns off the IGBT at a low speed only when a short circuit occurs.
Is effective.

【0014】この動作を実行させるための駆動用回路例
について説明する。この回路は、駆動回路出力段端子の
双方を、短絡発生時に、同時にオフさせ、IGBTのゲ
ート・コレクタ間に接続した比較的高い抵抗により、
GBTを低速にオフさせる方式をとっている。すなわち
IGBTの短絡時の過電流保護は、素子破壊しない短時
間内に遮断し、このときの動作軌跡をRBSOA内に収
めるために、ソフト遮断方式をとっている。
Example of driving circuit for executing this operation
Will be described. This circuit is
When a short circuit occurs, both are turned off at the same time, and the IGBT
Due to the relatively high resistance connected between the gate and collector, I
It employs a method of turning off the GBT at a low speed. That is, the overcurrent protection when the IGBT is short-circuited is cut off within a short time without element destruction, and a soft cutoff method is adopted in order to keep the operation locus at this time within RBSO A.

【0015】[0015]

【発明が解決しようとする課題】以上述べたように、負
荷短絡保護IGBTをソフトに遮断すると、(表1)に
示したようにチップ面積に対する素子の定格電流と短絡
時のピーク電流値の比率はIGBTが最も高く、同じ定
格電流ならばIGBTはエネルギー耐量で破壊しやすい
という問題点と、ゲート・ドライブ回路が複雑でコスト
が高いという課題があった。
As described above, when the load short-circuit protection IGBT is softly cut off, as shown in (Table 1), the ratio of the rated current of the device to the chip area and the peak current value at the time of short circuit Has the highest IGBT, and if the rated current is the same, the IGBT has a problem in that it easily breaks due to energy resistance, and the gate drive circuit is complicated and costly.

【0016】本発明は上記従来の問題点を解決し、負荷
短絡破壊,サージ電圧dV/dt破壊,ラッチアップ破
壊を防止した、安全でかつ簡単なトランジスタの過電流
保護回路を供給することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above conventional problems and to provide a safe and simple transistor overcurrent protection circuit which prevents load short-circuit breakdown, surge voltage dV / dt breakdown and latch-up breakdown. And

【0017】[0017]

【課題を解決するための手段】上記目的を達成するため
に本発明のトランジスタの過電流保護回路は、IGBT
の過電流を検出する手段と、その検出電流の変化率を検
出する手段とを備え、過電流の変化率がゼロまたはそれ
に近い値になってからIGBTのゲート入力を遮断して
いる。
In order to achieve the above object, an overcurrent protection circuit for a transistor according to the present invention is an IGBT.
And a means for detecting the rate of change of the detected current, and the gate input of the IGBT is cut off after the rate of change of the overcurrent reaches zero or a value close to zero.

【0018】[0018]

【作用】この構成により、IGBTの過電流遮断時のラ
ッチアップを防止し、かつIGBTのジャンクションオ
ーバによる熱破壊も防止する。
With this structure, the latch-up is prevented when the overcurrent of the IGBT is cut off, and the thermal destruction due to the junction over of the IGBT is also prevented.

【0019】[0019]

【実施例】本発明の実施例について説明する。まずIG
BTの短絡時の電流の流れのメカニズムについて図3を
参照して説明する。図3のIGBTの等価回路より、I
GBTのコレクタ電流IcはMOSFETQ1に流れる
電流I1と、PNPトランジスタQ2のコレクタ電流I
2に分離でき、I1とI2の電流値の比は素子の構造や
IGBTの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が150℃以下ではI1
とI2の比、すなわちI2/I1が0.5〜2の範囲で
ある。この比は、PNPトランジスタのhFE(電流増
幅率)を意味している。一般にhFEはジャンクション
温度が150℃を超すと急激に減少するが、IGBTの
場合はhFEが常温でも0.5〜2とかなり低く、その
上に150℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、PNPトランジスタQ2のコレクタ
電流I2はほとんどゼロになる。
EXAMPLES Examples of the present invention will be described. First IG
The mechanism of current flow when the BT is short-circuited will be described with reference to FIG. From the equivalent circuit of the IGBT shown in FIG.
The collector current Ic of GBT is the current I1 flowing through the MOSFET Q1 and the collector current I of the PNP transistor Q2.
It can be separated into two, and the ratio of the current values of I1 and I2 depends on the physical properties of the device such as the life time killer that influences the characteristics of the IGBT.
And I2, that is, I2 / I1 is in the range of 0.5 to 2. This ratio means the hFE (current amplification factor) of the PNP transistor. Generally, hFE rapidly decreases when the junction temperature exceeds 150 ° C, but in the case of IGBT, hFE is considerably low at 0.5 to 2 even at room temperature, and when it reaches a high temperature of 150 ° C, so-called conductivity modulation phenomenon is expected. It becomes impossible, and the collector current I2 of the PNP transistor Q2 becomes almost zero.

【0020】これを時間軸で図示すると図4のようにな
り、IGBTのコレクタ電流IcはI1とI2の和であ
る。この図4でt1は過電流の発生時点であり、時間t
2までコレクタ電流Icは増加する。時間t2でコレク
タ電流はピークとなり、この前後でIGBTのジャンク
ション温度は150℃を超え、それ以後はMOSFET
Q1の電流I1はそのオン抵抗値の増加で徐々に減少す
るが、一方のPNPトランジスタQ2の電流I2は時間
t2から急激に減少し、時間t3ではほとんどゼロとな
る。
FIG. 4 shows this on the time axis, and the collector current Ic of the IGBT is the sum of I1 and I2. In FIG. 4, t1 is the time point of occurrence of overcurrent, and time t
The collector current Ic increases up to 2. At time t2, the collector current reaches its peak, and the junction temperature of the IGBT exceeds 150 ° C before and after this, and after that the MOSFET
The current I1 of Q1 gradually decreases due to the increase of the ON resistance value thereof, but the current I2 of the PNP transistor Q2 on one side sharply decreases from time t2 and becomes almost zero at time t3.

【0021】この時点でIGBTに流れる電流はほとん
どが図3のMOSFETQ1に流れる電流I1となり、
I2はほとんどゼロであるからNPNトランジスタQ3
のベース・エミッタ間の抵抗には電圧が発生せず、故に
IGBTのラッチアップは発生しなくなる。なお、時間
t2の電流値がピークとなる時点で電流遮断すると、そ
れに伴うコレクタ電圧の上昇率(dV/dt)の最大で
遮断するためIGBTはラッアップする恐れがあるこ
とは、従来の技術の項で説明したとおりである。さらに
時間t3からt4の期間はMOSFETQ1に流れる電
流I1を中心に短絡電流が流れ時間t4がすぎるとIG
BTのジャンクション温度はさらに上昇して熱破壊に至
る。以上のメカニズムによりIGBTを過電流から確実
に保護するには、図4のt3直後の時間が最適である。
そして時間t3からIGBTが破壊するt4すぎまでの
期間の短絡電流の変化率は、期間t1〜t2の大きな増
加率、期間t2〜t3の大きな減少率に比較するとほと
んどゼロであることが解る。
At this point, most of the current flowing through the IGBT becomes the current I1 flowing through the MOSFET Q1 shown in FIG.
Since I2 is almost zero, NPN transistor Q3
No voltage is generated in the resistance between the base and the emitter of the IGBT, so that the latch-up of the IGBT does not occur. Note that if current interruption when the current value of the time t2 reaches a peak, that there is a risk that IGBT is latch-up to cut off at the maximum rate of rise of the collector voltage (dV / dt) associated therewith, prior art As described in section. Further, during the period from the time t3 to the time t4, the short circuit current flows around the current I1 flowing through the MOSFET Q1 and if the time t4 is too long, IG
The junction temperature of BT further rises and causes thermal destruction. The time immediately after t3 in FIG. 4 is optimal for surely protecting the IGBT from an overcurrent by the above mechanism.
It can be seen that the rate of change of the short-circuit current in the period from time t3 to just after t4 when the IGBT is destroyed is almost zero as compared with the large increase rate in the periods t1 to t2 and the large decrease rate in the periods t2 to t3.

【0022】本発明は、この過電流の変化率が小さくな
ることを利用してIGBTを最も安全に遮断保護させる
ものであり、図1の実施例で詳細を説明する。図1の回
路構成のうち、1〜11は図2と同じである。図2と図
1の回路構成の違いは電流変化率検出回路12が追加さ
れていることである。この電流変化率検出回路12は、
微分回路とその出力をウインドコンパレータでレベル検
出する回路で構成され、シャント抵抗5に発生した過電
流に比例する入力電圧を微分回路とウインドコンパレー
タによるレベル検出回路により短絡電流の変化があらか
じめ定めている所定の値より小さくなるタイミング、す
なわち図4の時間t3に達するとトリップ記憶回路へ信
号を伝達し、トリップ記憶回路9はこの電流変化率検出
回路12の信号と、過電流検出回路7の信号と、過電流
の継続時間が所定のタイマー時間を超えているのを示す
タイマー回路8の信号との論理積(AND)で、過電流
の存在とその変化率の小さくなる時間t3を認識し、I
GBTのゲート入力遮断をゲートドライブ回路11へ指
示する。
The present invention utilizes the fact that the rate of change of the overcurrent is small to provide the safest interruption protection of the IGBT, and the details thereof will be described with reference to the embodiment shown in FIG. Of the circuit configuration in FIG. 1, 1 to 11 are the same as in FIG. The difference between the circuit configurations of FIGS. 2 and 1 is that the current change rate detection circuit 12 is added. This current change rate detection circuit 12
It is composed of a differential circuit and a circuit that detects the level of its output with a window comparator, and the change of the short-circuit current is predetermined by the level detection circuit with the differential circuit and the window comparator of the input voltage proportional to the overcurrent generated in the shunt resistor 5. When the timing becomes smaller than a predetermined value, that is, when the time t3 in FIG. 4 is reached, a signal is transmitted to the trip storage circuit, and the trip storage circuit 9 outputs the signal of the current change rate detection circuit 12 and the signal of the overcurrent detection circuit 7. , AND of the signal of the timer circuit 8 indicating that the duration of the overcurrent exceeds the predetermined timer time, the existence of the overcurrent and the time t3 at which the rate of change thereof becomes small are recognized, and I
The gate drive circuit 11 is instructed to shut off the gate input of the GBT.

【0023】なお、電流変化率検出回路12は上記アナ
ログ回路のほか、A/Dコンバータ回路とマイコンまた
はDSP(デジタル・シグナル・プロセッサ)等の方法
で構成してもよい。また、タイマー回路8のタイマー時
間は本発明の場合は図4の区間t1〜t3が約10μs
であるので10μsに近い値が適当である。
The current change rate detection circuit 12 may be configured by a method such as an A / D converter circuit and a microcomputer or DSP (digital signal processor) in addition to the above analog circuit. In the case of the present invention, the timer time of the timer circuit 8 is about 10 μs in the section t1 to t3 of FIG.
Therefore, a value close to 10 μs is appropriate.

【0024】[0024]

【発明の効果】以上のように本発明の過電流保護回路に
よれば、IGBTの過電流耐量が小さいという最大の欠
点をカバーし、過電流保護性能を高めることができる。
As described above, according to the overcurrent protection circuit of the present invention, it is possible to cover the greatest drawback of the IGBT having a small overcurrent withstand capability and improve the overcurrent protection performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の過電流保護回路の構成を示すブロック
FIG. 1 is a block diagram showing a configuration of an overcurrent protection circuit of the present invention.

【図2】従来の過電流保護回路の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a conventional overcurrent protection circuit.

【図3】IGBTの等価回路図FIG. 3 is an equivalent circuit diagram of the IGBT.

【図4】IGBTの短絡電流のメカニズムを説明する電
流変化図
FIG. 4 is a current change diagram for explaining the mechanism of the short circuit current of the IGBT.

【符号の説明】 4 インバータ部(IGBT) 5 シャント抵抗(過電流を検出する手段) 7 過電流検出回路(過電流を検出する手段) 8 タイマー回路(過電流の検出されてからの継続時間
を測る手段) 9 トリップ記憶回路(IGBTのゲート入力を遮断す
る手段) 12 電流変化率検出回路(過電流の値の変化率を検出
する手段)
[Explanation of Codes] 4 Inverter Unit (IGBT) 5 Shunt Resistor (Means for Detecting Overcurrent) 7 Overcurrent Detection Circuit (Means for Detecting Overcurrent) 8 Timer Circuit (Time after Detection of Overcurrent) Means for measuring) 9 Trip memory circuit (means for shutting off gate input of IGBT) 12 Current change rate detection circuit (means for detecting rate of change of overcurrent value)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】過電流を検出する手段と、過電流の値の変
化率を検出する手段と、過電流が検出されてからの継続
時間を測る手段と、絶縁ゲートバイポーラトランジスタ
のゲート入力を遮断する手段とを備え、過電流の所定の
継続時間後でかつ過電流の値の変化率が所定の値より小
さい場合に前記トランジスタのゲート入力を遮断するト
ランジスタの過電流保護回路。
1. A means for detecting an overcurrent, a means for detecting a rate of change of the value of the overcurrent, a means for measuring a duration time after the overcurrent is detected, and a gate input of an insulated gate bipolar transistor being cut off. An overcurrent protection circuit for a transistor, which cuts off the gate input of the transistor after a predetermined duration of the overcurrent and when the rate of change of the value of the overcurrent is smaller than a predetermined value.
JP3265863A 1991-10-15 1991-10-15 Transistor overcurrent protection circuit Expired - Fee Related JP2985431B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3265863A JP2985431B2 (en) 1991-10-15 1991-10-15 Transistor overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3265863A JP2985431B2 (en) 1991-10-15 1991-10-15 Transistor overcurrent protection circuit

Publications (2)

Publication Number Publication Date
JPH05111145A true JPH05111145A (en) 1993-04-30
JP2985431B2 JP2985431B2 (en) 1999-11-29

Family

ID=17423139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3265863A Expired - Fee Related JP2985431B2 (en) 1991-10-15 1991-10-15 Transistor overcurrent protection circuit

Country Status (1)

Country Link
JP (1) JP2985431B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084173A (en) * 2000-09-11 2002-03-22 Mitsubishi Electric Corp Power semiconductor device and overcurrent protection circuit
JP2003002186A (en) * 2001-06-20 2003-01-08 Aisin Seiki Co Ltd Abnormality determination device for electric parking brake for vehicle
EP1646120A2 (en) * 2002-08-22 2006-04-12 ABB Oy Method in connection with an output choke of an inverter
JP2007049888A (en) * 2005-07-12 2007-02-22 Rohm Co Ltd Motor driving device and electric equipment using same
US8520346B2 (en) 2010-02-03 2013-08-27 Rohm Co., Ltd. Abnormality detection circuit, load driving device, and electrical apparatus
JP2016136819A (en) * 2015-01-23 2016-07-28 株式会社デンソー Driving device
JP2019062737A (en) * 2018-11-19 2019-04-18 株式会社デンソー Driver

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084173A (en) * 2000-09-11 2002-03-22 Mitsubishi Electric Corp Power semiconductor device and overcurrent protection circuit
JP2003002186A (en) * 2001-06-20 2003-01-08 Aisin Seiki Co Ltd Abnormality determination device for electric parking brake for vehicle
JP4646444B2 (en) * 2001-06-20 2011-03-09 株式会社アドヴィックス Abnormality judgment device for electric parking brake device for vehicle
EP1646120A2 (en) * 2002-08-22 2006-04-12 ABB Oy Method in connection with an output choke of an inverter
EP1646120A3 (en) * 2002-08-22 2006-07-12 ABB Oy Method in connection with an output choke of an inverter
JP2007049888A (en) * 2005-07-12 2007-02-22 Rohm Co Ltd Motor driving device and electric equipment using same
US7848066B2 (en) 2005-07-12 2010-12-07 Rohm Co., Ltd. Motor drive device and electronic device using the same
US8520346B2 (en) 2010-02-03 2013-08-27 Rohm Co., Ltd. Abnormality detection circuit, load driving device, and electrical apparatus
JP2016136819A (en) * 2015-01-23 2016-07-28 株式会社デンソー Driving device
WO2016117329A1 (en) * 2015-01-23 2016-07-28 株式会社デンソー Drive device
JP2019062737A (en) * 2018-11-19 2019-04-18 株式会社デンソー Driver

Also Published As

Publication number Publication date
JP2985431B2 (en) 1999-11-29

Similar Documents

Publication Publication Date Title
JP3125622B2 (en) Semiconductor device
JP2674355B2 (en) Power element overcurrent protection device
Chokhawala et al. A discussion on IGBT short-circuit behavior and fault protection schemes
JPH06351226A (en) Igbt fault current restriction circuit and method
US6181186B1 (en) Power transistor with over-current protection controller
JPH07245394A (en) Insulation gate bipolar transistor
JPH07298602A (en) Power element driving circuit
JPH0653795A (en) Semiconductor device
JP2003274672A (en) Semiconductor switching apparatus
JPH05111145A (en) Overcurrent protective circuit for transistor
JP3605269B2 (en) Inverter protection device
JPH05218836A (en) Driving circuit for insulated gate element
JP3075007B2 (en) Switching device and control device for double gate type semiconductor device
JP2806503B2 (en) Semiconductor element short-circuit protection circuit
JP2007312504A (en) Power converter
JPH05111144A (en) Overcurrent protective circuit for transistor
JP3240489B2 (en) IGBT overcurrent protection device and IGBT protection device
JP3453718B2 (en) Current interrupter
JP3649154B2 (en) Overcurrent protection device
JP2973997B2 (en) Drive circuit for voltage-driven semiconductor devices
JPH06105448A (en) Switch device with protecting function
JPH09331669A (en) Drive circuit for voltage drive type semiconductor element
KR0171711B1 (en) Overcurrent protection circuit of a power semiconductor transistor
JPH0336450B2 (en)
JPS6395722A (en) Overcurrent protection circuit for igbt element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees