JP2019062737A - Driver - Google Patents
Driver Download PDFInfo
- Publication number
- JP2019062737A JP2019062737A JP2018216603A JP2018216603A JP2019062737A JP 2019062737 A JP2019062737 A JP 2019062737A JP 2018216603 A JP2018216603 A JP 2018216603A JP 2018216603 A JP2018216603 A JP 2018216603A JP 2019062737 A JP2019062737 A JP 2019062737A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- short circuit
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 82
- 230000008859 change Effects 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Abstract
Description
本発明は、ゲート電極やベース電極のような制御電極を駆動する駆動装置に関する。 The present invention relates to a drive device for driving control electrodes such as gate electrodes and base electrodes.
短絡によるスイッチング素子への過電流の供給は素子の熱破壊につながるため、短絡を検出した場合にスイッチング素子を停止させるなどのフェールセーフ制御が行われる。短絡の検出においては、短絡による過電流とパルスノイズとの切り分けが必要である。過電流であることを断定するために、例えば特許文献1に記載の駆動回路は、所定のフィルタ時間を設けている。すなわち、スイッチング素子を流れる出力電流が設定されたフィルタ時間の間、予め決められた閾値以上を維持している場合に、その電流は短絡によるものであると断定される。
The supply of the overcurrent to the switching element due to the short circuit leads to the thermal destruction of the element, so fail safe control such as stopping the switching element is performed when the short circuit is detected. In the detection of the short circuit, it is necessary to separate the overcurrent and the pulse noise due to the short circuit. In order to determine that it is an overcurrent, for example, the drive circuit described in
逆に言えば、このフィルタ時間の間は、スイッチング素子に出力電流が流れる状態を維持することになる。短絡時の出力電流は通常駆動時に比べて大きく、フィルタ時間内において本来は要することのない電力が消費されることになり、スイッチング素子の過熱につながる虞がある。 Conversely, during this filter time, the state in which the output current flows in the switching element is maintained. The output current at the time of short circuit is larger than that at the time of normal driving, and power which is not originally required in the filter time is consumed, which may lead to overheating of the switching element.
短絡時においてスイッチング素子の発熱量を抑制する方法としては、出力電流の飽和電流を小さくすること、スイッチング素子の熱容量を大きくすること、短絡保護の応答速度を改善すること、が考えられる。そのなかで、出力電流を抑制する方法としては、例えば特許文献2および特許文献3に記載の技術がある。
As a method of suppressing the calorific value of the switching element at the time of the short circuit, it may be considered to reduce the saturation current of the output current, to increase the heat capacity of the switching element, and to improve the response speed of the short circuit protection. Among them, as a method of suppressing the output current, there are, for example, the techniques described in
特許文献2に記載の半導体装置は、出力電流が流れる有効領域の寸法を最適化することにより、低オン電圧を実現しつつ負荷短絡耐量を向上させるものである。
The semiconductor device described in
また、特許文献3に記載の負荷駆動装置は、ゲートドライブ回路とクランプ回路とを有している。短絡時には、短絡が発生していない通常駆動時におけるゲート電圧よりも小さいクランプ電圧を用いてIGBTのゲートを制御するようになっている。
Further, the load driving device described in
しかしながら、特許文献2に記載の半導体装置においては、出力電流を従来の構成に較べて小さくする構成であるため、スイッチング素子の電流能力を低下させることになる。電流能力とオン電圧はトレードオフの関係にあるので、電流能力を低下させた結果、通常駆動時のオン電圧は大きくなり、損失が増加してしまう。
However, in the semiconductor device described in
また、特許文献3に記載の負荷駆動装置においては、2系統の電源回路を必要とするため回路規模が増大することに加えて、この技術だけでは近年要求される十分な負荷短絡耐量を確保することができない。
Further, in the load drive device described in
本発明は、上記問題点を鑑みてなされたものであり、通常駆動時の損失を抑制しつつ短絡耐量を確保することのできる駆動装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a drive device capable of securing a short circuit tolerance while suppressing a loss during normal driving.
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 The invention disclosed herein employs the following technical means to achieve the above object. In addition, the reference numerals in the parenthesis described in the claims and this section indicate the correspondence with specific means described in the embodiment described later as one aspect, and the technical scope of the invention is limited. It is not something to do.
上記目的を達成するために、本発明は、電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極(210)を有するパワースイッチング素子(200)、を駆動する駆動装置であって、制御電極への電圧印加のタイミングを制御する制御部(10)を備え、制御電極は、第1電極(211)および第2電極(212)を含む2つ以上の分割電極に分割され、制御部は、負荷の短絡を検出するための短絡検出期間において、第1電極および第2電極の一方に電圧を印加するセーフモードでパワースイッチング素子を駆動し、負荷を通常駆動させるための通常駆動期間において、第1電極および第2電極の両方に電圧を印加するノーマルモードでパワースイッチング素子を駆動する、ことを特徴としている。 In order to achieve the above object, the present invention is a drive device for driving a power switching element (200) having a control electrode (210) that controls an output current supplied to a load by applying a voltage. And a control unit (10) for controlling the timing of voltage application to the control electrode, wherein the control electrode is divided into two or more divided electrodes including a first electrode (211) and a second electrode (212) The part drives a power switching element in a safe mode in which a voltage is applied to one of the first electrode and the second electrode in a short circuit detection period for detecting a short circuit of a load, and in a normal drive period for normal driving of a load. Driving the power switching element in a normal mode in which a voltage is applied to both the first electrode and the second electrode.
これによれば、短絡を検出する期間であるセーフモード時においては、制御電極の一部を構成する第1電極あるいは第2電極のどちらか一方に電圧が印加された状態となる。このため、電圧が印加される制御電極の面積は、制御電極全体に較べて小さくなる。よって、スイッチング素子におけるチャネル形成領域は、制御電極全体に電圧が印加される場合に較べて小さくなり、出力電流能力を小さくすることができる。したがって、セーフモード時における短絡時の消費電力を抑制でき、スイッチング素子の発熱を抑制することによって短絡耐量を向上させることができる。 According to this, in the safe mode which is a period for detecting a short circuit, a voltage is applied to one of the first electrode and the second electrode which form a part of the control electrode. Therefore, the area of the control electrode to which the voltage is applied is smaller than that of the entire control electrode. Therefore, the channel formation region in the switching element is smaller than when a voltage is applied to the entire control electrode, and the output current capability can be reduced. Therefore, the power consumption at the time of the short circuit in the safe mode can be suppressed, and the short circuit tolerance can be improved by suppressing the heat generation of the switching element.
加えて、ノーマルモードにおいて、制御部は、第1電極および第2電極の両方に電圧を印加してパワースイッチング素子を駆動する。これによれば、ノーマルモード時において、第1電極に加えて第2電極への電圧の印加によってチャネルが形成される。このため、ノーマルモード時にはセーフモード時に較べて多くの出力電流を出力することができ、導通抵抗が小さい状態となり、通常駆動時の損失を低減することができる。 In addition, in the normal mode, the control unit applies a voltage to both the first electrode and the second electrode to drive the power switching element. According to this, in the normal mode, a channel is formed by application of a voltage to the second electrode in addition to the first electrode. Therefore, in the normal mode, a larger amount of output current can be output as compared to that in the safe mode, the conduction resistance becomes smaller, and the loss during normal driving can be reduced.
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。 Hereinafter, embodiments of the present invention will be described based on the drawings. The same reference numerals are given to parts which are the same as or equivalent to each other in the following drawings.
(第1実施形態)
最初に、図1〜図3を参照して、本実施形態に係る駆動装置および、駆動装置の駆動対象であるスイッチング素子の概略構成について説明する。なお、図3は概念を説明するための図であり、そのスケールは厳密ではない。
First Embodiment
First, with reference to FIGS. 1 to 3, a drive device according to the present embodiment and a schematic configuration of a switching element to be driven by the drive device will be described. In addition, FIG. 3 is a figure for demonstrating a concept, The scale is not exact.
本実施形態における駆動装置は、例えば、モータなどの負荷のオンオフを制御する回路である。図1に示すように、負荷300への電流の供給は、IGBTやMOSFET、その他のトランジスタなどのスイッチング素子200のオンオフによって制御される。駆動装置100は、スイッチング素子200のオンオフを制御して負荷300への電流の供給を制御する装置である。
The drive device in the present embodiment is, for example, a circuit that controls on / off of a load such as a motor. As shown in FIG. 1, the supply of current to the
なお、本実施形態では、スイッチング素子200としてIGBTを例に説明する。よって、スイッチング素子200をIGBT200と表記する。また、特許請求の範囲に記載の出力電流とは、IGBT200のコレクタ−エミッタ間を流れるコレクタ電流に相当する。さらに、特許請求の範囲に記載の制御電極とは、IGBT200のゲート電極210に相当する。そして、分割されたゲート電極210としての第1電極は第1ゲート電極211と称し、第2電極は第2ゲート電極212と称する。すなわち、特許請求の範囲に記載の分割電極とは、本実施形態における第1ゲート電極211および第2ゲート電極212に相当する。
In the present embodiment, an IGBT will be described as an example of the
まず、駆動装置100について説明する。図1に示すように、本実施形態における駆動装置100は、制御部10と、ドライブ回路20と、短絡検出回路30とを備えている。
First, the
制御部10は、ドライブ回路20に対して制御信号を出力し、ゲート電極210への電圧の印加を制御する。制御部10は所定の条件において、ゲート電極210のうちどの電極に電圧を印加するかを決定するようになっている。すなわち、第1ゲート電極211および第2ゲート電極212への電圧の印加タイミングを制御している。制御部10のする制御について詳しい説明は追って行う。
The
ドライブ回路20は、制御部10から入力される制御信号に基づいて、ゲート電極210へ電圧を印加するための回路である。ドライブ回路20は、第1ドライブ回路21と第2ドライブ回路22とを有しており、ゲート電極210の分割された一部である第1ゲート電極211と、分割された別の一部である第2ゲート電極212とに、独立して電圧を印加できるようになっている。
The
具体的には、図2に示すように、ドライブ回路20は、第1ドライブ回路21と第2ドライブ回路22とを有している。
Specifically, as shown in FIG. 2, the
第1ドライブ回路21は、スイッチS1とスイッチS2、および、抵抗器R1と抵抗器R2とを有している。第1ゲート電極211は、抵抗器R1とスイッチS1とを介してゲート電位Vgに接続されている。また、第1ゲート電極211は、抵抗器R2とスイッチS2とを介してドライブ回路20の基準電位VSSに接続されている。なお、スイッチS1およびスイッチS2は、それぞれ、特許請求の範囲に記載の第1オン側回路および第1オフ側回路に相当する。図2において、スイッチS1およびS2をそれぞれ一つの開閉装置として表現しているが、各スイッチS1,S2は、ゲート電位Vgの温度特性を緩和する温特調整回路等を含んでいてもよいし、定電流をゲート電極210に供給するような機能を持ったスイッチであってもよい。また、抵抗器R1,R2は後述の第2ドライブ回路22の抵抗器R3のように、ドライブ回路20とIGBT200のゲート電極210との間に介在される構成であってもよい。
The
第2ドライブ回路22は、スイッチS3とスイッチS4、および、抵抗器R3とを有している。第2ゲート電極212は、抵抗器R3とスイッチS3とを介してゲート電位Vgに接続されている。また、第2ゲート電極212は、抵抗器R3とスイッチS4とを介して基準電位VSSに接続されている。なお、スイッチS3およびスイッチS4は、それぞれ、特許請求の範囲に記載の第2オン側回路および第2オフ側回路に相当する。各スイッチS3,S4は、温特調整回路等を含んでいてもよいし、定電流をゲート電極210に供給するような機能を持ったスイッチであってもよい。また、抵抗器R3は、第1ドライブ回路21の抵抗器R1,R2のように、オン側回路とオフ側回路とに分けて配置されてもよい。
The
なお、基準電位VSSはしばしばIGBT200のエミッタ電位と同電位とされるが、誤オンを防止する等の目的で、より低い電位を用いることもでき、IGBT200の閾値電圧よりも低い電位であればとくに限定されない。
Although the reference potential VSS is often the same potential as the emitter potential of the
第1ゲート電極211に電圧を印加してIGBT200をオンする場合は、スイッチS2をオフした上でスイッチS1をオンしてゲート電位Vg側から第1ゲート電極211に電荷を供給する。一方、第1ゲート電極211をオフする場合は、スイッチS1をオフした上でスイッチS2をオンして第1ゲート電極211から基準電位VSS側に電荷を引き抜く。
When a voltage is applied to the
第2ゲート電極212に電圧を印加してIGBT200をオンする場合は、スイッチS4をオフした上でスイッチS3をオンしてゲート電位Vg側から第2ゲート電極212に電荷を供給する。一方、第2ゲート電極212をオフする場合は、スイッチS3をオフした上でスイッチS4をオンして第2ゲート電極212から基準電位VSS側に電荷を引き抜く。
When a voltage is applied to the
各スイッチS1〜S4のオンオフは、制御部10から出力される制御信号に基づいて制御されている。すなわち、制御部10は各スイッチS1〜S4のオンオフを制御して第1ゲート電極211および第2ゲート電極212への電圧の印加を制御している。
The on / off of each of the switches S1 to S4 is controlled based on a control signal output from the
なお、IGBT200をターンオンする場合のスイッチ速度は、抵抗器R1の抵抗値に依存する。また、ターンオフする場合のスイッチ速度は、抵抗器R2の抵抗値に依存する。抵抗器R3は、後に詳述するノーマルモードおよびセーフモードとの間の、互いの遷移時間に影響する。
The switching speed when turning on the
短絡検出回路30は、図2に示すように、IGBT200のセンスエミッタ端子に接続されている。センスエミッタ端子とは、出力電流たるコレクタ電流と相関関係を有するセンス電流を検出するための端子である。短絡検出回路30は、シャント抵抗器R4と、減算回路31と、比較回路32と、参照電位Vrefを生じさせる電源とを有している。
The short
シャント抵抗器R4は、センスエミッタ端子と基準電位VSSとの間に接続されている。センス電流は、IGBT200のセンスエミッタ端子からシャント抵抗器R4を経由して基準電位VSS側に流れる。
The shunt resistor R4 is connected between the sense emitter terminal and the reference potential VSS. The sense current flows from the sense emitter terminal of the
減算回路31は、シャント抵抗器R4の両端の電位をそれぞれ入力として、その差分を出力する回路である。つまり、減算回路31は、シャント抵抗器R4による電圧降下量を出力するようになっている。この電圧降下量は、センス電流の電流値と比例するので、シャント抵抗器R4による電圧降下量を検出することによってセンス電流を検出することができる。そして、センス電流はコレクタ電流と相関関係にあるので、結果的に出力電流たるコレクタ電流の電流値を検出することができる。
The
比較回路32は、減算回路31から出力される電圧降下量と参照電位Vrefとを比較する回路である。比較回路32は、電圧降下量が参照電位Vref以上である場合に、制御部10に検出信号を出力する。参照電位Vrefは短絡を判断する場合の閾値電流に相当する電圧値が設定されている。すなわち、比較回路32は、コレクタ電流が参照電位Vrefにより規定される閾値電流以上になった場合に、制御部10に対して検出信号を出力するようになっている。
The
なお、参照電位Vrefは可変である。制御部10は参照電位Vrefを制御することによって閾値電流を変更することができるようになっている。
The reference potential Vref is variable. The
次いで、スイッチング素子たるIGBT200について説明する。図3に示すように、本実施形態におけるIGBT200は、一般的に知られた縦型の絶縁ゲートバイポーラトランジスタであり、例えばシリコンを主成分とする半導体基板290に形成されている。IGBT200は、半導体基板290の主面290aの表層に制御電極としてのゲート電極210と、ゲート電極210に電気的に接続され電圧を印加するためのパッド220とを有している。また、図示しないが、半導体領域としてのエミッタ領域とコレクタ領域とを有している。そして、主面290a上にあってエミッタ領域に接触して形成されたエミッタ電極と、主面290aの反対側の裏面上にあってコレクタ領域に接触して形成されたコレクタ電極と、を有している。エミッタ電極は基準電位VSSに接続され、コレクタ電極は負荷300と還流ダイオード400の並列回路を介して電源電圧であるVCCに接続されている。
Next, an
本実施形態におけるゲート電極210は、第1ゲート電極211と第2ゲート電極212とを有しており、主面290aに沿う所定方向に延びて形成されている。第1ゲート電極211および第2ゲート電極212はそれぞれ交互に並んで形成されている。
The
パッド220は、第1ゲート電極211と配線を介して接続される第1パッド221と、第2ゲート電極212と配線を介して接続される第2パッド222と、を有している。すなわち、第1ゲート電極211に電位を与える場合には、制御部10が第1ドライブ回路21に対して第1パッド221に電圧を印加するように指示する。これにより、第1ドライブ回路21は、所定の電圧を第1パッド221に印加し、これに伴って第1ゲート電極211に電位が与えられる。また、第2ゲート電極212に電位を与える場合には、制御部10が第2ドライブ回路22に対して第2パッド222に電圧を印加するように指示する。これにより、第2ドライブ回路22は、所定の電圧を第2パッド222に印加し、これに伴って第2ゲート電極212に電位が与えられる。
The
なお、エミッタ領域は、ゲート電極210に絶縁膜を介して接触しており、ゲート電極210に電圧が印加されるとエミッタ領域とコレクタ領域との間でキャリアが移動するようになっている。そして、キャリアの移動によってエミッタ電極とコレクタ電極との間に、出力電流たるコレクタ電流が流れるようになっている。
The emitter region is in contact with the
本実施形態におけるIGBT200は、ゲート電極210として第1ゲート電極211と第2ゲート電極212とを有しているから、それぞれのゲート電極210に接するエミッタ領域は、ゲート電極210への電圧の印加に対して独立してキャリアの移動経路を生じる。すなわち、図3に示すように、第1ゲート電極211に電圧が印加された場合にキャリアの移動経路となる第1領域231と、第2ゲート電極212に電圧が印加された場合にキャリアの移動経路となる第2領域232と、が存在する。なお、図3は上面図であるが、領域の別を明確にするために領域ごとに異なるハッチングを施している。
Since the
上記したように、第1ゲート電極211および第2ゲート電極212は、それぞれ交互に並びつつ所定の方向に延設されている。このため、第1領域231および第2領域232は互いに隣接し、ゲート電極210の延設方向に沿ってストライプ状に形成される。なお、本実施形態では、図3に示すように、第1ゲート電極211と第2ゲート電極212とが互いに同一の間隔をもって離間して形成されており、第1領域231と第2領域232はその形成位置を除いて略等価である。第1領域231の、延設方向に直交する方向(ゲート電極210の並び方向)の幅をLとし、並び方向における、隣り合う第1領域231の離間距離をDとすると、本実施形態におけるIGBT200では、L=Dとなっている。
As described above, the
なお、第1領域231および第2領域232の少なくとも一方は、その面積が、出力電流として、スイッチング素子に規定された定格電流以上を流せるような面積になるように形成されていることが好ましい。換言すれば、第1ゲート電極211、第2ゲート電極212およびエミッタ領域は、第1ゲート電極211または第2ゲート電極212に所定の電圧が印加された場合に、定格電流以上が流れるように、半導体基板290にレイアウトされていることが好ましい。
Note that it is preferable that at least one of the
本実施形態では、第1領域231と第2領域232は互いに等価であるから、第1ゲート電極211および第2ゲート電極212のいずれに電圧を印加しても、スイッチング素子に規定される定格電流以上のコレクタ電流が流れるようになっている。
In the present embodiment, since the
次に、図4〜図7を参照して、本実施形態に係る駆動装置100の動作について説明する。
Next, with reference to FIG. 4 to FIG. 7, the operation of the
以下、IGBT200のターンオン時における動作と、IGBT200がオン状態での動作と、ターンオフ時における動作と、を分けて説明する。なお、図4〜図7の各図において、検出信号とは、短絡検出回路30が短絡を検出した場合に制御部10に出力する信号である。短絡検出回路30は、短絡を検出した場合はH信号を、短絡を検出しない場合はL信号を、それぞれ制御部10に出力する。また、動作モードとは、制御部10がIGBT200を制御するモードであり、ゲート電極210に電圧が印加されずIGBT200の動作が停止状態である停止モードと、一部のゲート電極210に電圧を印加してIGBT200を駆動するセーフモードと、セーフモードよりも電流能力が高くなるように制御されるノーマルモードと、を有している。
Hereinafter, an operation at the time of turn-on of the
<ターンオン時>
まず、図4を参照して、短絡が発生していない状態におけるIGBT200のターンオン動作について説明する。
<At turn on>
First, with reference to FIG. 4, the turn-on operation of
図4に示す時刻t1以前は、制御部10は停止モードであり、IGBT200はオフ状態である。第1ゲート電極211および第2ゲート電極212にはいずれも電圧が印加されていない。よって、コレクタ電流も流れていない状態である。
Before time t1 shown in FIG. 4,
時刻t1にて制御部10は外部からIGBT200をオンするように制御信号を受けたと仮定する。制御部10は、短絡の有無の確認を目的に、IGBT200をセーフモードで駆動する。具体的には、制御部10は、時刻t1において、第1ドライブ回路21に対して第1ゲート電極211に電圧を印加するように制御信号を出力する。これにより、第1ゲート電極211に電圧が印加される。これに伴って、コレクタ電流の電流値が上昇を始める。コレクタ電流はオーバーシュート発生の後に一定の値となる。なお、制御部10は、セーフモード開始時からフィルタ時間のカウントを開始する。このフィルタ時間が、特許請求の範囲に記載の短絡検出期間に相当する。なお、フィルタ時間のカウントは所定の時間をカウント可能であればどのような回路によって実現されてもよく、アナログ回路、デジタル回路いずれの方法も採用することができる。また、フィルタ時間は、時刻t1からの時間で決められる方式に限らず、例えば、第1ゲート電極211に印加される電圧をモニタしておき、その電圧がある一定値に到達するまでの期間をフィルタ時間としても良い。また、電圧がある一定値になってから、一定の時間経過後としても良い。
It is assumed that
時刻t1から所定のフィルタ時間が経過した後の時刻t2において、制御部10が短絡検出回路30からの検出信号を検出しないことを条件に、制御部10は、第2ドライブ回路22に対して第2ゲート電極212に電圧を印加するように制御信号を出力する。本実施形態では、図4に示すように、セーフモードにおいて、コレクタ電流が閾値電流以上にならないため、制御部10に検出信号は入力されない。よって、制御部10は、ノーマルモードに移行し、第2ドライブ回路22が、第2ゲート電極212に電圧を印加する。なお、第1ゲート電極211には引き続き電圧が印加された状態である。
Under the condition that the
時刻t2において、第1ゲート電極211および第2ゲート電極212の両方に電圧が印加された状態となるため、ノーマルモードではセーフモードに較べて電流能力が向上された状態となっている。本実施形態の負荷300は、上記したようにモータであって、比較的高インダクタンスな負荷であるため、セーフモードからノーマルモードに移行してもコレクタ電流の値はほとんど変化しない。ただし、半導体基板290に占めるチャネルとして作用する面積が増加するためオン抵抗は低下する。第1ゲート電極211および第2ゲート電極212の両方に電圧が印加され、IGBT200が負荷300を正常に駆動している期間が、特許請求の範囲に記載の通常駆動期間に相当する。
At time t2, a voltage is applied to both the
次いで、図5を参照して、負荷300の短絡が発生した状態におけるIGBT200のターンオン動作について説明する。
Next, with reference to FIG. 5, the turn-on operation of
図5に示す時刻t3以前は、制御部10は停止モードであり、IGBT200はオフ状態である。第1ゲート電極211および第2ゲート電極212にはいずれも電圧が印加されていない。よって、コレクタ電流も流れていない状態である。
Before time t3 shown in FIG. 5,
時刻t3にて制御部10は外部からIGBT200をオンするように制御信号を受けたと仮定する。制御部10は、短絡の有無の確認を目的に、IGBT200をセーフモードで駆動する。具体的な駆動は、短絡が発生していないターンオン動作にて説明した通りであるため、詳しい記載を省略する。時刻t3において、第1ゲート電極211に電圧が印加され、コレクタ電流の電流値が上昇を始める。
It is assumed that
ここでは、負荷300の短絡を仮定しているので、コレクタ電流は閾値電流を超えて飽和電流を上限にして上昇する。コレクタ電流が閾値電流に到達した時刻t4において、短絡検出回路30は、制御部10に対して検出信号を出力する。制御部10は、この検出信号の入力が所定時間継続することを条件に、図5の時刻t5において短絡状態にあると判定し、第1ゲート電極211への電圧の印加を停止させる。時刻t5以降は、第1ゲート電極211および第2ゲート電極212ともにオフ状態であり、制御部10は停止モードにある。
Here, since it is assumed that the
この例では、セーフモード中に短絡が検出されるため、第2ゲート電極212に電圧が印加されてIGBT200がフルオンする前に停止に至る。IGBT200の飽和電流は、第1ゲート電極211およびゲート電極212ともに電圧が印加されている状態に較べて、第1ゲート電極211のみに印加されている状態のほうが小さくなる。このため、フィルタ時間内におけるIGBT200の消費電力を低減することができる。よって、IGBT200による発熱量を低減することができ、熱破壊を防止することができる。
In this example, since a short circuit is detected during the safe mode, a voltage is applied to the
<オン状態>
まず、図6を参照して、IGBT200がオン状態で動作中、短絡が発生しない状態について説明する。なお、短絡検出回路30の検出信号にパルスノイズが重畳した場合を仮定する。ここで、オン状態とは、第1ゲート電極211および第2ゲート電極212ともに電圧が印加されている状態であり、本実施形態ではフルオンの状態である。
<On state>
First, with reference to FIG. 6, a state in which a short circuit does not occur while the
図6に示す時刻t7以前において、IGBT200は、第1ゲート電極211および第2ゲート電極212の両方に電圧が印加されて、フルオンの状態で駆動している。そして、時刻t7において、検出信号にパルスノイズが重畳する。制御部10に検出信号が入力されると、制御部10はセーフモードに移行する。すなわち、制御部10は、第2ゲート電極212への電圧の印加を停止させるとともに、フィルタ時間のカウントを開始する。なお、前述のように、フィルタ時間のカウントの実現はその方法を問わない。ノーマルモードからセーフモードへの移行についても、第1ゲート電極211への電圧の印加のみで、定格電流を確保しているため、コレクタ電流の値は変化しない。
Before time t7 shown in FIG. 6, a voltage is applied to both the
パルスノイズの継続時間はフィルタ時間に較べて十分短時間であるからフィルタ時間として設定された時刻t7から時刻t8までの間、パルスノイズが継続することはない。したがって、制御部10は、負荷300が短絡状態にはないと判定し、時刻t8において、再びノーマルモードに移行して第2ゲート電極212に電圧を印加する。なお、時刻t7における検出信号にパルスノイズが重畳されてからセーフモードに移行する間に、別途上記のフィルタ時間より十分短いフィルタを設定してもよい。それにより、セーフモードとノーマルモードとの不要な切り替わりを防ぐことができる。
Since the duration of the pulse noise is sufficiently short compared to the filter time, the pulse noise does not continue from time t7 set as the filter time to time t8. Therefore, the
次いで、図7を参照して、オン状態において、負荷300に短絡が発生した場合の動作について説明する。
Next, with reference to FIG. 7, an operation in the case where a short circuit occurs in the
IGBT200がフルオンで動作中の時刻t9において、負荷300に短絡が発生したと仮定する。負荷300による電圧降下がなくなるため、IGBT200のコレクタ電極とエミッタ電極との間に電源電圧VCCが直接印加される。これにより、IGBT200のコレクタ電流は上昇を開始する。
It is assumed that a short circuit occurs in
コレクタ電流は閾値電流を超えて飽和電流を上限にして上昇する。コレクタ電流が閾値電流に到達した時刻t10において、短絡検出回路30は、制御部10に対して検出信号を出力する。制御部10は、検出信号の入力をトリガに、負荷300の短絡のおそれを考慮して第2ゲート電極212への電圧の印加をオフにする。すなわちノーマルモードからセーフモードに移行する。この例では、時刻t9での短絡発生を仮定しているので、コレクタ電流は閾値電流以上を維持するため、制御部10には検出信号が入力し続ける。制御部10は、この検出信号の入力が所定時間継続することを条件に、図7の時刻t11において短絡状態にあると判定し、第1ゲート電極211への電圧の印加を停止させる。時刻t11以降は、第1ゲート電極211および第2ゲート電極212ともにオフ状態であり、制御部10は停止モードに移行している。
The collector current rises above the threshold current and above the saturation current. At time t10 when the collector current reaches the threshold current, the short
この例では、ノーマルモード中に短絡が検出されるため、検出直後には第1ゲート電極211および第2ゲート電極212の両方に電圧が印加されている。しかしながら、コレクタ電流が閾値電流以上となってセーフモードに移行することによって、第2ゲート電極212への電圧の印加が解除される。IGBT200の飽和電流は、第1ゲート電極211およびゲート電極212ともに電圧が印加されている状態に較べて、第1ゲート電極211のみに印加されている状態のほうが小さくなる。このため、セーフモード時におけるIGBT200の消費電力を低減することができる。よって、IGBT200による発熱量を低減することができ、熱破壊を防止することができる。そして、セーフモード移行後に短絡状態にあると判定された場合には、そのままIGBT200がオフされ、駆動装置100による駆動は安全に停止される。
In this example, since a short circuit is detected in the normal mode, a voltage is applied to both the
<ターンオフ時>
IGBT200のターンオフについては、ノーマルモードの状態から、第1ゲート電極211および第2ゲート電極212への電圧の印加をオフする。電圧の印加のオフのタイミングとしては、第1ゲート電極211と第2ゲート電極212とを同期してオフしても良いし、互いにずらしてオフしてもよい。
<At turn-off>
For turn-off of the
次に、図8〜図18を参照して、本実施形態に係る駆動装置100の作用効果について説明する。図8に示すAは本実施形態におけるノーマルモードの特性を示し、Bはセーフモードの特性を示している。また、Cは、例えば特許文献3に記載の電圧クランプ方式での特性を示している。なお、図8は概略図であって各軸のスケールは厳密ではない。
Next, with reference to FIGS. 8-18, the effect of the
駆動装置100における制御部10は、IGBT200の動作モードとして、ノーマルモードとセーフモードとを有している。上記したように、本実施形態では、第1ゲート電極211のみに電圧が印加された状態がセーフモードであり、第1ゲート電極211および第2ゲート電極212ともに電圧が印加された状態がノーマルモードである。
負荷300の短絡発生時には、短絡が発生していない状態に比べてコレクタ−エミッタ間電圧が大きくなるため、図8に示すように、出力電流たるコレクタ電流は飽和した状態になる。この飽和電流は、セーフモードのほうがノーマルモードよりも小さくなるので、短絡発生時にIGBT200がセーフモードで駆動することによって、IGBT200の飽和電流が抑制され、IGBT200のコレクタ電流および発熱量を抑制することができる。そして、ノーマルモード時には、セーフモード時よりも大きな電流能力および低いオン電圧をもってIGBT200を駆動することができる。すなわち、ノーマルモード時には低オン電圧のため損失を抑制でき、セーフモード時には低い飽和電流によって短絡耐量を確保することができる。
At the time of occurrence of a short circuit of the
なお、図8のCに示す従来の構成のように、ゲート電極210に印加する電圧をフルオン時よりも小さい所定の電圧にクランプしても飽和電流を抑制できるが、2系統の電源回路を必要とするため回路規模が増大してしまう。一方、本実施形態のような構成では、電源回路を増設することなく、短絡時の飽和電流を抑制することができる。また、クランプ方式のみでは飽和電流の抑制が不十分である場合、例えば特許文献2の技術を組み合わせることで飽和電流の抑制を実現することができるが、その際にはオン電圧が犠牲になる。本実施形態における駆動装置100を採用すればこのような背反はない。
As in the conventional configuration shown in FIG. 8C, although the voltage applied to the
ところで、一般的に、スイッチング素子を駆動するドライブ回路では、出力段(図3にてスイッチS1〜S4で示す部分)として、スイッチング損失の低減を目的とした高速スイッチングのため、電流能力の比較的大きい出力段を要する。さらに、損失低減を目的として、ゲート電位Vgの温特調整回路やゲート電極210へ充放電する電流を定電流にする機能などをもたせている場合がある。これに対して、本実施形態のようにゲート電極210を複数に分割することにより、電流能力が比較的大きく、高機能な出力段を、先にターンオンするゲート電極210、すなわち第1ゲート電極211に関係する出力段のみにすることができる。また、前述にてターンオフ時において、第1ゲート電極211と第2ゲート電極212とをずらしてオフしても良い旨記載したが、このような構成においては、オフ側の出力段についても片方のみを、電流能力が比較的大きく高機能な出力段にすれば良くなる。
By the way, generally, in a drive circuit for driving a switching element, an output stage (portions shown by switches S1 to S4 in FIG. 3) has a relatively high current capability for high speed switching for the purpose of reducing switching loss. Requires a large output stage. Furthermore, in order to reduce the loss, there are cases where the temperature characteristic adjustment circuit of the gate potential Vg or the function of making the current for charging / discharging the gate electrode 210 a constant current may be provided. On the other hand, by dividing the
また、本実施形態のように、半導体基板290の主面290aが第1領域231と第2領域232とに分けられ、これらが略同一の面積の場合には、第1ゲート電極211への電圧の印加を制御するスイッチS1およびS2は、ゲート電極210が分割されていない態様に較べて半分の電流能力にすることができる。これにより、例えば、ドライバICの体格を小さくすることができる。
In addition, as in the present embodiment, when the
また、本実施形態におけるIGBT200は、コレクタ電流の電流経路となる領域として、第1領域231と第2領域232とを有している。第1領域231と第2領域232は互いに隣接してストライプ状に延設されているので、例えば第1領域231と第2領域232とが半導体基板290の主面290aを二分している場合に較べて、IGBT200の温度上昇を低減することができる。以下、図9〜図16を参照して具体的に説明する。
Further, the
発明者は、絶縁ゲートバイポーラトランジスタが半導体基板290に形成されて成るIGBT200について熱シミュレーションを実施した。シミュレーションは各領域231,232の並び方向への伝熱を計算する一次元シミュレーションである。
The inventor conducted a thermal simulation on an
図9は、ある一点に熱源が存在する場合の、所定時間経過後における温度変化ΔTの分布を示す図である。図9における破線は、主面290a上の位置に対するΔTを示している。図9に示すように、熱源から温度変化が生じる場所までの距離をWとする。この距離Wは熱源からの伝熱により温度上昇の影響を受ける距離であり、以降、伝熱距離Wという。なお、伝熱距離Wは半導体基板290を構成する物質の熱的な物性値に依存する。
FIG. 9 is a diagram showing the distribution of temperature change ΔT after a predetermined time has elapsed, when a heat source is present at a certain point. The broken line in FIG. 9 indicates ΔT with respect to the position on the
図10は、単位時間あたり所定の熱量を発する熱源が、半導体基板290の主面290aに一様に分布している場合の所定時間経過後における温度変化ΔTを、主面290a上の位置に対してプロットした図である。図10に示す破線は図9における破線と同義であり、主面290a上に存在する熱源による温度変化の重ね合わせが、主面290a全体の温度変化ΔTとなる。図10における実線は全体の温度変化ΔTを示している。本実施形態のように半導体基板290の主面290aが第1領域231と第2領域232とに分けられていない構造、すなわち従来の構成では、図10の実線に示す温度変化分布となる。
FIG. 10 shows the temperature change ΔT after the elapse of a predetermined time when the heat source emitting a predetermined amount of heat per unit time is uniformly distributed on the
図11は、IGBT200が上記した第1領域231および第2領域232を有し、第1ゲート電極211にのみ電圧が印加されて第1領域231が発熱している場合であって、L≧2Wを満たす場合の所定時間経過後における温度変化ΔTを示す図である。なお、すでに記載したように、第1領域231の延設方向に直交する方向(ゲート電極210の並び方向)の幅をLとし、並び方向における隣り合う第1領域231の離間距離をDとしている。また、本実施形態ではD=Lであるが、以下、IGBT200が第1領域231および第2領域232を有することによる作用効果を説明するために、D=L以外の形態についても説明する。
FIG. 11 shows the case where the
図11に示すように、L≧2Wの条件では、ΔTのピークが図10の条件と同等の値を示している。すなわち、IGBT200が上記した第1領域231および第2領域232を有している場合であっても、温度上昇の観点では従来と同等である。なお、伝熱距離Wは半導体基板290の体格に対して十分小さいから、L≧2Wの条件とは、例えば、第1領域231と第2領域232とが半導体基板290の主面290aを二分している状態である。
As shown in FIG. 11, under the condition of L ≧ 2 W, the peak of ΔT shows the same value as the condition of FIG. That is, even in the case where the
図12は、図11に対してD/L比を大きくし、L<2Wを満たす場合の所定時間経過後における温度変化ΔTを示す図である。この条件では、熱源となる第1領域231の幅Lが図11の条件に対して小さくなっているため、熱源による温度変化の重ね合わせによるピークは図11に示す条件よりも小さくなる。つまり、第1領域231と第2領域232とが半導体基板290の主面290aを二分している場合に較べて、IGBT200の温度上昇を低減することができる。なお、図12の温度変化分布は、D>W−L/2なる関係を満たす条件における分布である。
FIG. 12 is a diagram showing a temperature change ΔT after a predetermined time when the D / L ratio is larger than that in FIG. 11 and L <2W is satisfied. Under this condition, since the width L of the
セーフモード時など、第1ゲート電極211のみに電圧が印加されている状態でも、十分なコレクタ電流を確保するためには、主面290aに占める第1領域231の割合は、できる限り大きいことが好ましい。換言すれば、L<2Wを満たしつつ、Dを小さくすることが好ましい。図13は、L<2W、且つ、D>W−L/2を満たしたまま、図12の条件からDを小さくした場合の所定時間経過後における温度変化ΔTを示す図である。D>W−L/2を満たしているため、隣り合う第1領域231から伝熱することがなく、温度変化ΔTのピークの値は図12における条件と同等となっている。
Even in a state where a voltage is applied only to the
図14は、図13の条件から更にDを小さくし、D≦W−L/2を満たす条件の所定時間経過後における温度変化ΔTを示す図である。図13における寸法の条件であるD>W−L/2を満たさないため、ある第1領域231には、隣り合う第1領域231からの伝熱が到達して熱干渉する。このため、温度変化ΔTのピークの値は、図13の条件に比べて大きくなる。しかしながら、L<2Wを満たしているので、第1領域231と第2領域232とが半導体基板290の主面290aを二分している場合に較べて、IGBT200の温度上昇を低減できる状態にある。さらに、図13の条件に較べて、D/Lを小さくできているので、第1ゲート電極211のみに電圧が印加されている状態でも、定格となるコレクタ電流をより小さなチップ面積でも確保することができる。なお、図14の条件に較べて温度上昇を抑制する要求がある場合には、Lを小さく設計すればよい。図15は、図14の条件からLを小さくした条件における温度変化ΔTを示す図である。図15に示すように、第1領域231の幅Lを小さくすることにより、温度変化ΔTのピークの値を、図14の条件に較べて小さくすることができる。
FIG. 14 is a diagram showing a temperature change ΔT after a predetermined time elapses of the condition satisfying D ≦ W−L / 2 by further reducing D from the condition of FIG. Since D> W−L / 2, which is a condition of dimensions in FIG. 13, is not satisfied, the heat transfer from the adjacent
上記した、L、DおよびWの寸法に関する各条件におけるシミュレーションの結果について、図16を参照して総合して説明する。図16は、横軸をL、縦軸をDとし、図11〜図15に示したシミュレーション結果を得たLおよびDの寸法条件をプロットした図である。図16に示すa〜eの各点は、それぞれ図11〜図15に示したシミュレーション結果を得たLおよびDの寸法条件である。 The simulation results under the respective conditions regarding the dimensions of L, D and W described above will be comprehensively described with reference to FIG. FIG. 16 is a diagram in which the horizontal axis is L and the vertical axis is D, and the dimension conditions of L and D obtained by the simulation results shown in FIGS. 11 to 15 are plotted. Each point of a to e illustrated in FIG. 16 is a dimension condition of L and D from which the simulation result illustrated in FIGS. 11 to 15 is obtained.
L≧2Wで規定される領域Iでは、ΔTは、LおよびDに依存せず、一様に発熱する従来技術でのΔTと同等になる。L<2W、且つ、D>W−L/2で規定される領域IIでは、Lが小さくなるほどΔTが低下するが、Dには依存しない。D≦W−L/2で規定される領域IIIでは、Lが小さくなるほどΔTが低下するが、Dが小さくなるとΔTは増加する。つまり、L、DおよびWの寸法を、領域IIおよび領域IIIに係る条件とすることにより、IGBT200の温度上昇を低下させることができる。さらに言えば、L、DおよびWの寸法を領域IIIに係る条件とすることにより、セーフモード時など、第1ゲート電極211のみに電圧が印加されている状態でも、十分なコレクタ電流をより小さなチップ面積で確保できるようにしつつ、IGBT200の温度上昇を抑制することができる。
In region I defined by L ≧ 2 W, ΔT does not depend on L and D, and becomes equal to ΔT in the prior art that generates heat uniformly. In the region II defined by L <2W and D> W−L / 2, ΔT decreases as L decreases, but does not depend on D. In the region III defined by D ≦ W−L / 2, ΔT decreases as L decreases, but ΔT increases as D decreases. That is, the temperature rise of
続いて、図17および図18を参照して、伝熱距離Wについて検討する。 Subsequently, the heat transfer distance W will be examined with reference to FIGS. 17 and 18.
図17は、シリコンを主成分とする半導体基板290を用い、第1ゲート電極211にのみ電圧を印加した場合におけるシミュレーションの結果である。なお、横軸をストライプ幅a(=L=D)とし、縦軸を最も温度が上昇する箇所、つまり第1領域231の中心の箇所における温度変化ΔTとしている。プロットの系列は第1ゲート電極211への電圧印加からの経過時間tである。また、短絡が発生してから保護機能が動作するまでに一般的に必要となるとされる5μsにてプロットしている。なお、縦軸は、a=1000μm、t=5μsのときの温度変化ΔTの大きさを1として規格化されている。図17によれば、ストライプ幅aは、より小さいほうがIGBT200の温度上昇を抑制することができるが、a=200μmを下回るまでは、温度変化ΔTの変動はほぼ無い。図10〜図12に基づいて上記したように、Lが2Wを下回るまではΔTに変化がないことを鑑みると、シリコンにおける伝熱距離Wは略100μmである。
FIG. 17 shows the result of simulation in the case where a voltage is applied only to the
図18は、シリコンカーバイド(SiC)を主成分とする半導体基板290を用い、第1ゲート電極211にのみ電圧を印加した場合におけるシミュレーションの結果である。縦軸と横軸の取り方は図17に準ずる。図18によれば、半導体基板290の主成分がシリコンの場合の結果と、主成分がSiCの場合の結果とは、プロットの形状が互いに略相似形となっている。換言すれば、主成分がSiCの場合の結果を示すプロットを横軸方向に拡大あるいは縮小すると、主成分がシリコンの場合の結果と略一致する。横軸方向への拡大率あるいは縮小率は、半導体基板290を構成する物質の熱的な物性値に依存する。具体的には、数式1により表される係数rが横軸方向への拡大率の因子となる。
ここで、cは比熱、ρは密度、kは熱伝導率を示している。図17に示したように、半導体基板290を構成する主な物質がシリコンである場合は伝熱距離Wが略100μmであるから、シリコンにおける比熱、密度および熱伝導率をそれぞれcSi、ρSi、kSiとすると、一般の物質における伝熱距離Wは、数式2により表すことができる。例えば、半導体基板290がSiCを主成分として構成されている場合、数式2により求められる伝熱距離Wは略158μmとなる。
また、本実施形態のようにL=Dの関係を満足するようにすると良い。本実施形態では、第1ゲート電極211と第2ゲート電極212が互いに略等価に形成されているため、第1領域231と第2領域232は互いに略等価であり、L=Dを満たす。このような構成では、第1ゲート電極211と第2ゲート電極212が互いに略等価に形成されているため、その製造工程を簡素化することができる。
Further, it is preferable to satisfy the relationship of L = D as in the present embodiment. In the present embodiment, since the
(変形例1)
上記した実施形態では、図3に示したように、第1領域231と第2領域232とがL=Dを満たしつつ一方向に延びて形成される形態を例示した。しかしながら、上記形態に限定されない。
(Modification 1)
In the embodiment described above, as illustrated in FIG. 3, the
第1領域231の幅、および、第1領域231の離間距離Dは、すべての第1領域231について一定である必要はない。例えば図19に示すように、主面290a上のうち、一部の区画では相対的にDが大きく設定されていても良いし、また、別の区画では相対的にLが小さく設定されていても良い。
The width of the
また、図20に示すように、第1領域231と第2領域232とが繰り返し形成される構造が複数形成されるようになっていても良い。
Further, as shown in FIG. 20, a plurality of structures in which the
また、第1領域231および第2領域232が形成するストライプ形状は、すべての第1領域231および第2領域232について、唯一つの方向を向いている必要はない。例えば図21に示すように、主面290a上のうち、一部の区画と、別の区画とで、ストライプの向く方向が直交するようになっていても良い。このような場合、両区画の境界において、ノーマルモードおよびセーフモードいずれでも通電され発熱量が相対的に大きい第1領域231が互いに隣り合わないようにすると良い。これにより、両区画の境界における温度上昇を抑制することができる。
In addition, the stripe shape formed by the
なお、第1領域231および第2領域232がストライプ状に形成されるとは、領域231,232の長手方向において互いに繰り返し並んでいる場合も含む。
The formation of the
(第2実施形態)
第1実施形態における第2オフ側回路は、第2ドライブ回路22のスイッチS4に相当していた。これに対して、本実施形態における第2ドライブ回路22は、図22に示すように、第2オフ側回路23として、スイッチS4に加えて第2ソフト遮断回路24を有している。この第2ソフト遮断回路24は、第2ゲート電極212に対して抵抗器R3と並列に接続されている。第2ソフト遮断回路24は、抵抗器R5とスイッチS5を有し、これらは第2ゲート電極212と基準電位VSSとの間で直列に接続されている。なお、スイッチS5は、短絡検出回路30によって検出信号が入力された場合にオンされる。
Second Embodiment
The second off-side circuit in the first embodiment corresponds to the switch S4 of the
第2ソフト遮断回路24の動作について、IGBT200がオン状態において短絡が検出された場合を例に、図23を参照して以下説明する。
The operation of the second
図23に示すように、IGBT200がフルオンで動作中の時刻t13において、負荷300に短絡が発生したと仮定する。IGBT200のコレクタ電極とエミッタ電極との間に電源電圧VCCが直接印加され、IGBT200のコレクタ電流は上昇を開始する。
As shown in FIG. 23, it is assumed that a short circuit occurs in
コレクタ電流は閾値電流を超えて飽和電流を上限に上昇する。コレクタ電流が閾値電流に到達した時刻t14において、短絡検出回路30は、制御部10に対して検出信号を出力する。制御部10は、検出信号の入力をトリガに、負荷300の短絡のおそれを考慮して第2ゲート電極212への電圧の印加をオフにする。すなわちノーマルモードからセーフモードに移行する。
The collector current exceeds the threshold current and rises to the upper limit of the saturation current. At time t14 when the collector current reaches the threshold current, the short
ところで、ノーマルモードからセーフモードへの移行の際に、第2ソフト遮断回路24が無い構成では、スイッチS3のオフと略同時にスイッチS4をオンすることによって、抵抗器R3を経由して第2ゲート電極212の電荷を引き抜く。一方、本実施形態のように、第2オフ側回路23が第2ソフト遮断回路24を有している形態では、図13に示すように、制御部10はスイッチS4をオフのまま維持する。そして、スイッチS4に替えて、スイッチS5が検出信号の入力によってオンされる。これにより、第2ゲート電極212に蓄積されていた電荷は、抵抗器R5を経由して基準電位VSS側に抜ける。
By the way, at the time of transition from the normal mode to the safe mode, in the configuration without the second
この例では、時刻t13での短絡発生を仮定しているので、コレクタ電流は閾値電流以上を維持する。このため、制御部10には検出信号が入力し続ける。制御部10は、この検出信号の入力が所定時間継続することを条件に、時刻t15において負荷300が短絡状態にあると判定し、第1ゲート電極211への電圧の印加を停止させる。時刻t15以降は、第1ゲート電極211および第2ゲート電極212ともにオフ状態であり、制御部10は停止モードに移行している。
In this example, the occurrence of a short circuit at time t13 is assumed, so the collector current is maintained at or above the threshold current. Therefore, the detection signal continues to be input to the
本実施形態における駆動装置100による作用効果を以下説明する。
The operation and effect of the
ノーマルモード時に短絡が発生し、且つ、コレクタ電流の上昇が速い場合には、セーフモードへの移行前に過電流が流れる。その後、セーフモードへの移行のために第2ゲート電極212への電圧の印加をオフにするが、そのオフスピードが速過ぎるとコレクタ電流が急激に減少して、負荷300による誘導起電力に起因して過大なサージが発生してしまう虞がある。
When a short circuit occurs in the normal mode and the rise of the collector current is fast, an overcurrent flows before the transition to the safe mode. Thereafter, application of a voltage to the
本実施形態における駆動装置100は、第2ドライブ回路22が第2ソフト遮断回路24を有しているから、抵抗器R5の抵抗値を適切に設定することにより、第2ゲート電極212に印加される電圧のスルーレートを大きくすることができ、過大なサージを抑制することができる。
In the
なお、第2ソフト遮断回路24を経由する電荷の引き抜きは、負荷300の短絡時にのみ実施し、通常のターンオフ動作ではスイッチS4を介して電荷を引き抜くようにすると良い。これによれば、短絡時の電圧のスルーレートは抵抗器R5の抵抗値のみに依存し、抵抗器R3の抵抗値は独立で設定することができる。換言すれば、ノーマルモードとセーフモードとの相互の移行スピードと、短絡時におけるノーマルモードからセーフモードへの移行スピードとを独立に設定することができる。すなわち、ノーマルモードとセーフモードとの相互の移行スピードを犠牲にすることなく、大きな電流変化によるサージを抑制することができる。
It should be noted that the charge extraction via the second
(第3実施形態)
第1実施形態および第2実施形態における第1オフ側回路は、第1ドライブ回路21のスイッチS2に相当していた。これに対して、本実施形態における第1ドライブ回路21は、図24に示すように、第1オフ側回路25として、スイッチS2に加えて第1ソフト遮断回路26を有している。この第1ソフト遮断回路26は、第1ゲート電極211に対して抵抗器R2と並列に接続されている。第1ソフト遮断回路26は、抵抗器R6とスイッチS6を有し、これらは第1ゲート電極211と基準電位VSSとの間で直列に接続されている。なお、スイッチS6は、短絡検出回路30によって検出信号が入力された場合にオンされる。
Third Embodiment
The first off-side circuit in the first embodiment and the second embodiment corresponds to the switch S2 of the
第1ソフト遮断回路26の動作について、IGBT200がオン状態において短絡が検出された場合を例に、図25を参照して以下説明する。
The operation of the first
図25に示すように、IGBT200がフルオンで動作中の時刻t17において、負荷300に短絡が発生したと仮定する。IGBT200のコレクタ電極とエミッタ電極との間に電源電圧VCCが直接印加され、IGBT200のコレクタ電流は上昇を開始する。
As shown in FIG. 25, it is assumed that a short circuit occurs in
コレクタ電流は閾値電流を超えて飽和電流に到達する。コレクタ電流が閾値電流に到達した時刻t18において、短絡検出回路30は、制御部10に対して検出信号を出力する。制御部10は、検出信号の入力をトリガに、負荷300の短絡のおそれを考慮して第2ゲート電極212への電圧の印加をオフにする。すなわちノーマルモードからセーフモードに移行する。制御部10はスイッチS3のオフと略同時にスイッチS4をオンする。これにより第2ゲート電極212の電荷を引き抜く。
The collector current exceeds the threshold current to reach the saturation current. At time t18 when the collector current reaches the threshold current, the short
この例では、時刻t17での短絡発生を仮定しているので、コレクタ電流は飽和領域を維持する。このため、制御部10には検出信号が入力し続ける。制御部10は、この検出信号の入力が所定時間継続することを条件に、時刻t19において負荷300が短絡状態にあると判定し、第1ゲート電極211への電圧の印加を停止させる。すなわち、停止モードに移行する。
In this example, the occurrence of a short circuit at time t17 is assumed, so the collector current maintains a saturation region. Therefore, the detection signal continues to be input to the
ところで、セーフモードから停止モードへの移行の際に、第1ソフト遮断回路26が無い構成では、スイッチS1のオフと略同時にスイッチS2をオンすることによって、抵抗器R2を経由して第1ゲート電極211の電荷を引き抜く。一方、本実施形態のように、第1オフ側回路25が第1ソフト遮断回路26を有している形態では、図15に示すように、制御部10はスイッチS2をオフのまま維持する。そして、スイッチS2に替えて、スイッチS6が検出信号の入力によってオンされる。これにより、第1ゲート電極211に蓄積されていた電荷は、抵抗器R6を経由して基準電位VSS側に抜ける。
By the way, at the time of transition from the safe mode to the stop mode, in the configuration without the first
そして、時刻t19以降は、第1ゲート電極211および第2ゲート電極212ともにオフ状態であり、制御部10は停止モードに移行した状態である。
Then, after time t19, both the
本実施形態における駆動装置100による作用効果を以下説明する。
The operation and effect of the
本実施形態における駆動装置100は、第1ドライブ回路21が第1ソフト遮断回路26を有しているから、抵抗器R6の抵抗値を適切に設定することにより、第1ゲート電極211に印加される電圧のスルーレートを大きくすることができ、過大なサージを抑制することができる。
In the
なお、第1ソフト遮断回路26を経由する電荷の引き抜きは、負荷300の短絡時にのみ実施し、通常のターンオフ動作ではスイッチS2を介して電荷を引き抜くようにすると良い。これによれば、短絡時の電圧のスルーレートは抵抗器R6の抵抗値のみに依存し、抵抗器R2の抵抗値は独立で設定することができる。換言すれば、短絡が発生していない通常駆動時のターンオフスピードと、短絡時におけるターンオフスピードとを独立に設定することができる。よって、短絡時には大きな電流変化によるサージを抑制することができる。
It is preferable that the charge extraction via the first
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
(Other embodiments)
The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments and can be variously modified and implemented without departing from the spirit of the present invention.
例えば、図26に示すように、上記した各実施形態におけるドライブ回路20に、クランプ回路などの電圧調整回路27が構築されていても良い。電圧調整回路27は、短絡発生時に、ゲート電極210への印加電圧を通常駆動時よりも低く抑制する。制御部10によるセーフモードと、電圧調整回路27によるゲート電圧の調整によって、上記した各実施形態に較べて、短絡時の飽和電流をさらに抑制できる。なお、図26においては、電圧調整回路27がセーフモードにおいても電圧が印加される第1ゲート電極211のみに接続された例を示したが、第1ゲート電極211および第2ゲート電極212の両方に接続される構成であっても良い。
For example, as shown in FIG. 26, a
また、第1領域231および第2領域232における有効領域について、その面積が適切に設定されることが好ましい。ここで、有効領域とは、ゲート電極210に電圧が印加されることによってキャリアの注入源となる部分であり、エミッタ領域に相当する。
Moreover, it is preferable that the area of the effective area in the
半導体基板290の主面290aを正面視したとき、第1領域231における有効領域の面積割合をα1、第2領域232における有効領域の面積割合をα2とし、主面290aにおける絶縁ゲートバイポーラトランジスタとして機能する領域に占める第1領域231の面積割合をβとする。つまり、第1領域の有効領域の面積割合は、主面290aにおける絶縁ゲートバイポーラトランジスタとして機能する領域に対してα1×βであり、第1領域の有効領域の面積割合はα2×(1−β)である。
When the
一般に、飽和電流は有効領域の面積に対して単調増加し、オン電圧は有効領域の面積に対して単調減少する。セーフモードにおいては定格電流以上の電流を流すことが必要であるとともに、短絡耐量の確保のために。所定の電流値よりも小さくする必要がある。すなわち、α1×βは、接続される負荷300を含めたシステム全体の要件や規格などの仕様によって定まる。
In general, the saturation current monotonously increases with respect to the area of the effective area, and the on voltage monotonously decreases with respect to the area of the effective area. In the safe mode, it is necessary to flow a current equal to or higher than the rated current, and for securing short circuit withstand voltage. It is necessary to make it smaller than a predetermined current value. That is, α1 × β is determined by the requirements of the entire system including the connected
一方、ノーマルモードにおいてはオン電圧をできるだけ小さくすることが損失の低減につながるから、有効領域の占める面積割合であるα1×β+α2×(1−β)は、できるだけ大きい値となることが好ましい。第1項のα1×βは前述のようにシステムの仕様により決定されるので、第2項を大きくすることが求められる。例えば、短絡耐量に関わらないα2については最大値であるα2=1を採用し、定格電流および短絡耐量による制限を守りつつ、α1>βを満たすようにすることにより、α1×β+α2×(1−β)をできるだけ大きく設定することができる。その結果、低オン電圧を実現しつつ短絡耐量を確保することができる。 On the other hand, in the normal mode, it is preferable that the ratio of the area occupied by the effective region, α1 × β + α2 × (1−β), be as large as possible, since decreasing the on-state voltage as much as possible leads to reduction of the loss. Since the first term α1 × β is determined by the specification of the system as described above, it is required to make the second term larger. For example, the maximum value α2 = 1 is adopted for α2 not related to the short circuit withstand capacity, and α1> β is satisfied by satisfying the restrictions of the rated current and the short circuit capacity while satisfying α1 × β + α2 × (1− β) can be set as large as possible. As a result, it is possible to secure a short circuit withstand voltage while achieving a low on-state voltage.
また、上記した各実施形態および変形例では、抵抗器R1,R3を介するものの、共通のゲート電位Vgが第1ゲート電極211と第2ゲート電極212とに印加される例について説明した。しかしながら、第1ゲート電極211と第2ゲート電極212とに、それぞれ別系統の電源が用意されても良い。
Further, in each of the embodiments and the modifications described above, the example in which the common gate potential Vg is applied to the
例えば、ターンオフに供されるゲート電極210に負電圧を印加するように構成することにより、当該ゲート電極210の絶縁膜に隣接した領域に蓄積層が形成されるため、キャリアをエミッタ電極から排出しやすくすることができる。
For example, by applying a negative voltage to the
また、上記した各実施形態および変形例において説明した閾値電流について、ノーマルモード時における第1閾値と、セーフモード時における第2閾値とを用意し、第1閾値と第2閾値とに互いに異なる値が設定されることが好ましい。 In addition, for the threshold current described in each of the embodiments and modifications described above, a first threshold in the normal mode and a second threshold in the safe mode are prepared, and different values are used for the first threshold and the second threshold. It is preferable to set.
具体的には、ノーマルモード時における第1閾値を、セーフモード時における第2閾値よりも大きく設定する。ノーマルモード時は、セーフモード時に比べて電流能力が大きく、短絡時における飽和電流が大きくなる。第1閾値を第2閾値よりも大きく設定することにより、ノーマルモード時における短絡の検出とともに、ノイズマージンを確保することができる。 Specifically, the first threshold in the normal mode is set larger than the second threshold in the safe mode. In the normal mode, the current capability is larger than in the safe mode, and the saturation current at the short circuit time is larger. By setting the first threshold to be larger than the second threshold, it is possible to secure a noise margin as well as detect a short circuit in the normal mode.
さて、上記した各実施形態および変形例では、短絡検出回路30が接続されるセンスエミッタ端子について簡易的に説明した。具体的には、IGBT200は、図27に示すように、出力電流を取り出すメインセル200aとセンスエミッタ端子を有してセンス電流を取り出すセンスセル200bとを有している。
Now, in each of the embodiments and the modifications described above, the sense emitter terminal to which the short
メインセル200aはゲート電極210として第1ゲート電極211aと第2ゲート電極212aとを有し、センスセル200bはゲート電極210として第1ゲート電極211bと第2ゲート電極212bとを有している。センスセル200b側で分割されたこれらゲート電極211b,212bが、特許請求の範囲に記載のセンスセル側分割電極に相当する。そして、第1ゲート電極211a,211bは第1ドライブ回路21に接続されている。第2ゲート電極212a,212bは第2ドライブ回路22に接続されている。
The
第1ドライブ回路21あるいは第2ドライブ回路22からゲート電極210に対して電圧が出力されると、メインセル200aを出力電流たるコレクタ電流が流れるとともに、センスセル200bをセンス電流が流れる。センス電流は出力電流と相関関係を有している。短絡検出回路30のうちシャント抵抗器R4はセンスセル200bと基準電位VSSとの間に接続されている。短絡検出回路30は、センスセル200bから出力されるセンス電流をシャント抵抗器R4により電圧に変換して短絡を検出するようになっている。
When a voltage is outputted from the
センスセル200bは、ゲート電極210として、必ずしも第1ゲート電極211bと第2ゲート電極212bと、の2つを有している必要はない。図28に示すように、センスセル200bはひとつのゲート電極210、例えば、第1ゲート電極211bのみにより構成されていても良い。ただし、センスセル200bのゲート電極210には、ノーマルモードおよびセーフモードの両方で電圧が印加されるようになっていなければならない。これによれば、ノーマルモードとセーフモードとの切り替え時においてセンス電流の変動が生じないので、安定したセンス電流の検出を行うことができる。なお、図27および図28に示す短絡検出回路30では、減算回路31よりも下流側の回路図を省略している。
The
また、上記した各実施形態および変形例では、IGBT200のゲート電極210が2つの分割電極に分割される例を示したが、分割数は3以上でもよい。図29は、ゲート電極210が、分割電極として、第1ゲート電極211、第2ゲート電極212、第3ゲート電極(第3ゲート電極は図示していない)、の3つに分割され、それぞれに電圧が印加されることによって出力電流が流れる第1領域231,第2領域232,第3領域233が形成される例を示している。
Moreover, although the example which the
この例では、第1領域231,第2領域232,第3領域233がこの順で並んで繰り返し形成されており、ストライプ状を成している。この例においても、セーフモード時には第1ゲート電極211のみに電圧が印加されるとすれば、特許請求の範囲に記載の離間距離Dとは、第2領域232と第3領域233の幅の合計値に相当する。
In this example, the
このような形態では、例えば、セーフモード時に第1ゲート電極211に電圧を印加し、ノーマルモード時に第1ゲート電極211に加えて第2ゲート電極212に電圧を印加するようにすることもできるし、ノーマルモード時に第1ゲート電極211に加えて第3ゲート電極に電圧を印加するようにすることもできる。さらには、ノーマルモード時に第1ゲート電極211に加えて第2ゲート電極212および第3ゲート電極に電圧を印加するようにすることもできる。また、セーフモード時において第1ゲート電極211に加えて、第2ゲート電極212および第3ゲート電極のいずれか一方に電圧を印加するように構成することもできる。各モードにおいて電圧を印加するゲート電極210の組み合わせは任意であり、負荷300を駆動するための定格電流や短絡時の飽和電流の仕様に合わせた組み合わせを選択することができる。例えば、負荷300に流す電流は、指令値以上の電流定格は不要なので、指令値に合わせて、セーフモードで駆動する領域を可変にする方式が有効となる。または、短絡時の電力は電源電圧VCCに依存するので、この電圧が高い場合には、セーフモード時に電流が流れる領域の面積を小さくするという方式も有効である。
In such a mode, for example, a voltage can be applied to the
上記した各実施形態および変形例では、スイッチング素子としてIGBT200を例に記載したが、スイッチング素子は絶縁ゲートバイポーラトランジスタに限定されない。例えば、MOSFETやバイポーラトランジスタ、そのほか一般的に知られた素子を採用することもできる。なお、MOSFETを採用する場合、上記各実施形態および変形例の記載におけるコレクタをドレインに言い換え、エミッタをソースに言い換えればよいし、バイポーラトランジスタを採用する場合は、ゲートをベースに言い換えればよい。 In each embodiment and modification which were mentioned above, although IGBT200 was described as an example as a switching element, a switching element is not limited to an insulated gate bipolar transistor. For example, MOSFETs, bipolar transistors, and other generally known elements can be employed. When a MOSFET is employed, the collector in the description of each of the embodiments and the modifications may be paraphrased as a drain and the emitter may be rephrased as a source. When a bipolar transistor is employed, it may be paraphrased as a gate.
また、上記した各実施形態および変形例では、図1に示すように、一つのスイッチング素子で負荷300を駆動する方式を例に記載したが、スイッチング素子複数で上下アームを構成する方式を採用することもできる。
In each of the above-described embodiments and modifications, as shown in FIG. 1, the method of driving the
また、上記した各実施形態および変形例では、負荷300の短絡を検出するための短絡検出回路30がセンスエミッタ端子に接続される例を示したが、必ずしもセンスエミッタ端子、換言すればセンスセル200bを介して検出する必要はない。例えば、メインセル200aの出力端子に短絡検出回路30を構築しても良い。短絡検出回路30の例としては、シャント抵抗器を挿入する方式や、電流センサを挿入する方式を採用することができる。その他、IGBT200のコレクタ−エミッタ間電圧Vceやその時間変化dVce/dtに基づいて短絡を検出しても良い。この場合、IGBT200のオン時に、Vce=VCCとなれば短絡と判定することができる。また、ゲート電極210の電位Vgeを検出し、ミラー期間の有無に基づいて短絡を検出するようにしても良い。
In each embodiment and modification described above, the
なお、上記の説明では、短絡として、負荷300の短絡について説明したが、本発明は、負荷短絡に限らず、ダイオード400のショートによるアーム短絡など、スイッチング素子に流れる電流が著しく増加するすべての短絡モードに適用することができる。
In the above description, although a short circuit has been described as a short circuit in
100・・・駆動装置,10・・・制御部,20・・・ドライブ回路,30短絡検出回路,200・・・IGBT(スイッチング素子),210・・・ゲート電極,211・・・第1ゲート電極(第1電極),212・・・第2ゲート電極(第2電極)300・・・負荷
DESCRIPTION OF
本発明は、パワースイッチング素子の制御電極を分割した分割電極の1つのみに電圧を印加した際の、半導体基板の温度上昇を抑制することが可能な、パワースイッチング素子の駆動装置を提供することを目的とする。 The present invention provides a drive device of a power switching element capable of suppressing the temperature rise of the semiconductor substrate when a voltage is applied to only one of the divided electrodes obtained by dividing the control electrode of the power switching element. With the goal.
上記目的を達成するために、本発明は、電圧が印加されることによって負荷へ供給する出力電流を制御する制御電極(210)を有するパワースイッチング素子(200)、を駆動する駆動装置であって、
制御電極への電圧印加のタイミングを制御する制御部(10)を備え、
制御電極は、第1電極(211)および第2電極(212)を含む2つ以上の分割電極に分割され、
制御部は、2つ以上の前記分割電極のうち、第1電極のみに電圧を印加するタイミングと、第1電極と第2電極との両方に電圧を印加するタイミングとを有し、
分割電極は、パワースイッチング素子が形成された半導体基板(290)の深さ方向に直交する主面(290a)の少なくとも一部において、深さ方向に直交する所定の方向に延設され、
主面を正面視した場合に、主面は、前記第1電極に電圧が印加されることによって出力電流が流れる第1領域(231)と、前記第2電極に電圧が印加されることによって出力電流が流れる第2領域(232)と、を有し、
第1領域および第2領域は、分割電極の延設方向に沿ってストライプ状に形成され、
第1電極は、延設方向に直交する並び方向において、
半導体基板を構成する物質の比熱をc、密度をρ、熱伝導率をkとし、シリコンの比熱をcSi、密度をρSi、熱伝導率をkSiとするとき、数式3により規定される伝熱距離Wと、第1領域の幅Lと、の間にL<2Wの関係を満たすように形成されることを特徴とする。
A control unit (10) for controlling the timing of voltage application to the control electrode;
The control electrode is divided into two or more split electrodes including a first electrode (211) and a second electrode (212),
The control unit has a timing of applying a voltage only to the first electrode among the two or more divided electrodes, and a timing of applying a voltage to both the first electrode and the second electrode,
The divided electrodes are extended in a predetermined direction orthogonal to the depth direction on at least a part of the main surface (290a) orthogonal to the depth direction of the semiconductor substrate (290) on which the power switching element is formed,
When the main surface is viewed from the front, the main surface is output by applying a voltage to the first region (231) through which an output current flows when the voltage is applied to the first electrode, and an output when the voltage is applied to the second electrode A second region (232) through which current flows;
The first region and the second region are formed in a stripe shape along the extension direction of the divided electrodes,
The first electrodes are arranged in a direction perpendicular to the extending direction,
Assuming that the specific heat of the material constituting the semiconductor substrate is c, the density is ρ, the thermal conductivity is k, the specific heat of silicon is cSi, the density is SiSi, and the thermal conductivity is kSi It is characterized in that it is formed to satisfy the relationship of L <2W between W and the width L of the first region.
上記のように、第1電極のみに電圧が印加されたときに熱源となる第1領域(231)の幅Lが、L<2Wの関係を満たすことで、半導体基板の温度上昇を抑制することが可能になる。As described above, by suppressing the temperature rise of the semiconductor substrate, the width L of the first region (231) serving as a heat source when a voltage is applied only to the first electrode satisfies the relationship of L <2W. Becomes possible.
Claims (12)
前記制御電極への電圧印加のタイミングを制御する制御部(10)を備え、
前記制御電極は、第1電極(211)および第2電極(212)を含む2つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第1電極および前記第2電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第1電極および前記第2電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
前記分割電極は、前記パワースイッチング素子が形成された半導体基板(290)の深さ方向に直交する主面(290a)の少なくとも一部において、前記深さ方向に直交する所定の方向に延設され、
前記主面を正面視した場合に、前記主面は、前記第1電極に電圧が印加されることによって出力電流が流れる第1領域(231)と、前記第2電極に電圧が印加されることによって出力電流が流れる第2領域(232)と、を有し、
前記第1領域および前記第2領域は、前記分割電極の延設方向に沿ってストライプ状に形成され、
前記制御部は、前記セーフモードにおいて前記第1電極に電圧を印加して前記パワースイッチング素子を駆動し、
前記第1電極は、前記延設方向に直交する並び方向において、
前記半導体基板を構成する物質の比熱をc、密度をρ、熱伝導率をkとし、シリコンの比熱をcSi、密度をρSi、熱伝導率をkSiとするとき、数式3により規定される伝熱距離Wと、前記第1領域の幅Lと、の間にL<2Wの関係を満たすように形成されることを特徴とする駆動装置。
A control unit (10) for controlling the timing of voltage application to the control electrode;
The control electrode is divided into two or more divided electrodes including a first electrode (211) and a second electrode (212),
The control unit
Driving the power switching element in a safe mode in which a voltage is applied to one of the first electrode and the second electrode in a short circuit detection period for detecting a short circuit of the load;
Driving the power switching element in a normal mode in which a voltage is applied to both the first electrode and the second electrode in a normal driving period for normally driving the load;
The divided electrodes are extended in a predetermined direction orthogonal to the depth direction on at least a part of the main surface (290a) orthogonal to the depth direction of the semiconductor substrate (290) on which the power switching element is formed. ,
When the main surface is viewed from the front, a voltage is applied to the first electrode (231) through which an output current flows when the voltage is applied to the first electrode, and a voltage is applied to the second electrode on the main surface. And a second region (232) through which the output current flows.
The first region and the second region are formed in a stripe shape along the extension direction of the divided electrodes.
The control unit applies a voltage to the first electrode in the safe mode to drive the power switching element.
The first electrodes are arranged in a direction perpendicular to the extending direction,
Assuming that the specific heat of the material constituting the semiconductor substrate is c, the density is ρ, the thermal conductivity is k, the specific heat of silicon is cSi, the density is SiSi, and the thermal conductivity is kSi, The driving device is characterized in that a relationship of L <2W is satisfied between the distance W and the width L of the first region.
前記制御電極への電圧印加のタイミングを制御する制御部(10)を備え、
前記制御電極は、第1電極(211)および第2電極(212)を含む2つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第1電極および前記第2電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第1電極および前記第2電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
さらに、前記第1電極に電圧を印加する第1ドライブ回路(21)と、前記第2電極に電圧を印加する第2ドライブ回路(22)と、
前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路(30)と、を備え、
前記第1ドライブ回路は、前記第1電極への電圧の印加をオンするための第1オン側回路(S1)と、前記第1電極への電圧の印加をオフするための第1オフ側回路(S2,25)と、を有し、
前記第2ドライブ回路は、前記第2電極への電圧の印加をオンするための第2オン側回路(S3)と、前記第2電極への電圧の印加をオフするための第2オフ側回路(S4,23)と、を有し、
前記パワースイッチング素子をターンオンする場合において、
前記制御部は、前記第1電極への電圧の印加のみをオンして前記セーフモードで駆動し、
前記短絡検出期間内に前記検出信号が入力されないときには、前記第2電極への電圧の印加をオンして前記ノーマルモードに移行し、
前記短絡検出期間内に前記検出信号が入力されたときには、前記検出信号が前記短絡検出期間の間継続していれば前記第2電極への電圧の印加をオンすることなく前記第1電極への電圧の印加をオフするように制御することを特徴とする駆動装置。 A driving device for driving a power switching element (200) having a control electrode (210) for controlling an output current supplied to a load by applying a voltage,
A control unit (10) for controlling the timing of voltage application to the control electrode;
The control electrode is divided into two or more divided electrodes including a first electrode (211) and a second electrode (212),
The control unit
Driving the power switching element in a safe mode in which a voltage is applied to one of the first electrode and the second electrode in a short circuit detection period for detecting a short circuit of the load;
Driving the power switching element in a normal mode in which a voltage is applied to both the first electrode and the second electrode in a normal driving period for normally driving the load;
Furthermore, a first drive circuit (21) for applying a voltage to the first electrode, and a second drive circuit (22) for applying a voltage to the second electrode;
A short circuit detection circuit (30) that outputs a detection signal to the control unit when a short circuit of the power switching element is detected;
The first drive circuit includes a first on-side circuit (S1) for turning on application of a voltage to the first electrode, and a first off-side circuit for turning off application of a voltage to the first electrode. (S2, 25), and
The second drive circuit includes a second on-side circuit (S3) for turning on application of a voltage to the second electrode, and a second off-side circuit for turning off application of a voltage to the second electrode. (S4, 23), and
In the case of turning on the power switching device,
The control unit turns on only the application of a voltage to the first electrode to drive in the safe mode.
When the detection signal is not input within the short circuit detection period, the voltage application to the second electrode is turned on to shift to the normal mode,
When the detection signal is input within the short circuit detection period, if the detection signal continues during the short circuit detection period, the voltage application to the second electrode is not turned on without turning on the first electrode. A driving device controlled to turn off application of voltage.
前記制御電極への電圧印加のタイミングを制御する制御部(10)を備え、
前記制御電極は、第1電極(211)および第2電極(212)を含む2つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第1電極および前記第2電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第1電極および前記第2電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
さらに、前記第1電極に電圧を印加する第1ドライブ回路(21)と、前記第2電極に電圧を印加する第2ドライブ回路(22)と、
前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路(30)と、を備え、
前記第1ドライブ回路は、前記第1電極への電圧の印加をオンするための第1オン側回路(S1)と、前記第1電極への電圧の印加をオフするための第1オフ側回路(S2,25)と、を有し、
前記第2ドライブ回路は、前記第2電極への電圧の印加をオンするための第2オン側回路(S3)と、前記第2電極への電圧の印加をオフするための第2オフ側回路(S4,23)と、を有し、
前記第1電極および前記第2電極に電流が供給されて前記パワースイッチング素子が駆動している通常駆動期間に、前記検出信号が前記制御部に入力された場合において、
前記制御部は、前記第2電極への電圧の印加をオフして前記セーフモードに移行し、
前記検出信号が前記短絡検出期間の間継続していれば前記第1電極への電圧の印加をオフし、
前記検出信号が前記短絡検出期間の間継続していなければ再び前記第2電極への電圧の印加をオンして前記ノーマルモードに移行するように制御することを特徴とする駆動装置。 A driving device for driving a power switching element (200) having a control electrode (210) for controlling an output current supplied to a load by applying a voltage,
A control unit (10) for controlling the timing of voltage application to the control electrode;
The control electrode is divided into two or more divided electrodes including a first electrode (211) and a second electrode (212),
The control unit
Driving the power switching element in a safe mode in which a voltage is applied to one of the first electrode and the second electrode in a short circuit detection period for detecting a short circuit of the load;
Driving the power switching element in a normal mode in which a voltage is applied to both the first electrode and the second electrode in a normal driving period for normally driving the load;
Furthermore, a first drive circuit (21) for applying a voltage to the first electrode, and a second drive circuit (22) for applying a voltage to the second electrode;
A short circuit detection circuit (30) that outputs a detection signal to the control unit when a short circuit of the power switching element is detected;
The first drive circuit includes a first on-side circuit (S1) for turning on application of a voltage to the first electrode, and a first off-side circuit for turning off application of a voltage to the first electrode. (S2, 25), and
The second drive circuit includes a second on-side circuit (S3) for turning on application of a voltage to the second electrode, and a second off-side circuit for turning off application of a voltage to the second electrode. (S4, 23), and
In the case where the detection signal is input to the control unit during a normal drive period in which a current is supplied to the first electrode and the second electrode to drive the power switching element,
The control unit turns off the application of the voltage to the second electrode and shifts to the safe mode.
If the detection signal continues during the short circuit detection period, the application of the voltage to the first electrode is turned off,
If the detection signal does not continue during the short circuit detection period, control is performed to switch on application of a voltage to the second electrode again to shift to the normal mode.
前記制御電極への電圧印加のタイミングを制御する制御部(10)を備え、
前記制御電極は、第1電極(211)および第2電極(212)を含む2つ以上の分割電極に分割され、
前記制御部は、
前記負荷の短絡を検出するための短絡検出期間において、前記第1電極および前記第2電極の一方に電圧を印加するセーフモードで前記パワースイッチング素子を駆動し、
前記負荷を通常駆動させるための通常駆動期間において、前記第1電極および前記第2電極の両方に電圧を印加するノーマルモードで前記パワースイッチング素子を駆動し、
さらに、前記パワースイッチング素子の短絡を検出した場合に検出信号を前記制御部に出力する短絡検出回路(30)を備え、
前記短絡検出回路は、入力される電流の電流値が所定の閾値電流以上である場合に前記検出信号を出力し、
前記閾値電流は、ノーマルモード時における第1閾値と、セーフモード時における第2閾値とを有し、
前記第2閾値は、前記第1閾値よりも小さい値に設定されることを特徴とする駆動装置。 A driving device for driving a power switching element (200) having a control electrode (210) for controlling an output current supplied to a load by applying a voltage,
A control unit (10) for controlling the timing of voltage application to the control electrode;
The control electrode is divided into two or more divided electrodes including a first electrode (211) and a second electrode (212),
The control unit
Driving the power switching element in a safe mode in which a voltage is applied to one of the first electrode and the second electrode in a short circuit detection period for detecting a short circuit of the load;
Driving the power switching element in a normal mode in which a voltage is applied to both the first electrode and the second electrode in a normal driving period for normally driving the load;
And a short circuit detection circuit (30) for outputting a detection signal to the control unit when a short circuit of the power switching element is detected.
The short circuit detection circuit outputs the detection signal when the current value of the input current is equal to or more than a predetermined threshold current.
The threshold current has a first threshold in the normal mode and a second threshold in the safe mode,
The second threshold is set to a value smaller than the first threshold.
前記主面を正面視した場合に、前記主面は、前記第1電極に電圧が印加されることによって出力電流が流れる第1領域(231)と、前記第2電極に電圧が印加されることによって出力電流が流れる第2領域(232)と、を有し、
前記第1領域および前記第2領域の少なくとも一方は、前記主面に占める面積が、出力電流として、予め定められた定格電流以上の電流が流れるように設定されることを特徴とする請求項1〜8のいずれか1項に記載の駆動装置。 The plurality of control electrodes are formed on the main surface (290a) orthogonal to the depth direction of the semiconductor substrate (290) on which the power switching element is formed,
When the main surface is viewed from the front, a voltage is applied to the first electrode (231) through which an output current flows when the voltage is applied to the first electrode, and a voltage is applied to the second electrode on the main surface. And a second region (232) through which the output current flows.
The area occupied on the main surface of at least one of the first region and the second region is set such that a current equal to or greater than a predetermined rated current flows as an output current. The driving device according to any one of to 8.
前記パワースイッチング素子は、前記制御電極に電圧が印加されることにより前記出力電流を生じるメインセル(200a)と、前記パワースイッチング素子の出力電流をモニタするためのセンスセル(200b)とを有し、
前記短絡検出回路に入力される電流は、前記センスセルの出力するセンス電流であることを特徴とする請求項1〜10のいずれか1項に記載の駆動装置。 A short circuit detection circuit (30) for outputting a detection signal to the control unit when a short circuit of the power switching element is detected;
The power switching element includes a main cell (200a) generating the output current when a voltage is applied to the control electrode, and a sense cell (200b) for monitoring the output current of the power switching element.
The drive device according to any one of claims 1 to 10, wherein the current input to the short circuit detection circuit is a sense current output from the sense cell.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216603A JP6610758B2 (en) | 2018-11-19 | 2018-11-19 | Drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216603A JP6610758B2 (en) | 2018-11-19 | 2018-11-19 | Drive device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015011464A Division JP6439460B2 (en) | 2015-01-23 | 2015-01-23 | Drive device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019062737A true JP2019062737A (en) | 2019-04-18 |
JP6610758B2 JP6610758B2 (en) | 2019-11-27 |
Family
ID=66176847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018216603A Active JP6610758B2 (en) | 2018-11-19 | 2018-11-19 | Drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6610758B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023199472A1 (en) * | 2022-04-14 | 2023-10-19 | 三菱電機株式会社 | Semiconductor device |
WO2023223590A1 (en) * | 2022-05-19 | 2023-11-23 | 住友電気工業株式会社 | Semiconductor chip |
WO2023223589A1 (en) * | 2022-05-19 | 2023-11-23 | 住友電気工業株式会社 | Semiconductor chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05111145A (en) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | Overcurrent protective circuit for transistor |
JPH06125256A (en) * | 1992-05-01 | 1994-05-06 | Fuji Electric Co Ltd | Controller for double-gate type semiconductor device |
JP2011502240A (en) * | 2007-10-31 | 2011-01-20 | ザ トラスティーズ オブ ダートマウス カレッジ | Pulse electric heating and heat storage ice peeling apparatus and method |
-
2018
- 2018-11-19 JP JP2018216603A patent/JP6610758B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05111145A (en) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | Overcurrent protective circuit for transistor |
JPH06125256A (en) * | 1992-05-01 | 1994-05-06 | Fuji Electric Co Ltd | Controller for double-gate type semiconductor device |
JP2011502240A (en) * | 2007-10-31 | 2011-01-20 | ザ トラスティーズ オブ ダートマウス カレッジ | Pulse electric heating and heat storage ice peeling apparatus and method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023199472A1 (en) * | 2022-04-14 | 2023-10-19 | 三菱電機株式会社 | Semiconductor device |
WO2023223590A1 (en) * | 2022-05-19 | 2023-11-23 | 住友電気工業株式会社 | Semiconductor chip |
WO2023223589A1 (en) * | 2022-05-19 | 2023-11-23 | 住友電気工業株式会社 | Semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
JP6610758B2 (en) | 2019-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11031491B2 (en) | Semiconductor device | |
JP5645782B2 (en) | Power module | |
CN107615664B (en) | Power transistor driving device | |
US9590616B2 (en) | Drive control device | |
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
US6717785B2 (en) | Semiconductor switching element driving circuit | |
US6633473B1 (en) | Overcurrent control circuit of power semiconductor device | |
US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
JP6656414B2 (en) | Method and circuit for driving semiconductor device | |
CN109417386B (en) | Drive circuit and power module using same | |
JP4915158B2 (en) | Driving device for switching element for electric power | |
JP6610758B2 (en) | Drive device | |
JP5812027B2 (en) | Drive control device | |
JP2009225506A (en) | Power converter | |
WO2016117329A1 (en) | Drive device | |
US11531054B2 (en) | IGBT/MOSFET fault protection | |
JP2019165542A (en) | Semiconductor device | |
JP5939281B2 (en) | Drive control device | |
JP2007221473A (en) | Drive circuit for switching circuit, and switching circuit | |
JP2007306166A (en) | Driving device of insulating gate type semiconductor element and method thereof | |
US20160126723A1 (en) | Protection circuit of semiconductor device | |
JP7047898B2 (en) | Switching device and control method of switching device | |
JP7037538B2 (en) | Gate drive circuit | |
JP5404432B2 (en) | Semiconductor device and drive circuit using the same | |
CN114175435A (en) | Overcurrent protection for power transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191014 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6610758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |