JPH06105448A - Switch device with protecting function - Google Patents

Switch device with protecting function

Info

Publication number
JPH06105448A
JPH06105448A JP4250308A JP25030892A JPH06105448A JP H06105448 A JPH06105448 A JP H06105448A JP 4250308 A JP4250308 A JP 4250308A JP 25030892 A JP25030892 A JP 25030892A JP H06105448 A JPH06105448 A JP H06105448A
Authority
JP
Japan
Prior art keywords
current
voltage
igbt
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4250308A
Other languages
Japanese (ja)
Other versions
JP3325303B2 (en
Inventor
Chihiro Okatsuchi
千尋 岡土
Makoto Hideshima
誠 秀島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba FA Systems Engineering Corp
Original Assignee
Toshiba Corp
Toshiba FA Systems Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba FA Systems Engineering Corp filed Critical Toshiba Corp
Priority to JP25030892A priority Critical patent/JP3325303B2/en
Priority to US08/121,641 priority patent/US5485341A/en
Priority to DE69310679T priority patent/DE69310679T2/en
Priority to EP93307423A priority patent/EP0599455B1/en
Priority to KR1019930019063A priority patent/KR970003185B1/en
Priority to AU47490/93A priority patent/AU663972B2/en
Priority to CN93119033A priority patent/CN1049770C/en
Publication of JPH06105448A publication Critical patent/JPH06105448A/en
Application granted granted Critical
Publication of JP3325303B2 publication Critical patent/JP3325303B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To make high speed detection of an overcurrent possible by providing a drive command control means which outputs an abnormal signal when a control signal for limitingly controlling the main current to turn off the drive voltage with such abnormal signal in view of making the main current zero. CONSTITUTION:When an overcurrent flows in to IGBT 4a under the condition that a drive command S0 is in the state 1 and IGBT 4a, 4b are in the on state, a gate voltage of IGBT 4a, 4b is lowered and the on voltage of IGBT 4a increases and an overcurrent is suppressed within the predetermined range. An abnormal signal EG is outputted from a photocoupler 32 and a timer 33 starts the time counting. In this timing, when a current limiting operation is carried continuously for the predetermined period, the timer 33 counts up, turning the output signals LK to 0, closing the gate of AND circuit 11 and forcibly turning off a transistor 12 even when the drive command S0 is in the state. Therefore, the gate voltage of IGBT 4a, 4b is negatively biased, cutting off the overcurrent.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電圧駆動形のパワート
ランジスタを用いたスイッチ装置に係り、特に、短絡等
による過電流を高速に検出して限流する保護機能を備え
たスイッチ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch device using a voltage-driven power transistor, and more particularly to a switch device having a protection function of detecting overcurrent due to a short circuit or the like at a high speed and limiting the current.

【0002】[0002]

【従来の技術】電圧駆動のパワートランジスタとしてI
GBT(Insulated Gate Bipolar Transiston )が広く
知られている。IGBTはオン電圧が低く、MOSゲー
ト構造で駆動電力が少なく、しかも比較的高速にスイッ
チングできることから急速に応用分野が広がっている。
オン電圧とスイッチング速度の特性は背反関係にあり、
トレードオフを改良し、より高性能な素子となるよう日
夜研究が重ねられている。
2. Description of the Related Art I as a voltage-driven power transistor
GBT (Insulated Gate Bipolar Transiston) is widely known. The IGBT has a low on-state voltage, has a MOS gate structure, has a small driving power, and can switch at a relatively high speed, so that the field of application thereof is rapidly expanding.
The characteristics of on-voltage and switching speed are in a trade-off relationship,
Research is being conducted day and night in order to improve the trade-off and achieve higher performance devices.

【0003】図5(a)の特性Cは、これらの研究から
予測される第3世代以降のIGBTのオン電圧特性で、
第1世代のIGBTのオン電圧特性Aと比較して示した
ものである。現在のIGBTは第2世代で特性Bに示
す。なお、コレクタ電流Ic は、それぞれIGBTの定
格電流を100として百分率で示している。
Characteristic C in FIG. 5 (a) is the on-voltage characteristic of the IGBTs of the third and subsequent generations predicted from these studies.
This is shown in comparison with the on-voltage characteristic A of the first-generation IGBT. The current IGBT has characteristics B in the second generation. The collector current I c is shown as a percentage with the rated current of the IGBT being 100, respectively.

【0004】これらの特性から明らかなように、負荷短
絡等でコレクタ・エミッタ間電圧VCEが上昇すると定格
電流の数倍のコレクタ電流Ic が流れ、第1世代のIG
BTでは6〜8倍、第2世代のIGBTでは10〜12倍の
過電流が流れる。
As is apparent from these characteristics, when the collector-emitter voltage V CE rises due to a load short circuit or the like, a collector current I c that is several times the rated current flows, and the first generation IG.
Over current flows 6 to 8 times in BT and 10 to 12 times in second generation IGBT.

【0005】現在研究が進められている第3世代以降の
IGBTでは、DRAMクラスのμmオーダーのパター
ンとし、その他の改良を加えることにより、特性Cのよ
うに10数倍の過電流が流れる。このように大きな過電流
になると高速に限流しゃ断するのが困難になり素子の過
電流保護が困難になるという問題がある。以下、従来の
IGBTにおける負荷短絡時の保護について述べる。
In the IGBTs of the third generation or later, which are currently being researched, a pattern of the order of μm of a DRAM class is used, and by adding other improvements, an overcurrent of 10 times as much as the characteristic C flows. When such a large overcurrent occurs, it becomes difficult to cut off the current at a high speed at a high speed, which makes it difficult to protect the device from overcurrent. Hereinafter, protection in a conventional IGBT at the time of load short circuit will be described.

【0006】IGBTを用いた一般的な主回路構成を図
5(b)に示す。この装置は、IGBT21〜26で成るブ
リッジ形変換器(インバータ)により直流電圧源1の直
流電圧を交流電圧に変換して電動機3を駆動するもので
ある。このような装置において負荷(電動機)側の端子
間で短絡が発生すると正側と負側のIGBTを介して短
絡電流が流れる。また、同一アームの正側と負側のIG
BTに同時にオン信号(ノイズや誤動作による信号)が
入力された場合も同様に短絡電流が流れる。
A general main circuit configuration using an IGBT is shown in FIG. 5 (b). This device drives the electric motor 3 by converting the DC voltage of the DC voltage source 1 into an AC voltage by means of a bridge converter (inverter) composed of IGBTs 21 to 26. In such a device, when a short circuit occurs between the terminals on the load (motor) side, a short circuit current flows through the positive and negative IGBTs. In addition, the positive and negative IG of the same arm
Similarly, when an ON signal (a signal due to noise or malfunction) is input to BT at the same time, a short-circuit current also flows.

【0007】このような短絡状態に耐え得るIGBTの
短絡耐量は、現在のIGBTでは、素子定格電圧の80%
の電圧において10〜20μsの時間であり、 7.5〜10μs
以内に過電流を検出して限流しゃ断する短絡保護が行な
われている。
The short-circuit withstand capability of an IGBT capable of withstanding such a short-circuit state is 80% of the rated voltage of the element in the current IGBT.
At a voltage of 10 to 20 μs, and 7.5 to 10 μs
Short-circuit protection is performed to detect an overcurrent and cut off the current limit.

【0008】図6は、コレクタ・エミッタ間電圧VCE
定の下で短絡時に流れるコレクタ電流Ic と耐量時間
(t1 )の関係を示す短絡耐量の特性図で、その試験回
路を一緒に示したものである。この特性から明らかなよ
うにIc とt1 は、ほぼパワー一定の関係を持ち、負荷
短絡等によりコレクタ電流Ic が増大すると耐量時間t
1 が短くなり高速な保護動作を必要とする。
[0008] Figure 6 is a characteristic diagram of a short-circuit tolerance showing the relationship between collector-emitter voltage V CE certain lower flows during a short circuit the collector current I c and tolerance time (t 1), shows the test circuit with It is a thing. As is clear from this characteristic, I c and t 1 have a substantially constant power relationship, and when the collector current I c increases due to a load short circuit or the like, the withstand time t
1 becomes short and high-speed protection operation is required.

【0009】そこで負荷短絡等による過電流を検出した
ときIGBTのゲート電圧をしぼりIGBTのトランジ
スタ作用を利用して短絡電流を制限し、見かけ上の短絡
耐量時間を長くする方法が種々提案(特願昭60-92870、
特願平3-171484など)されている。
Therefore, when an overcurrent due to a load short circuit or the like is detected, the gate voltage of the IGBT is squeezed to limit the short circuit current by utilizing the transistor action of the IGBT, and various methods for prolonging the apparent short circuit withstand time are proposed (Japanese Patent Application 60-92870,
Japanese Patent Application No. 3-171484).

【0010】図7(a)に示す回路は学会(平成4年電
気学会全国大会470)で発表されたもので主IGBT
4aの電流を検出する電流センスIGBT4bを設け、
特定電流以上になるとNLU回路50によりIGBTのゲ
ート電圧を低下させ短絡電流を抑制するものである。
The circuit shown in FIG. 7 (a) was presented at an academic conference (1992 National Conference of the Institute of Electrical Engineers of Japan 470) and is the main IGBT.
A current sense IGBT 4b for detecting the current of 4a is provided,
When the current exceeds the specific current, the NLU circuit 50 lowers the gate voltage of the IGBT to suppress the short circuit current.

【0011】NLU回路50は図7(d)に示すように、
電流センスIGBT4bのエミッタ電流による抵抗52の
電圧降下がMOSFET54のゲートスレッショルド電圧
以上になるとゲート抵抗51を介してMOSFET54のド
レンに電流が流れIGBTのゲート電圧を低下させるよ
うに作用する。また、NLU回路50は図7(e)に示す
回路でもよく、この回路はMOSFET54をバイポーラ
トランジスタ55に置換えたものである。
The NLU circuit 50, as shown in FIG.
When the voltage drop of the resistor 52 due to the emitter current of the current sense IGBT 4b becomes equal to or higher than the gate threshold voltage of the MOSFET 54, a current flows through the drain of the MOSFET 54 through the gate resistor 51, and acts to reduce the gate voltage of the IGBT. Further, the NLU circuit 50 may be the circuit shown in FIG. 7E, in which the MOSFET 54 is replaced with a bipolar transistor 55.

【0012】このような回路を構成すると過電流時にI
GBTのゲート電圧を低下させIGBTのオン抵抗を増
加させ、図7(c)に示すように短絡電流を制限するこ
とができ短絡耐量時間を図7(b)のように見かけ上長
くすることができる。
When such a circuit is constructed, I
It is possible to lower the gate voltage of the GBT and increase the on-resistance of the IGBT to limit the short-circuit current as shown in FIG. 7C, and to make the short-circuit withstand time apparently longer as shown in FIG. 7B. it can.

【0013】[0013]

【発明が解決しようとする課題】従来の図7の方法では
IGBTモジュールとしての短絡耐量は増加したが、次
のような問題がある。すなわち、短絡電流を 200%程度
に制限しているので過電流検出により短絡事故を検出す
ることが困難となる。
Although the conventional method of FIG. 7 increases the short-circuit withstanding capability of the IGBT module, it has the following problems. That is, since the short-circuit current is limited to about 200%, it becomes difficult to detect a short-circuit accident by detecting overcurrent.

【0014】また、IGBTのVCEがオン信号を加えて
も高いままであることを検出するなどの別の短絡事故検
出回路等により駆動信号をオフさせる回路を追加する必
要があり回路が複雑となる。
Further, it is necessary to add a circuit for turning off the drive signal by another short-circuit accident detection circuit or the like for detecting that the V CE of the IGBT remains high even if an ON signal is applied, and the circuit becomes complicated. Become.

【0015】また、ゲート抵抗51の値Rg により図7
(d)のFET54のドレン電流が同一でもゲート電圧が
異なるので、Rg の大きさにより図8のように電流制限
値ICLが変化する。従って、IGBTのスイッチングを
早くするためRg を小さくすると短絡電流制限値ICL
上昇し短絡耐量時間が短くなる欠点がある。
Further, according to the value Rg of the gate resistance 51, FIG.
Since the gate voltage is different even if the drain current of the FET 54 in (d) is the same, the current limit value I CL changes depending on the magnitude of Rg as shown in FIG. Therefore, if Rg is made small in order to speed up the switching of the IGBT, there is a drawback that the short-circuit current limit value I CL rises and the short-circuit withstand time becomes short.

【0016】更に、IGBTを並列接続した場合に発振
を生じる問題がある。すなわち、各IGBTモジュール
の電流制限機能の動作レベルに差異があるとき、1ケの
IGBTの電流制限機能が動作すると、制限された電流
が他のIGBTに移り、そのIGBTの電流制限機能が
動作する。これを繰返して一種の発振状態を生じIGB
Tが劣化する危険がある。
Further, there is a problem that oscillation occurs when IGBTs are connected in parallel. That is, when the operation level of the current limiting function of each IGBT module is different, when the current limiting function of one IGBT operates, the limited current moves to another IGBT, and the current limiting function of that IGBT operates. . By repeating this, a kind of oscillation state is generated and IGB
There is a risk that T will deteriorate.

【0017】また、図7(a)に示す回路のIGBTの
電流制限機能の動作は極めて早い特徴を有しているが、
ダイオードを逆並列接続して使用するとき次のような問
題が生じる。すなわち、図9の回路に示すように負荷の
インダクタンス3Lから放電電流iDがダイオード21D
に流れている時IGBT24をオンすると図9の波形図に
示すようにIGBT24の電流Ic は立上りの部分で負荷
電流iDの 1.5〜2倍程度のピーク電流が流れる。この
電流波形の斜線部分はダイオード21Dのリカバリー電流
で、ダイオードの耐圧が高くなるほど増加し、温度上昇
と共に増加する特性を有している。電流制限値がこのピ
ーク電流より低いとIGBTのターンオン損失が著しく
増加する。このためiDをIGBTの定格電流まで使用
すると仮定するとピーク電流は約200 %程度となり電流
制限値はマージンを見て最低250%以上に設定する必要
があり、短絡耐量時間が短くなるという問題がある。ま
た、スイッチング速度を速くするためRg を小さくする
と500 〜 600%程度の電流制限値となることもあり保護
協調がとりにくいなどの欠点が存在する。
Further, the operation of the current limiting function of the IGBT of the circuit shown in FIG. 7 (a) is extremely fast, but
The following problems occur when the diodes are connected in antiparallel. That is, as shown in the circuit of FIG. 9, the discharge current iD changes from the load inductance 3L to the diode 21D.
When the IGBT 24 is turned on while flowing, the current I c of the IGBT 24 has a peak current of about 1.5 to 2 times the load current iD at the rising portion as shown in the waveform diagram of FIG. The shaded portion of this current waveform is the recovery current of the diode 21D, which has the characteristic that it increases as the breakdown voltage of the diode increases and increases with increasing temperature. If the current limit value is lower than this peak current, the turn-on loss of the IGBT increases significantly. Therefore, assuming that iD is used up to the rated current of the IGBT, the peak current is about 200%, and it is necessary to set the current limit value to at least 250% or more with a margin, which causes a short-circuit withstand time to be shortened. . Further, if Rg is made small to increase the switching speed, the current limit value becomes about 500 to 600%, and there is a drawback that protection coordination is difficult to take.

【0018】本発明は、上述した技術的背景の下でなさ
れたもので、その目的とするところは、オン電圧が小さ
く大きな短絡電流となる。トランジスタの過電流を高速
に検出し限流しゃ断することにより高信頼度の保護機能
を備えたスイッチ装置を提供することにある。
The present invention has been made under the above-mentioned technical background, and the purpose thereof is to have a small on-voltage and a large short-circuit current. An object of the present invention is to provide a switch device having a highly reliable protection function by detecting an overcurrent of a transistor at a high speed to cut off a current limit.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のような手段を設ける。
In order to achieve the above object, the present invention provides the following means.

【0020】(1)駆動電圧に応じて主電流を制御する
ことの可能なトランジスタと、上記主電流に対応した検
出電圧を出力する電流検出手段を備えた装置において、
前記検出電圧が設定電圧を越える範囲で前記検出電圧に
比例した制御信号を出力するレベル検出手段と、上記制
御信号により前記駆動電圧を調節して前記主電流を制限
制御する電流制御手段と、前記制御信号が出力されたと
き異常信号を出力し、この異常信号により前記駆動電圧
をオフ状態に制御して前記主電流を零にする駆動指令制
御手段を設ける。
(1) In a device provided with a transistor capable of controlling a main current according to a drive voltage and a current detection means for outputting a detection voltage corresponding to the main current,
Level detection means for outputting a control signal proportional to the detection voltage in a range in which the detection voltage exceeds a set voltage; current control means for controlling the drive voltage by the control signal to limit the main current; There is provided drive command control means for outputting an abnormal signal when the control signal is output, and controlling the drive voltage to the off state by this abnormal signal to make the main current zero.

【0021】(2)更に、前記電流検出手段は前記トラ
ンジスタに並列接続されエミッタに前記検出電圧を出力
する電圧駆動形の第2のトランジスタで構成すると共
に、この第2のトランジスタのゲートのスレッショルド
電圧を前記トランジスタのゲートのスレッショルド電圧
より低く設定する。 (3)更に、前記トランジスタと前記電流検出手段と前
記レベル検出手段を1つの容器内に収納する。 (4)更に、前記レベル検出手段の前記設定電圧を前記
トランジスタの温度に応じて低下させる手段を設ける。
(2) Further, the current detecting means is composed of a voltage-driven second transistor connected in parallel to the transistor and outputting the detection voltage to the emitter, and the threshold voltage of the gate of the second transistor. Is set lower than the threshold voltage of the gate of the transistor. (3) Further, the transistor, the current detecting means, and the level detecting means are housed in one container. (4) Further, means for decreasing the set voltage of the level detecting means according to the temperature of the transistor is provided.

【0022】(5)前記(1)に記載の保護機能を備え
たスイッチ装置に、前記レベル検出手段から制御信号が
所定時間継続して出力されたとき、前記駆動電圧を徐々
に低下して主電流を零にする電流しゃ断手段を設ける。
(5) When a control signal is continuously output from the level detecting means for a predetermined time to the switch device having the protection function described in (1), the drive voltage is gradually reduced to the main level. A current cutoff means is provided to make the current zero.

【0023】[0023]

【作用】(1)トランジスタに主電流が流れると、電流
検出手段は主電流に比例した検出電圧を出力する。この
検出電圧がレベル検出手段の設定電圧を越えるとその偏
差値に比例した制御信号が出力される。この制御信号に
より電流制御手段はトランジスタの駆動電圧を低下させ
主電流を抑制するように電流制限制御を行なう。これと
同時に駆動指令制御手段は制御信号が出力されたとき異
常信号を出力し所定時間後に駆動電圧をオフ状態に制御
してトランジスタの主電流を零にする。
(1) When the main current flows through the transistor, the current detecting means outputs a detection voltage proportional to the main current. When the detected voltage exceeds the set voltage of the level detecting means, a control signal proportional to the deviation value is output. With this control signal, the current control means performs current limiting control so as to reduce the drive voltage of the transistor and suppress the main current. At the same time, the drive command control means outputs an abnormal signal when the control signal is output, and after a predetermined time, controls the drive voltage to the off state to make the main current of the transistor zero.

【0024】(2)トランジスタに主電流が流れると同
時に第2のトランジスタに検出電流が流れ、エミッタ側
に接続される抵抗に検出電圧が得られる。この場合、第
2のトランジスタのゲートのスレッショルド電圧をトラ
ンジスタのゲートのスレッショルド電圧より低く設定す
ることにより電流制限領域の主電流に対し比例特性を有
する検出電圧が得られる。
(2) At the same time when the main current flows through the transistor, the detection current flows through the second transistor, and the detection voltage is obtained at the resistor connected to the emitter side. In this case, by setting the threshold voltage of the gate of the second transistor lower than the threshold voltage of the gate of the transistor, a detection voltage having a proportional characteristic to the main current in the current limiting region can be obtained.

【0025】(3)1つの容器内にトランジスタと電流
検出手段とレベル検出手段を収納することにより主回路
構成の自由度が大きくなり、トランジスタを並列接続し
て使用する場合、最も早く動作するレベル検出手段から
出力される制御信号を用いて全体の電流制限制御を行う
ことが可能となり容易に大容量化することが可能にな
る。 (4)トランジスタの温度が上昇すると設定電圧が低下
して電流制限値が低下する。これにより温度が上昇して
も確実な過電流保護が可能になる。
(3) By accommodating the transistor, the current detecting means and the level detecting means in one container, the degree of freedom of the main circuit configuration is increased, and when the transistors are connected in parallel, the level that operates fastest is provided. The control signal output from the detection means can be used to perform the entire current limiting control, and the capacity can be easily increased. (4) When the temperature of the transistor rises, the set voltage drops and the current limit value drops. This enables reliable overcurrent protection even if the temperature rises.

【0026】(5)トランジスタに過電流が流れ電流制
限動作が所定時間継続したとき、レベル検出手段から制
御信号が所定時間継続して出力される。このとき、電流
しゃ断手段は駆動電圧を徐々に低下させて主電流を零に
するので、サージ電圧を抑制しながら過電流をしゃ断し
トランジスタの過電圧保護も同時に行う。
(5) When an overcurrent flows through the transistor and the current limiting operation continues for a predetermined time, the level detecting means continuously outputs the control signal for the predetermined time. At this time, the current cutoff means gradually lowers the drive voltage to make the main current zero, so that the surge current is suppressed and the overcurrent is cut off, and the overvoltage protection of the transistor is performed at the same time.

【0027】[0027]

【実施例】本発明の実施例を図1に示す。FIG. 1 shows an embodiment of the present invention.

【0028】図1(a)において、IGBT4は主電流
を制御するIGBT4aと電流検出用のセンスIGBT
4bで成り、それぞれのゲート、コレクタは並列接続さ
れ、エミッタはそれぞれ独立した端子としている。アン
ド回路11は駆動信号S0 に応じてトランジスタ12をオン
・オフする。フォトカプラ13はトランジスタ12のオン・
オフにより発光ダイオードに電流が流され絶縁されたゲ
ート電源19, 20で動作するフォトトランジスタを有し、
トランジスタ12のオン・オフに応じてコンプリメント接
続されたトランジスタ14, 15をオン・オフさせる。その
出力電圧は抵抗16及び抵抗34とコンデンサ35の直列回路
を介してコンプリメント接続されたトランジスタ17, 18
のゲートに加えられて電力増幅され、この出力電圧VG
がIGBTの駆動電圧として抵抗51を介してIGBT4
a,4bのゲートに加えられる。トランジスタ55は、セ
ンスIGBT4bのエミッタ電流I1 による抵抗52の電
圧降下がベース・エミッタ間のスレッショルド電圧を越
えたときベースに電流が流れ始め、図1(b)に示すよ
うに偏差値に比例した電流I2 がコレクタに流れる。こ
の電流I2 はコンプリメント接続されたトランジスタ1
7, 18のベース電圧から抵抗36、フォトカプラ32、ダイ
オード31を介して流れる。フォトカプラ32は電流I2
流れたとき絶縁された制御電源で動作するフォトトラン
ジスタを有し、異常信号EGを出力する。タイマー33は
常時“1”の信号LKを出力し、異常信号EGが所定時
間継続して出力されたときタイムアップして出力信号L
Kを“0”にする。
In FIG. 1A, an IGBT 4 is an IGBT 4a for controlling a main current and a sense IGBT for current detection.
4b, each gate and collector are connected in parallel, and each emitter is an independent terminal. The AND circuit 11 turns on / off the transistor 12 according to the drive signal S 0 . The photo coupler 13 turns on the transistor 12.
It has a phototransistor that operates with the gate power supplies 19 and 20 that are insulated by the current flowing through the light emitting diode when turned off.
Complement-connected transistors 14 and 15 are turned on / off in accordance with turning on / off of the transistor 12. The output voltage is the transistor 17, 18 connected in a complementary manner via the series circuit of the resistor 16 and the resistor 34 and the capacitor 35.
This output voltage V G is applied to the gate of
Is connected to the IGBT4 via the resistor 51 as the driving voltage of the IGBT.
a, 4b added to the gate. In the transistor 55, when the voltage drop of the resistor 52 due to the emitter current I 1 of the sense IGBT 4b exceeds the threshold voltage between the base and the emitter, current starts to flow to the base, and is proportional to the deviation value as shown in FIG. 1 (b). Current I 2 flows through the collector. This current I 2 is complemented by the transistor 1
It flows from the base voltage of 7, 18 through the resistor 36, the photocoupler 32, and the diode 31. The photocoupler 32 has a phototransistor that operates with an insulated control power supply when a current I 2 flows, and outputs an abnormal signal EG. The timer 33 constantly outputs the signal LK of "1", and when the abnormal signal EG is continuously output for a predetermined time, the timer 33 is timed out and the output signal L is output.
Set K to "0".

【0029】上記構成において、駆動指令S0 が“1”
になると、アンド回路11の出力によりトランジスタ12が
オンしてフォトカプラ13を介してコンプリメント接続さ
れたトランジスタ14がオンする。これによりゲート電源
19の電圧が抵抗16及び抵抗34とコンデンサ35の直列回路
を介しコンプリメント接続されたトランジスタ17, 18の
ゲートに加えられ、電力増幅され抵抗51を介してIGB
T4a,4bのゲートに加えられIGBT4a,4bは
共にオンする。また、駆動指令S0 が“0”になると、
トランジスタ12がオフしてフォトカプラ13の出力により
トランジスタ14がオフ、トランジスタ15がオンし、トラ
ンジスタ17をオフ、トランジスタ18をオンさせIGBT
4a,4bのゲートに負のバイアス電圧を加え、IGB
T4a,4bは共にオフする。この場合、抵抗34とコン
デンサ35は進み回路として作用しゲート電圧を高速で変
化させるように作用する。
In the above structure, the drive command S 0 is "1".
Then, the transistor 12 is turned on by the output of the AND circuit 11, and the transistor 14 complementarily connected via the photocoupler 13 is turned on. This makes the gate power supply
The voltage of 19 is applied to the gates of the transistors 17 and 18 which are connected in a complementary manner via the series circuit of the resistor 16 and the resistor 34 and the capacitor 35, and the power is amplified to the IGBT through the resistor 51.
When added to the gates of T4a and 4b, the IGBTs 4a and 4b are both turned on. When the drive command S 0 becomes “0”,
The transistor 12 is turned off, the transistor 14 is turned off by the output of the photocoupler 13, the transistor 15 is turned on, the transistor 17 is turned off, and the transistor 18 is turned on.
A negative bias voltage is applied to the gates of 4a and 4b,
Both T4a and 4b are turned off. In this case, the resistor 34 and the capacitor 35 act as a lead circuit to change the gate voltage at high speed.

【0030】駆動指令S0 が“1”の状態でIGBT4
a,4bがオンしているとき、IGBT4aに過電流が
流れると、IGBT4bのエミッタ電流I1 が図1
(b)に示すa点(トランジスタ55のベース・エミッタ
間スレッショルド電圧)を越えトランジスタ55のコレク
タに電流I2 が流れる。この電流I2 による抵抗16の電
圧降下よりコンプリメント接続されたトランジスタ17,
18のゲート電圧が低下しIGBT4a,4bのゲート電
圧が低下する。
When the drive command S 0 is "1", the IGBT4
When an overcurrent flows through the IGBT 4a while the a and 4b are turned on, the emitter current I 1 of the IGBT 4b becomes
A current I 2 flows through the collector of the transistor 55 beyond point a (base-emitter threshold voltage of the transistor 55) shown in (b). From the voltage drop across the resistor 16 due to this current I 2, the transistor 17 connected in complement,
The gate voltage of 18 drops and the gate voltages of the IGBTs 4a and 4b drop.

【0031】図2(a)はIGBTの特性図で、ゲート
電圧をパラメータとしてコレクタ・エミッタ間電圧VCE
とコレクタ電流Ic の関係を示した図である。この図に
示すようにIGBTはゲート電圧に応じてコレクタ電流
が変化し、通常はオン電圧を小さくするために大きなゲ
ート電圧でオンするので負荷短絡等が生じると大きな過
電流が流れる。
FIG. 2A is a characteristic diagram of the IGBT, in which the collector-emitter voltage V CE is set with the gate voltage as a parameter .
And is a diagram showing the relationship between the collector current I c. As shown in this figure, the collector current of the IGBT changes according to the gate voltage, and normally it is turned on with a large gate voltage in order to reduce the on-voltage, so a large overcurrent flows when a load short circuit occurs.

【0032】しかし、本実施例では前述したように、I
GBTに過電流が流れるとIGBT4a,4bのゲート
電圧が低下してIGBT4aのオン電圧が上昇し過電流
は所定範囲内に抑制される。
However, in this embodiment, as described above, I
When an overcurrent flows through the GBT, the gate voltages of the IGBTs 4a and 4b decrease, the ON voltage of the IGBT 4a increases, and the overcurrent is suppressed within a predetermined range.

【0033】図1(b)において、IGBT4aの電流
が電流制限値になるゲート電圧まで低下させる電流I2
をI2Lとし、このI2Lの電流を流すIGBT4bの電流
1をb点とすると電流制御ループにより電流I1 はb
点に保たれるように制御される。
[0033] In FIG. 1 (b), the current is lowered to a gate voltage current IGBT4a is the current limit value I 2
Was a I 2L, current I 1 by the current control loop when the current I 1 of IGBT4b passing a current of I 2L and b point b
Controlled to be kept at the point.

【0034】このように電流制限動作を開始すると電流
2Lによってフォトカプラ32から異常信号EGが出力さ
れ、これによりタイマー33がタイムカウントを開始す
る。電流制限動作が所定時間継続して行われるとタイマ
ー33がカウントアップして出力信号LKを“0”とし、
アンド回路11のゲートを閉じ駆動指令S0 が“1”の状
態であってもトランジスタ12を強制的にオフにする。こ
れによりIGBT4a,4bのゲート電圧は負にバイア
スされ過電流はしゃ断される。
When the current limiting operation is started in this manner, the current I 2L causes the photocoupler 32 to output the abnormal signal EG, which causes the timer 33 to start time counting. When the current limiting operation is continued for a predetermined time, the timer 33 counts up and the output signal LK is set to "0",
The gate of the AND circuit 11 is closed and the transistor 12 is forcibly turned off even when the drive command S 0 is "1". As a result, the gate voltages of the IGBTs 4a and 4b are negatively biased and the overcurrent is cut off.

【0035】図2(b)は負荷が短絡された状態におい
て駆動指令S0 を“1”にした場合のタイムチャートを
示した図である。時刻t1 でS0 が“0”から“1”に
なるとゲート電圧VG が負から正に変化しIGBT4
a,4bがオンしてIGBT4aには短絡電流が流れ始
めIGBT4bのエミッタ電流I1 は急速に立上りトラ
ンジスタ55のコレクタに電流I2 が流れ電流制限動作を
開始する。この電流制限動作によりゲート電圧VG は時
刻t2 で低い値に制御され電流I1 が所定値に制御され
る。この状態が所定時間継続して時刻t3 になるとタイ
マー33の出力信号LKが“1”から“0”になりゲート
電圧VG は負に戻されIGBT4a,4bの電流は零に
なり電流I1 は零になる。
FIG. 2B is a diagram showing a time chart when the drive command S 0 is set to "1" in the state where the load is short-circuited. When S 0 changes from “0” to “1” at time t 1 , the gate voltage V G changes from negative to positive and the IGBT 4
When a and 4b are turned on, a short-circuit current starts to flow in the IGBT 4a, the emitter current I 1 of the IGBT 4b rapidly rises, and the current I 2 flows in the collector of the transistor 55 to start the current limiting operation. By this current limiting operation, the gate voltage V G is controlled to a low value at time t 2 and the current I 1 is controlled to a predetermined value. When this state continues for a predetermined time and reaches time t 3 , the output signal LK of the timer 33 changes from "1" to "0", the gate voltage V G is returned to the negative, the currents of the IGBTs 4a and 4b become zero, and the current I 1 Becomes zero.

【0036】なお、電流制限動作を行うとき、抵抗34と
コンデンサ35は遅れ回路として作用し、トランジスタ55
のゲイン(ΔI2 /ΔI1 )を大きくし図1(b)のa
−b間を狭くしたときに発振を防ぎ、安定した動作を行
わせると共に、図2(b)に示すようにゲート電圧VG
の低下する時刻t2 を遅らせる作用を行う。この遅れ回
路及びゲート抵抗51とIGBT4a,4bのゲート・エ
ミッタ間の容量による遅れ回路の作用により電流I1
電流制限値に達するまでオーバーシュートする。このオ
ーバーシュートする電流I1 は、IGBTを実際の回路
に適用する際に好都合の作用を行う。すなわち、前述し
た図9の回路のダイオード21Dに流れるリカバリー電流
による増加分(斜線部)を補う作用を行う。このように
本実施例では電流制限制御系のオーバーシュートを積極
的に利用することにより電流制限値を低く設定すること
ができる。なお、IGBTと逆並列に接続するダイオー
ドのリカバリー電流が少ないときは図1の抵抗34、コン
デンサ35を省くことが可能である。
When the current limiting operation is performed, the resistor 34 and the capacitor 35 act as a delay circuit, and the transistor 55
The gain (ΔI 2 / ΔI 1 ) of is increased to a in FIG.
Prevent oscillation when narrowed between -b, stable with to perform the operation, the gate voltage V G as shown in FIG. 2 (b)
The action of delaying the time t 2 at which Due to the action of this delay circuit and the delay circuit by the gate resistor 51 and the capacitance between the gates and the emitters of the IGBTs 4a and 4b, the current I 1 overshoots until it reaches the current limit value. This overshooting current I 1 has an advantageous effect when the IGBT is applied to an actual circuit. That is, the function of compensating for the increase (hatched portion) due to the recovery current flowing in the diode 21D of the circuit of FIG. 9 described above is performed. As described above, in this embodiment, the current limit value can be set low by positively utilizing the overshoot of the current limit control system. When the recovery current of the diode connected in antiparallel with the IGBT is small, the resistor 34 and the capacitor 35 in FIG. 1 can be omitted.

【0037】また、IGBTの温度Tc と短絡耐量時間
tの間には図3(a)のような関係にあり、温度が高く
なると耐量時間が短くなる。例えばTc が 125℃の場合
は25℃の場合に比較して耐量時間はほぼ半減する。
The relationship between the temperature T c of the IGBT and the short-circuit withstand time t is as shown in FIG. 3A, and the higher the temperature, the shorter the withstand time. For example, when T c is 125 ° C., the withstand time is almost halved as compared with the case of 25 ° C.

【0038】そこでトランジスタ55のスレッショルド電
圧が温度に応じて低下する特性を利用し、IGBTの温
度に近い場所(例えばエミッタのボンディング部が望ま
しいが少し離れた絶縁パット部でもよい)にバイポーラ
トランジスタ55を配設することにより図3(b)に示す
ように短絡電流(電流制限値)をIGBTの温度上昇に
伴って低下させ、見かけ上の短絡耐量時間を延ばすこと
ができる。図3(c)はトランジスタ55としてMOSF
ETを用いた場合を示したもので温度の影響を受けず一
定の電流となる。しかし、この場合においても抵抗52を
IGBTの温度に近い場所に配設し、正の温係数のもの
を使用して図3(b)のような特性とすることが可能で
ある。
Therefore, by utilizing the characteristic that the threshold voltage of the transistor 55 decreases with temperature, the bipolar transistor 55 is placed at a location close to the temperature of the IGBT (for example, an emitter bonding portion is desirable, but an insulating pad portion slightly apart may be used). By disposing it, the short-circuit current (current limit value) can be reduced as the temperature of the IGBT rises, as shown in FIG. 3B, and the apparent short-circuit withstand time can be extended. In FIG. 3C, the transistor 55 is a MOSF.
This shows the case where ET is used, and the current is constant without being affected by temperature. However, even in this case, it is possible to dispose the resistor 52 at a location close to the temperature of the IGBT and use a resistor having a positive temperature coefficient to obtain the characteristic shown in FIG. 3B.

【0039】なお、IGBT4aとIGBT4bをそれ
ぞれ別のチップで構成する場合、IGBT4bのゲート
電圧は抵抗52の電圧降下の分だけ低くなり、IGBT4
aに流れる主電流とIGBT4bに流れる検出電流との
比例関係が得られない場合がある。このような場合、I
GBT4bのゲートのスレッショルド電圧を電流制限が
動作するときの抵抗52の電圧降下に見合った分だけ低く
設定して、電流制限が動作する範囲において主電流と検
出電流の比例関係が成立するようにしもよい。本発明の
第2実施例を図4に示す。図4(a)は要部構成を示し
た図で、図4(b)はその作用を説明するための波形図
である。
When the IGBT 4a and the IGBT 4b are composed of different chips, the gate voltage of the IGBT 4b is lowered by the voltage drop of the resistor 52, and the IGBT 4 is
In some cases, the proportional relationship between the main current flowing in a and the detection current flowing in the IGBT 4b may not be obtained. In such a case, I
It is also possible to set the threshold voltage of the gate of the GBT 4b as low as commensurate with the voltage drop of the resistor 52 when the current limit operates so that the proportional relationship between the main current and the detected current is established in the range where the current limit operates. Good. A second embodiment of the present invention is shown in FIG. FIG. 4A is a diagram showing the configuration of the main part, and FIG. 4B is a waveform diagram for explaining the operation.

【0040】IGBTの負荷が短絡された状態において
駆動指令が与えられ時刻t1 でゲート電圧VG が負から
正になるとIGBTに短絡電流が流れ、短絡電流に比例
した検出電流I1 が流れる。これによりトランジスタ55
のコレクタにダイオード31、ゼナーダイオード44を介し
て電流I2 が流れると抵抗16に電圧降下が生じ時刻t2
でゲート電圧VG は短絡電流を電流制限値に抑制する値
まで低下する。また、抵抗37, 38を介して電流が流れ電
流制限の動作開始と同時にトランジスタ39がオンしてタ
イムディレイ回路40のタイムカウントを開始させる。所
定時間経過後の時刻t3 でタイムディレイ回路40から制
御信号cが出力され抵抗41を介してMOSFET43のゲ
ートに正の電圧が加えられる。MOSFET43のゲート
にはコンデンサ42が備えられ、そのゲート電圧は遅れを
持って立上り時刻t4 でMOSFET43は徐々に導通を
開始し、IGBTのゲート電圧VG をゼロより稍高い値
に向かって徐々に低下させる。これによりIGBTの電
流は徐々に減少して零になりその検出電流I1 も図示の
ように徐々に減少して零となる。フォトカプラ32はMO
SFET43に流れる電流により作動して異常信号EGを
出力する。この信号EGにより駆動指令の出力を中止さ
せ時刻t5 でゲート電圧VG は負にバイアスされる。こ
の第2実施例によれば過電流が所定時間継続して流れた
後、徐々に減少させるのでサージ電圧を低い値とするこ
とができる。なおゼナーダイオード44はゲート電圧を下
げすぎないようにリミットするためのもので抵抗で代替
してもよく省略することも可能である。また、オーバー
シュート量を調節するための遅れ回路はトランジスタ55
の後段に増幅回路等を設けてその部分に追加することが
できる。
When a drive command is given in the state where the load of the IGBT is short-circuited and the gate voltage V G changes from negative to positive at time t 1 , a short-circuit current flows in the IGBT and a detection current I 1 proportional to the short-circuit current flows. This allows the transistor 55
When the current I 2 flows through the collector of the diode through the diode 31 and the Zener diode 44, a voltage drop occurs in the resistor 16 at time t 2
Thus, the gate voltage V G drops to a value that limits the short circuit current to the current limit value. Further, a current flows through the resistors 37 and 38, and at the same time when the current limiting operation starts, the transistor 39 is turned on to start the time counting of the time delay circuit 40. At time t 3 after the lapse of a predetermined time, the control signal c is output from the time delay circuit 40 and a positive voltage is applied to the gate of the MOSFET 43 via the resistor 41. The gate of the MOSFET 43 is provided with a capacitor 42, the gate voltage of which is delayed, and the MOSFET 43 gradually starts to conduct at a rising time t 4 , gradually increasing the gate voltage V G of the IGBT toward a value slightly higher than zero. Lower. As a result, the current of the IGBT gradually decreases to zero, and the detected current I 1 also gradually decreases to zero as shown in the figure. Photo coupler 32 is MO
It operates by the current flowing through the SFET 43 and outputs an abnormal signal EG. The output of the drive command is stopped by this signal EG, and the gate voltage V G is negatively biased at time t 5 . According to the second embodiment, after the overcurrent continues to flow for a predetermined time, the overcurrent is gradually reduced, so that the surge voltage can be set to a low value. The Zener diode 44 is for limiting the gate voltage so as not to drop too much, and may be replaced by a resistor or may be omitted. Also, the delay circuit for adjusting the amount of overshoot is a transistor 55
An amplifier circuit or the like can be provided in the subsequent stage and added to that portion.

【0041】また、本発明は、IGBT4a,4bと、
トランジスタ55及び抵抗52, 56で成るレベル検出部を1
つのパッケージ内に収納したIGBTモジュールとして
構成することで主回路構成の自由度の大きい使い勝手の
良いスイッチ装置とすることができる。すなわち、この
IGBTモジュールを並列接続して使用する場合に最も
早く動作するレベル検出部の出力信号により並列接続し
た全てのIGBTのゲート電圧を抑制して過電流保護す
ることが可能になり、大容量化した場合でも容易に過電
流保護を行うことが可能となる。
The present invention also includes IGBTs 4a and 4b,
1 level detector consisting of transistor 55 and resistors 52 and 56
By configuring as an IGBT module housed in one package, a switch device with a large degree of freedom in the main circuit configuration and good usability can be obtained. That is, when the IGBT modules are used in parallel connection, the output signal of the level detecting section that operates fastest can suppress the gate voltage of all the IGBTs connected in parallel to protect the overcurrent, and thus the large capacity Even in the case of the change, it becomes possible to easily perform the overcurrent protection.

【0042】[0042]

【発明の効果】本発明の保護機能を備えたスイッチ装置
によれば、負荷短絡等によりトランジスタに過電流が流
れたとき、所定電流に制限され、これと同時に異常信号
を出力し、この状態が所定時間継続したときトランジス
タの駆動電圧をオフ状態にして電流を零にするので確実
にトランジスタの過電流保護を行うことができる。
According to the switch device having the protection function of the present invention, when an overcurrent flows through the transistor due to a load short circuit or the like, it is limited to a predetermined current, and at the same time, an abnormal signal is output, and this state is When it continues for a predetermined time, the drive voltage of the transistor is turned off and the current is made zero, so that the overcurrent protection of the transistor can be surely performed.

【0043】また、トランジスタに流れる主電流を第2
のトランジスタで検出するとき、電流制限領域の主電流
に対して比例特性を良くすることができる。また、主回
路構成の自由度が大きくなりトランジスタを並列接続し
て大容量化した場合にも容易に過電流保護を行うことが
可能になる。また、トランジスタの温度が上昇した場合
でも確実に過電流保護を行うことができる。また、過電
流をしゃ断するときのサージ電圧を抑制することができ
るので更に信頼性の高い保護機能を備えたスイッチ装置
を提供することができる。
The main current flowing through the transistor is set to the second
When it is detected by the transistor, the proportional characteristic can be improved with respect to the main current in the current limiting region. Further, the degree of freedom of the main circuit configuration is increased, and it becomes possible to easily perform overcurrent protection even when transistors are connected in parallel to increase the capacity. Further, even when the temperature of the transistor rises, the overcurrent protection can be surely performed. Further, since the surge voltage when shutting off the overcurrent can be suppressed, it is possible to provide a switch device having a more reliable protection function.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の保護機能を備えたスイッチ装置の第1
実施例を示す図で(a)はその構成図(b)は要部の特
性図
FIG. 1 is a first switch device having a protection function according to the present invention.
The figure which shows an Example, (a) is the block diagram, (b) is the characteristic view of the principal part.

【図2】上記第1実施例の作用を説明するための図で
(a)はIGBTの特性図(b)は動作波形図
FIG. 2 is a diagram for explaining the operation of the first embodiment, (a) is a characteristic diagram of an IGBT, and (b) is an operation waveform diagram.

【図3】上記第1実施例の他の作用を説明するための図
で(a)はIGBTの特性図(b)(c)は電流波形図
FIG. 3 is a diagram for explaining another operation of the first embodiment, (a) is a characteristic diagram of the IGBT, (b) and (c) are current waveform diagrams.

【図4】本発明の第2実施例を示す図で(a)はその要
部構成図(b)は動作波形図
FIG. 4 is a diagram showing a second embodiment of the present invention, FIG. 4A is a configuration diagram of a main part thereof, and FIG. 4B is an operation waveform diagram.

【図5】技術的背景を説明するための図で(a)はIG
BTの特性図(b)はIGBTが使用される一般的な主
回路構成図
FIG. 5 is a diagram for explaining the technical background, in which (a) is an IG.
The characteristic diagram (b) of the BT is a general main circuit configuration diagram in which the IGBT is used.

【図6】IGBTの過電流に対する耐量時間を示す特性
図で、その試験回路を一緒に示している。
FIG. 6 is a characteristic diagram showing the withstand time of an IGBT against overcurrent, and also shows its test circuit.

【図7】従来の過電流保護機能を備えたIGBTを示す
図で(a)はその要部構成図(b)は負荷短絡耐量分布
図(c)は負荷短絡試験波形図(d)(e)は要部(N
LU)の具体的構成図
7A and 7B are diagrams showing a conventional IGBT having an overcurrent protection function, FIG. 7A is a configuration diagram of a main part thereof, FIG. 7B is a load short circuit withstand distribution diagram, and FIG. ) Is the main part (N
LU) concrete configuration diagram

【図8】上記従来構成の問題点を説明するための特性図FIG. 8 is a characteristic diagram for explaining the problems of the above conventional configuration.

【図9】IGBTを使用した主回路の動作上における問
題を説明するための主回路要部構成図と動作波形図を一
緒に示した図
FIG. 9 is a diagram showing a main circuit configuration diagram and an operation waveform diagram together for explaining a problem in operation of a main circuit using an IGBT.

【符号の説明】[Explanation of symbols]

4…IGBT、4a…主IGBT、4b…センスIGB
T、11…アンド回路、12,14,15,17,18,39,55…トランジ
スタ、13,32 …フォトカプラ、16,34,36,37,38,41,51,5
2,56…抵抗、19,20 …ゲート電源、31…ダイオード、33
…タイマー、35…コンデンサ、43…MOSFET、44…
ゼナーダイオード。
4 ... IGBT, 4a ... Main IGBT, 4b ... Sense IGBT
T, 11 ... AND circuit, 12,14,15,17,18,39,55 ... Transistor, 13,32 ... Photocoupler, 16,34,36,37,38,41,51,5
2,56 ... Resistance, 19,20 ... Gate power supply, 31 ... Diode, 33
… Timer, 35… Capacitor, 43… MOSFET, 44…
Zener diode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 秀島 誠 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Makoto Hideshima No. 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Tamagawa factory

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 駆動電圧に応じて主電流を制御すること
の可能なトランジスタと、上記主電流に対応した検出電
圧を出力する電流検出手段を備えた装置において、 前記検出電圧が設定電圧を越える範囲で前記検出電圧に
比例した制御信号を出力するレベル検出手段と、上記制
御信号により前記駆動電圧を調節して前記主電流を制限
制御する電流制御手段と、前記制御信号が出力されたと
き異常信号を出力し、この異常信号により前記駆動電圧
をオフ状態に制御して前記主電流を零にする駆動指令制
御手段を設けたことを特徴とする保護機能を備えたスイ
ッチ装置。
1. A device comprising a transistor capable of controlling a main current according to a drive voltage and a current detection means for outputting a detection voltage corresponding to the main current, wherein the detection voltage exceeds a set voltage. Level detection means for outputting a control signal proportional to the detected voltage in a range, current control means for limiting the main current by adjusting the drive voltage by the control signal, and abnormal when the control signal is output A switch device having a protection function, which is provided with drive command control means for outputting a signal and controlling the drive voltage to an off state by this abnormal signal to make the main current zero.
【請求項2】 前記電流検出手段は前記トランジスタに
並列接続されエミッタに前記検出電圧を出力する電圧駆
動形の第2のトランジスタで構成すると共に、この第2
のトランジスタのゲートのスレッショルド電圧を前記ト
ランジスタのゲートのスレッショルド電圧より低く設定
することを特徴とする請求項1記載の保護機能を備えた
スイッチ装置。
2. The current detecting means is composed of a voltage-driven second transistor which is connected in parallel with the transistor and outputs the detection voltage to an emitter.
2. The switch device having a protection function according to claim 1, wherein the threshold voltage of the gate of the transistor is set lower than the threshold voltage of the gate of the transistor.
【請求項3】 前記トランジスタと前記電流検出手段と
前記レベル検出手段を1つの容器内に収納することを特
徴とする請求項1記載の保護機能を備えたスイッチ装
置。
3. The switch device having a protection function according to claim 1, wherein the transistor, the current detecting means, and the level detecting means are housed in a single container.
【請求項4】 前記レベル検出手段の前記設定電圧を前
記トランジスタの温度に応じて低下するようにしたこと
を特徴とする請求項3記載の保護機能を備えたスイッチ
装置。
4. A switch device having a protection function according to claim 3, wherein the set voltage of the level detecting means is lowered according to the temperature of the transistor.
【請求項5】 前記請求項1記載の保護機能を備えたス
イッチ装置に、前記レベル検出手段から制御信号が所定
時間継続して出力されたとき、前記駆動電圧を徐々に低
下して主電流を零にする電流しゃ断手段を設けたことを
特徴とする保護機能を備えたスイッチ装置。
5. When the control signal is continuously output from the level detection means for a predetermined time to the switch device having the protection function according to claim 1, the drive voltage is gradually reduced to reduce the main current. A switch device having a protection function, characterized in that it is provided with a current interruption means for making it zero.
JP25030892A 1992-09-21 1992-09-21 Switch device with protection function Expired - Fee Related JP3325303B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP25030892A JP3325303B2 (en) 1992-09-21 1992-09-21 Switch device with protection function
US08/121,641 US5485341A (en) 1992-09-21 1993-09-16 Power transistor overcurrent protection circuit
EP93307423A EP0599455B1 (en) 1992-09-21 1993-09-20 Power transistor overcurrent protection circuit
KR1019930019063A KR970003185B1 (en) 1992-09-21 1993-09-20 Power transistor overcurrent protection circuit
DE69310679T DE69310679T2 (en) 1992-09-21 1993-09-20 Overcurrent protection circuit for a power transistor
AU47490/93A AU663972B2 (en) 1992-09-21 1993-09-21 Power transistor overcurrent protection circuit
CN93119033A CN1049770C (en) 1992-09-21 1993-09-21 Power transistor overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25030892A JP3325303B2 (en) 1992-09-21 1992-09-21 Switch device with protection function

Publications (2)

Publication Number Publication Date
JPH06105448A true JPH06105448A (en) 1994-04-15
JP3325303B2 JP3325303B2 (en) 2002-09-17

Family

ID=17205978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25030892A Expired - Fee Related JP3325303B2 (en) 1992-09-21 1992-09-21 Switch device with protection function

Country Status (1)

Country Link
JP (1) JP3325303B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209519A (en) * 1993-01-08 1994-07-26 Honda Motor Co Ltd Overcurrent protective circuit
DE19825211C2 (en) * 1997-10-02 2001-09-13 Mitsubishi Electric Corp Semiconductor circuit
JP2010220325A (en) * 2009-03-13 2010-09-30 Ntt Facilities Inc Transistor drive circuit, semiconductor circuit breaker, and transistor driving method
CN110521122A (en) * 2017-10-17 2019-11-29 富士电机株式会社 Overcurrent detecting device, control device and overcurrent detection method
CN115296272A (en) * 2022-10-08 2022-11-04 美世乐(广东)新能源科技有限公司 Overcurrent protection method of inverter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290795A (en) * 2011-08-30 2011-12-21 东莞市精诚电能设备有限公司 IGBT (insulated gate bipolar translator) driver with good protection effect

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209519A (en) * 1993-01-08 1994-07-26 Honda Motor Co Ltd Overcurrent protective circuit
DE19825211C2 (en) * 1997-10-02 2001-09-13 Mitsubishi Electric Corp Semiconductor circuit
JP2010220325A (en) * 2009-03-13 2010-09-30 Ntt Facilities Inc Transistor drive circuit, semiconductor circuit breaker, and transistor driving method
CN110521122A (en) * 2017-10-17 2019-11-29 富士电机株式会社 Overcurrent detecting device, control device and overcurrent detection method
CN110521122B (en) * 2017-10-17 2023-06-13 富士电机株式会社 Overcurrent detection device, control device, and overcurrent detection method
CN115296272A (en) * 2022-10-08 2022-11-04 美世乐(广东)新能源科技有限公司 Overcurrent protection method of inverter
CN115296272B (en) * 2022-10-08 2023-01-06 美世乐(广东)新能源科技有限公司 Overcurrent protection method of inverter

Also Published As

Publication number Publication date
JP3325303B2 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
US5485341A (en) Power transistor overcurrent protection circuit
US7710187B2 (en) Gate drive circuit
US20060044025A1 (en) Power transistor control device
JP5634622B2 (en) Gate drive circuit
JP3645220B2 (en) Power module
WO2014136252A1 (en) Semiconductor device
US8503146B1 (en) Gate driver with short-circuit protection
CN113056864B (en) power conversion device
JPH0653795A (en) Semiconductor device
Weis et al. A new gate driver circuit for improved turn-off characteristics of high current IGBT modules
JPH06105448A (en) Switch device with protecting function
WO2023135885A1 (en) Driving device of semiconductor switching element and power conversion device
US5945868A (en) Power semiconductor device and method for increasing turn-on time of the power semiconductor device
JP4413482B2 (en) Power semiconductor element drive circuit
US11496041B2 (en) Gate drive device, gate drive method, power semiconductor module, and electric power conversion device
JP2985431B2 (en) Transistor overcurrent protection circuit
JP3598870B2 (en) Drive circuit
JP2022041081A (en) Semiconductor device
JP2002153043A (en) Gate-driving device for voltage-driving semiconductor element
EP0920114B1 (en) Power converter wherein mos gate semiconductor device is used
JP3340786B2 (en) Power transistor overcurrent protection circuit
JPH0685496B2 (en) Gate drive circuit for electrostatic induction type self-extinguishing device
US20230053929A1 (en) Driving apparatus
JP7533621B2 (en) Driving device for voltage-controlled semiconductor device
JP2875563B2 (en) Bridge type conversion circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees