JPH05102518A - 半導体リレーの製造方法 - Google Patents
半導体リレーの製造方法Info
- Publication number
- JPH05102518A JPH05102518A JP25733591A JP25733591A JPH05102518A JP H05102518 A JPH05102518 A JP H05102518A JP 25733591 A JP25733591 A JP 25733591A JP 25733591 A JP25733591 A JP 25733591A JP H05102518 A JPH05102518 A JP H05102518A
- Authority
- JP
- Japan
- Prior art keywords
- molding
- lead frame
- semiconductor relay
- light emitting
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【目的】多品種の半導体リレーの製造を可能にするとと
もに、成形の際の外力によって生ずるリードフレーム間
ギャップのばらつきを抑えることにある。 【構成】入出力素子が対向型となっている半導体リレー
の製造にあたり、モールド形成を行う際の入力端子と出
力端子を形成するリードフレーム２，５間にスペーサー
６，７を介在させる。次に、モールド成形金型１０，１
１およびモールド成形材１２を用いてモールディングを
行う。これにより、発光ダイオード１と光起電力素子３
のギャップは、ほぼ一定となる。このスペーサー６，７
の種類を変えるだけで、リードフレーム２，５および成
形金型１０，１１を共用化する。
もに、成形の際の外力によって生ずるリードフレーム間
ギャップのばらつきを抑えることにある。 【構成】入出力素子が対向型となっている半導体リレー
の製造にあたり、モールド形成を行う際の入力端子と出
力端子を形成するリードフレーム２，５間にスペーサー
６，７を介在させる。次に、モールド成形金型１０，１
１およびモールド成形材１２を用いてモールディングを
行う。これにより、発光ダイオード１と光起電力素子３
のギャップは、ほぼ一定となる。このスペーサー６，７
の種類を変えるだけで、リードフレーム２，５および成
形金型１０，１１を共用化する。
Description
【０００１】
【産業上の利用分野】本発明は半導体リレーの製造方法
に関し、特に発光素子や受光素子と半導体素子により形
成される半導体リレーの製造方法に関する。
に関し、特に発光素子や受光素子と半導体素子により形
成される半導体リレーの製造方法に関する。
【０００２】
【従来の技術】従来、かかる半導体リレーの製造方法
は、特性の異なるリレー毎に素子を搭載するリードフレ
ームを変更し、それに伴ってモールド成形金型を取り替
えている。
は、特性の異なるリレー毎に素子を搭載するリードフレ
ームを変更し、それに伴ってモールド成形金型を取り替
えている。
【０００３】図３は従来の一例を説明するための半導体
リレーの断面図である。図３に示すように、従来の半導
体リレーの製造方法は、まず入力電流で発光する発光ダ
イオード１を搭載するリードフレーム２ａと発光ダイオ
ード１から発せられた光を受光して電圧を発生する光起
電力素子３および金線１３で接続された光起電力素子３
の起電力で動作するＭＯＳＦＥＴ素子４を搭載したリー
ドフレーム５ａとを対向配置する。これらの素子は予め
凹状に加工された２種類のリードフレーム２ａ，５ａの
くぼみの底面に搭載される。次に、それらの素子を対向
構造に溶接・固定した後、モールド成形金型１０ａ，１
１ａを用い、モールド成形材１２でモールディングす
る。従って、従来の半導体リレーはリードフレーム２
ａ，５ａの形状によりリードフレーム２ａ，５ａ上の素
子間の対向ギャップが形成される。
リレーの断面図である。図３に示すように、従来の半導
体リレーの製造方法は、まず入力電流で発光する発光ダ
イオード１を搭載するリードフレーム２ａと発光ダイオ
ード１から発せられた光を受光して電圧を発生する光起
電力素子３および金線１３で接続された光起電力素子３
の起電力で動作するＭＯＳＦＥＴ素子４を搭載したリー
ドフレーム５ａとを対向配置する。これらの素子は予め
凹状に加工された２種類のリードフレーム２ａ，５ａの
くぼみの底面に搭載される。次に、それらの素子を対向
構造に溶接・固定した後、モールド成形金型１０ａ，１
１ａを用い、モールド成形材１２でモールディングす
る。従って、従来の半導体リレーはリードフレーム２
ａ，５ａの形状によりリードフレーム２ａ，５ａ上の素
子間の対向ギャップが形成される。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
リレーの製造方法は、予め凹状に加工したリードフレー
ムによって素子間の対向ギャップが決定される。従っ
て、１種類のリードフレームに対して同一の素子を用い
た場合は、対向ギャップに起因する電気的特性が１種類
の半導体リレーしか製造できないという欠点がある。ま
た、対向ギャップに起因する電気的特性を満足できない
場合は、新たなリードフレームを作り直すため、開発に
多くの時間と費用を費やさなくてはならないという欠点
がある。
リレーの製造方法は、予め凹状に加工したリードフレー
ムによって素子間の対向ギャップが決定される。従っ
て、１種類のリードフレームに対して同一の素子を用い
た場合は、対向ギャップに起因する電気的特性が１種類
の半導体リレーしか製造できないという欠点がある。ま
た、対向ギャップに起因する電気的特性を満足できない
場合は、新たなリードフレームを作り直すため、開発に
多くの時間と費用を費やさなくてはならないという欠点
がある。
【０００５】本発明の目的は、かかるリードフレームや
モールド成形金型を共用した多品種の半導体リレーを製
造できるとともに、リードフレーム間ギャップのばらつ
きを抑えることのできる半導体リレーの製造方法を提供
することにある。
モールド成形金型を共用した多品種の半導体リレーを製
造できるとともに、リードフレーム間ギャップのばらつ
きを抑えることのできる半導体リレーの製造方法を提供
することにある。
【０００６】
【課題を解決するための手段】本発明の半導体リレーの
製造方法は、入力電流で発光する発光ダイオードを搭載
した第１のリードフレームと前記発光ダイオードに対向
配置され且つ前記発光ダイオードから発せられた光を受
光して電圧を発生する光起電力素子および前記光起電力
素子の起電力で動作するＭＯＳＦＥＴ素子を搭載した第
２のリードフレームとの間にスペーサーを介して対向ギ
ャップを形成する工程と、前記ダイオード等の素子部を
モールド成形材およびモールド成形金型を用いてモール
ドする工程と、前記モールド成形金型および前記スペー
サーを取り除く工程と、前記リードフレームの一部を切
断する工程とを含んで構成される。
製造方法は、入力電流で発光する発光ダイオードを搭載
した第１のリードフレームと前記発光ダイオードに対向
配置され且つ前記発光ダイオードから発せられた光を受
光して電圧を発生する光起電力素子および前記光起電力
素子の起電力で動作するＭＯＳＦＥＴ素子を搭載した第
２のリードフレームとの間にスペーサーを介して対向ギ
ャップを形成する工程と、前記ダイオード等の素子部を
モールド成形材およびモールド成形金型を用いてモール
ドする工程と、前記モールド成形金型および前記スペー
サーを取り除く工程と、前記リードフレームの一部を切
断する工程とを含んで構成される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例を説明するための
半導体リレーの断面図である。図１に示すように、本実
施例はまず発光ダイオード１を第１のリードフレーム２
に搭載し、金線１３を介して電気的に接続する。また、
光起電力素子３とＭＯＳＦＥＴ素子４は第２のリードフ
レーム５に搭載し、金線１３を介して電気的接続を行
う。次に、これら第１，第２のリードフレーム２，５を
対向させ、スペーサー６，７を介して固定ピン８，９で
固定する。更に、固定ピン８，９で仮止めされた第１，
第２のリードフレーム２，５は、上下からのモールド成
形金型１０，１１を用い、モールド成形材１２を注入し
てモールディングされる。しかる後、モールド成形金型
１０，１１をはずし、固定ピン８，９とスペーサー６，
７を取り除いてから、第１，第２のリードフレーム２，
５の両端の切断を行うことにより、半導体リレーとして
完成する。
半導体リレーの断面図である。図１に示すように、本実
施例はまず発光ダイオード１を第１のリードフレーム２
に搭載し、金線１３を介して電気的に接続する。また、
光起電力素子３とＭＯＳＦＥＴ素子４は第２のリードフ
レーム５に搭載し、金線１３を介して電気的接続を行
う。次に、これら第１，第２のリードフレーム２，５を
対向させ、スペーサー６，７を介して固定ピン８，９で
固定する。更に、固定ピン８，９で仮止めされた第１，
第２のリードフレーム２，５は、上下からのモールド成
形金型１０，１１を用い、モールド成形材１２を注入し
てモールディングされる。しかる後、モールド成形金型
１０，１１をはずし、固定ピン８，９とスペーサー６，
７を取り除いてから、第１，第２のリードフレーム２，
５の両端の切断を行うことにより、半導体リレーとして
完成する。
【０００９】この半導体リレーにおいて、発光ダイオー
ド１は入力側リードフレーム２側に形成された入力端子
への入力信号により発光する。この光を受光した光起電
力素子３は光起電圧を発生するので、この光起電圧が金
線１３よりＭＯＳＦＥＴ素子４をＯＮさせる。このＭＯ
ＳＦＥＴ素子４がＯＮすると、出力側リードフレーム５
に形成された出力端子間が導通されるので、リレーとし
て機能することになる。
ド１は入力側リードフレーム２側に形成された入力端子
への入力信号により発光する。この光を受光した光起電
力素子３は光起電圧を発生するので、この光起電圧が金
線１３よりＭＯＳＦＥＴ素子４をＯＮさせる。このＭＯ
ＳＦＥＴ素子４がＯＮすると、出力側リードフレーム５
に形成された出力端子間が導通されるので、リレーとし
て機能することになる。
【００１０】このように、本実施例によれば、スペーサ
ー６，７を介在させるので、フレーム間ギャップのばら
つきが解消される。また、種類（特性）の異なる半導体
リレーを製造する場合、リードフレーム２，５間に介在
させるスペーサー６，７の厚さを異ならせることにより
管理することができ、リードフレーム２，５やモールド
成形金型１０，１１を共用化することができる。
ー６，７を介在させるので、フレーム間ギャップのばら
つきが解消される。また、種類（特性）の異なる半導体
リレーを製造する場合、リードフレーム２，５間に介在
させるスペーサー６，７の厚さを異ならせることにより
管理することができ、リードフレーム２，５やモールド
成形金型１０，１１を共用化することができる。
【００１１】図２は本発明の他の実施例を説明するため
の半導体リレーの断面図である。図２に示すように、本
実施例も前述した図１の一実施例と同様、第１，第２の
リードフレーム２，５は、スペーサー６，７を介して固
定ピン８，９によって仮止めされ、モールド成形金型１
０，１１を取り付けてから、モールド成形材１２を注入
してモールド成形される。本実施例が前述した一実施例
と比較して異なるのは、予めリードフレーム５に光起電
力素子３およびＭＯＳＦＥＴ素子４を取り付ける他に、
ガラス等からなる絶縁スペーサー１４を搭載し、リード
フレーム２と接着してからモールド成形を行うことにあ
る。本実施例によれば、絶縁スペーサー１４を介在させ
るので、一層リードフレーム間ギャップのばらつきを抑
制することができる。
の半導体リレーの断面図である。図２に示すように、本
実施例も前述した図１の一実施例と同様、第１，第２の
リードフレーム２，５は、スペーサー６，７を介して固
定ピン８，９によって仮止めされ、モールド成形金型１
０，１１を取り付けてから、モールド成形材１２を注入
してモールド成形される。本実施例が前述した一実施例
と比較して異なるのは、予めリードフレーム５に光起電
力素子３およびＭＯＳＦＥＴ素子４を取り付ける他に、
ガラス等からなる絶縁スペーサー１４を搭載し、リード
フレーム２と接着してからモールド成形を行うことにあ
る。本実施例によれば、絶縁スペーサー１４を介在させ
るので、一層リードフレーム間ギャップのばらつきを抑
制することができる。
【００１２】
【発明の効果】以上説明したように、本発明の半導体リ
レーの製造方法は、入出力リードフレーム間のギャップ
をリードフレーム間に保持されたスペーサーで管理する
ことにより、スペーサーを交換するだけでリードフレー
ムおよびモールド成形金型を共用することができ、多品
種の半導体リレーを製造することができるという効果が
ある。また、本発明はモールド成形を行う際、スペーサ
ーを介在させているので、モールド材の射出圧力および
リードフレームの反りによって発生するリードフレーム
間ギャップのばらつきを抑制することができるという効
果がある。
レーの製造方法は、入出力リードフレーム間のギャップ
をリードフレーム間に保持されたスペーサーで管理する
ことにより、スペーサーを交換するだけでリードフレー
ムおよびモールド成形金型を共用することができ、多品
種の半導体リレーを製造することができるという効果が
ある。また、本発明はモールド成形を行う際、スペーサ
ーを介在させているので、モールド材の射出圧力および
リードフレームの反りによって発生するリードフレーム
間ギャップのばらつきを抑制することができるという効
果がある。
【図１】本発明の一実施例を説明するための半導体リレ
ーの断面図である。
ーの断面図である。
【図２】本発明の他の実施例を説明するための半導体リ
レーの断面図である。
レーの断面図である。
【図３】従来の一例を説明するための半導体リレーの断
面図である。
面図である。
１ 発光ダイオード ２，５ リードフレーム ３ 光起電力素子 ４ ＭＯＳＦＥＴ素子 ６，７ スペーサー ８，９ 固定ピン １０，１１ モールド成形金型 １２ モールド成形材 １３ 金線 １４ 絶縁スペーサー
Claims (1)
- 【請求項１】 入力電流で発光する発光ダイオードを搭
載した第１のリードフレームと前記発光ダイオードに対
向配置され且つ前記発光ダイオードから発せられた光を
受光して電圧を発生する光起電力素子および前記光起電
力素子の起電力で動作するＭＯＳＦＥＴ素子を搭載した
第２のリードフレームとの間にスペーサーを介して対向
ギャップを形成する工程と、前記ダイオード等の素子部
をモールド成形材およびモールド成形金型を用いてモー
ルドする工程と、前記モールド成形金型および前記スペ
ーサーを取り除く工程と、前記リードフレームの一部を
切断する工程とを含むことを特徴とする半導体リレーの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25733591A JPH05102518A (ja) | 1991-10-04 | 1991-10-04 | 半導体リレーの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25733591A JPH05102518A (ja) | 1991-10-04 | 1991-10-04 | 半導体リレーの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102518A true JPH05102518A (ja) | 1993-04-23 |
Family
ID=17304936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25733591A Pending JPH05102518A (ja) | 1991-10-04 | 1991-10-04 | 半導体リレーの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102518A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009086294A2 (en) * | 2007-12-21 | 2009-07-09 | Solfocus, Inc. | Leadframe receiver package for solar concentrator |
| US7985921B2 (en) | 2007-11-14 | 2011-07-26 | Solfocus, Inc. | Systems to retain an optical element on a solar cell |
| US9012771B1 (en) | 2009-09-03 | 2015-04-21 | Suncore Photovoltaics, Inc. | Solar cell receiver subassembly with a heat shield for use in a concentrating solar system |
| US9331228B2 (en) | 2008-02-11 | 2016-05-03 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
| US9806215B2 (en) | 2009-09-03 | 2017-10-31 | Suncore Photovoltaics, Inc. | Encapsulated concentrated photovoltaic system subassembly for III-V semiconductor solar cells |
| US9923112B2 (en) | 2008-02-11 | 2018-03-20 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
-
1991
- 1991-10-04 JP JP25733591A patent/JPH05102518A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985921B2 (en) | 2007-11-14 | 2011-07-26 | Solfocus, Inc. | Systems to retain an optical element on a solar cell |
| WO2009086294A2 (en) * | 2007-12-21 | 2009-07-09 | Solfocus, Inc. | Leadframe receiver package for solar concentrator |
| WO2009086294A3 (en) * | 2007-12-21 | 2009-10-22 | Solfocus, Inc. | Leadframe receiver package for solar concentrator |
| US9331228B2 (en) | 2008-02-11 | 2016-05-03 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
| US9923112B2 (en) | 2008-02-11 | 2018-03-20 | Suncore Photovoltaics, Inc. | Concentrated photovoltaic system modules using III-V semiconductor solar cells |
| US9012771B1 (en) | 2009-09-03 | 2015-04-21 | Suncore Photovoltaics, Inc. | Solar cell receiver subassembly with a heat shield for use in a concentrating solar system |
| US9806215B2 (en) | 2009-09-03 | 2017-10-31 | Suncore Photovoltaics, Inc. | Encapsulated concentrated photovoltaic system subassembly for III-V semiconductor solar cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3413713A (en) | Plastic encapsulated transistor and method of making same | |
| JPH05102518A (ja) | 半導体リレーの製造方法 | |
| US5508232A (en) | Method of manufacturing a semiconductor device | |
| JPH05110128A (ja) | 光電リレーの構造 | |
| JPS63258050A (ja) | 半導体装置 | |
| US5304818A (en) | Lead frame | |
| JP4840893B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JPH061797B2 (ja) | リードフレームの製造方法 | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20030098503A1 (en) | Frame for semiconductor package | |
| JPH0228966A (ja) | 半導体装置 | |
| JPH0786489A (ja) | 樹脂モールド型半導体装置 | |
| JPH04284656A (ja) | 樹脂封止形半導体装置およびリードフレーム | |
| JP3185354B2 (ja) | 半導体装置の製造方法及び半導体装置の樹脂封止装置 | |
| JPS5921050A (ja) | 半導体装置の製造方法 | |
| JPS6340351A (ja) | リ−ドフレ−ム | |
| JPS5978537A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS55151343A (en) | Fabricating method of semiconductor device | |
| JPH0463444A (ja) | 半導体記憶装置の製造装置 | |
| JPH0348453A (ja) | 半導体装置の製造方法 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH05259333A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6246281Y2 (ja) | ||
| JPS6217383B2 (ja) | ||
| JP3161447B2 (ja) | リードフレーム |