JPH05102316A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05102316A
JPH05102316A JP25952691A JP25952691A JPH05102316A JP H05102316 A JPH05102316 A JP H05102316A JP 25952691 A JP25952691 A JP 25952691A JP 25952691 A JP25952691 A JP 25952691A JP H05102316 A JPH05102316 A JP H05102316A
Authority
JP
Japan
Prior art keywords
metal
metal film
film
connection hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25952691A
Other languages
Japanese (ja)
Inventor
Hiroshi Kudo
寛 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25952691A priority Critical patent/JPH05102316A/en
Publication of JPH05102316A publication Critical patent/JPH05102316A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To form fine metal wiring wherein the flatness of its surface is not damaged or the resistance of its surface does not become high and the reliability formation method of the fine metal wiring. CONSTITUTION:A first metal film 5 is formed, by a sputtering method, on an insulating film 4 in which a connecting hole 4a has been formed on a semiconductor substrate 1 or lower-layer wiring 3A; it is irradiated with a laser beam; it is heated and melted; the connecting hole 4a is filled with a metal; the first metal film is etched and removed; and the metal with which the connecting hole 4a has been filled is left as a plug 5A. Then, a second metal film 6 is formed on the insulating film 4 and on the plug 5A; it is patterned; and upper-layer wiring 6A is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、
特に微細金属配線の形成方法に関する。近年、半導体装
置は高集積・高密度化の要求に対応してパターンの微細
化が進められており、そのために配線・素子間や各層配
線間の接続孔(コンタクトホール、ビアホール)の寸法
が極めて小さくなって来た。接続孔が極めて小さい場
合、配線用の金属膜(主としてアルミニウム膜)をスパ
ッタリング法で形成する際に接続孔側壁への金属の付着
が充分でなく、コンタクトの信頼性が低下する、配線表
面に深い凹部を生じてこの配線上に形成する絶縁膜(パ
ッシベーション膜等)に悪影響を及ぼす、等の問題があ
る。従って、微細金属配線は接続孔が金属で完全に充填
され、且つ配線表面が平坦であることが望まれている。
BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
In particular, it relates to a method for forming fine metal wiring. In recent years, semiconductor devices are being miniaturized in response to the demand for high integration and high density. For this reason, the dimensions of connection holes (contact holes, via holes) between wirings / elements and between layers are extremely small. It's getting smaller. If the contact hole is extremely small, the adhesion of the metal to the sidewall of the contact hole is insufficient when the metal film for wiring (mainly aluminum film) is formed by the sputtering method, and the reliability of the contact deteriorates. There is a problem such that a recess is formed and an insulating film (passivation film or the like) formed on the wiring is adversely affected. Therefore, it is desired that the connection hole of the fine metal wiring be completely filled with metal and that the wiring surface be flat.

【0002】[0002]

【従来の技術】微細金属配線の形成方法の従来例を二例
説明する。いずれも接続孔を金属で充填し、且つ配線表
面を平坦とするものである。
2. Description of the Related Art Two conventional examples of methods for forming fine metal wiring will be described. In both cases, the connection hole is filled with metal and the wiring surface is made flat.

【0003】第一例: 先ず接続孔を設けた絶縁膜上に
スパッタリング法によりアルミニウム(又はアルミニウ
ム合金)を被着し、配線用のアルミニウム膜を形成す
る。この際、上述のように接続孔部ではアルミニウム膜
に深い凹部を生じる。次にアルミニウム膜にエキシマレ
ーザ光のビームを照射してアルミニウムを溶融させる。
その結果、アルミニウム膜の深い凹部は溶融アルミニウ
ムにより埋め込まれ、表面は平坦となる。アルミニウム
が固化した後、このアルミニウム膜をリソグラフィ法に
よりパターニングして所望の配線を得る。尚、この方法
は特開昭63−048843号公報にて開示されている。
First Example: First, aluminum (or aluminum alloy) is deposited on an insulating film having connection holes by a sputtering method to form an aluminum film for wiring. At this time, as described above, a deep recess is formed in the aluminum film in the connection hole. Next, the aluminum film is irradiated with a beam of excimer laser light to melt the aluminum.
As a result, the deep recesses of the aluminum film are filled with molten aluminum and the surface becomes flat. After the aluminum is solidified, the aluminum film is patterned by a lithography method to obtain a desired wiring. This method is disclosed in Japanese Patent Laid-Open No. 63-088443.

【0004】第二例: これは多層配線構造における上
層配線の形成に適用される方法である。先ずアルミニウ
ム又は少量のSi等を含有するアルミニウム合金からなる
下層配線上に接続孔を有する絶縁膜の表面に、高温スパ
ッタリング法により比較的多量のSi又はGe、Cu等を含有
したアルミニウム合金を被着し、上層配線用のアルミニ
ウム合金膜を形成する。この際、基板加熱温度をこのア
ルミニウム合金の融点近傍とすることにより、下層配線
は溶融せず、被着するアルミニウム合金は溶融状態を維
持するから、接続孔内はアルミニウムで充填され、アル
ミニウム合金膜の表面は平坦となる。アルミニウム合金
が固化した後、このアルミニウム合金膜をリソグラフィ
法によりパターニングして所望の配線を得る。尚、この
方法は本発明者により提案されたものである。
Second Example: This is a method applied to the formation of upper layer wiring in a multilayer wiring structure. First, deposit a relatively large amount of an aluminum alloy containing Si, Ge, Cu, etc. by a high temperature sputtering method on the surface of an insulating film having a connection hole on a lower layer wiring made of aluminum or an aluminum alloy containing a small amount of Si, etc. Then, an aluminum alloy film for the upper wiring is formed. At this time, by setting the substrate heating temperature near the melting point of the aluminum alloy, the lower layer wiring does not melt and the deposited aluminum alloy maintains the molten state, so that the inside of the connection hole is filled with aluminum and the aluminum alloy film Has a flat surface. After the aluminum alloy is solidified, the aluminum alloy film is patterned by a lithography method to obtain a desired wiring. This method is proposed by the present inventor.

【0005】[0005]

【発明が解決しようとする課題】ところが第一例の方法
では、レーザビームの照射面積が狭い(例えば9mm2
ため基板全面を一度に照射出来ないから、繋ぎ合わせ露
光方式で逐次アルミニウム膜を溶融するが、照射するレ
ーザビームのエッジ部分でアルミニウム膜が1μm 程度
盛り上がり、このアルミニウム膜をパターニングして得
る配線の平坦性を損なう、という問題があった。
However, in the method of the first example, the irradiation area of the laser beam is small (for example, 9 mm 2 ).
Therefore, the entire surface of the substrate cannot be irradiated at one time, so the aluminum film is sequentially melted by the stitching exposure method, but the aluminum film rises up to about 1 μm at the edge part of the laser beam to be irradiated, and the flatness of the wiring obtained by patterning this aluminum film There was a problem of impairing sex.

【0006】一方、第二例の方法では、上層配線用の材
料としてアルミニウムに比較的多量のSi又はGe、Cu等を
添加した合金を使用するが、これらの元素を多量に添加
することによりアルミニウムより融点が下がるとともに
比抵抗が大幅に高くなり(例えば10原子%のSiを添加す
ると、純アルミニウムの約3倍になる)、半導体装置の
動作速度を低下させる、等の問題があった。
On the other hand, in the method of the second example, an alloy obtained by adding a relatively large amount of Si or Ge, Cu or the like to aluminum is used as a material for the upper layer wiring, but aluminum is added by adding a large amount of these elements. There are problems that the melting point is further lowered and the specific resistance is significantly increased (for example, when 10 atomic% of Si is added, it becomes about three times as high as that of pure aluminum) and the operation speed of the semiconductor device is lowered.

【0007】本発明はこのような問題を解決して、表面
の平坦性を損なうこと、或いは高抵抗化することがな
く、接続孔でのコンタクトの信頼性が高い微細金属配線
を形成することが可能な半導体装置の製造方法を提供す
ることを目的とする。
The present invention solves such a problem and can form fine metal wiring having high reliability of contact in a connection hole without impairing surface flatness or increasing resistance. It is an object of the present invention to provide a possible method of manufacturing a semiconductor device.

【0008】[0008]

【課題を解決するための手段】この目的は、[1] 半導体
基板1又は下層配線3A上に接続孔4aを設けた絶縁膜4に
金属を被着して第一の金属膜5を形成する工程と、第一
の金属膜5をレーザ光照射により加熱溶融して接続孔4a
を金属で充填する工程と、第一の金属膜5をエッチング
法で除去して接続孔4aを充填した金属をプラグ5Aとして
残す工程と、絶縁膜4及びプラグ5A上に金属を被着して
第二の金属膜6を形成する工程と、第二の金属膜6をパ
ターニングして上層配線6Aを形成する工程とをこの順に
有するを特徴とする半導体装置の製造方法とすること
で、[2] 下層配線3A上に接続孔4aを設けた絶縁膜4に、
下層配線3Aの材料より融点が低い金属を下層配線3Aの材
料の融点より低い温度で高温スパッタリング法により溶
融状態で被着して第一の金属膜15を形成するとともに接
続孔4aに金属を充填する工程と、第一の金属膜15をエッ
チング法で除去して接続孔4aを充填した金属をプラグ15
A として残す工程と、絶縁膜4及びプラグ15A 上に第一
の金属膜15の材料より比抵抗が低い金属を被着して第二
の金属膜6を形成する工程と、第二の金属膜6をパター
ニングして上層配線6Aを形成する工程とをこの順に有す
るを特徴とする半導体装置の製造方法とすることで、
[3] 下層配線3A上に接続孔4aを設けた絶縁膜4に、下層
配線3Aの材料より融点が低い金属を被着して第一の金属
膜15を形成する工程と、第一の金属膜15を下層配線3Aと
共に下層配線3Aの材料の融点より低い温度で加熱するこ
とにより第一の金属膜15を溶融して接続孔4aに金属を充
填する工程と、第一の金属膜15をエッチング法で除去し
て接続孔4aを充填した金属をプラグ15A として残す工程
と、絶縁膜4及びプラグ15A 上に第一の金属膜15の材料
より比抵抗が低い金属を被着して第二の金属膜6を形成
する工程と、第二の金属膜6をパターニングして上層配
線6Aを形成する工程とをこの順に有するを特徴とする半
導体装置の製造方法とすることで、[4] 前記の[2],[3]
において、第二の金属膜6として第一の金属膜15の材料
より比抵抗が低い材料を使用することにより、達成され
る。
To this end, [1] a first metal film 5 is formed by depositing a metal on an insulating film 4 having a connection hole 4a formed on a semiconductor substrate 1 or a lower wiring 3A. Process and the first metal film 5 is heated and melted by laser light irradiation to form the connection hole 4a.
With a metal, a step of removing the first metal film 5 by etching to leave the metal filled in the connection hole 4a as a plug 5A, and a metal is deposited on the insulating film 4 and the plug 5A. By providing a method of manufacturing a semiconductor device, which has a step of forming the second metal film 6 and a step of patterning the second metal film 6 to form the upper wiring 6A in this order, [2 ] In the insulating film 4 in which the connection hole 4a is provided on the lower layer wiring 3A,
A metal having a lower melting point than the material of the lower layer wiring 3A is deposited in a molten state by a high temperature sputtering method at a temperature lower than the melting point of the material of the lower layer wiring 3A to form the first metal film 15 and the connection hole 4a is filled with the metal. And a step of removing the first metal film 15 by an etching method and filling the metal filling the connection hole 4a with the plug 15
A step of leaving as A, a step of forming a second metal film 6 by depositing a metal having a lower specific resistance than the material of the first metal film 15 on the insulating film 4 and the plug 15A, and a second metal film. By providing a step of patterning 6 to form the upper wiring 6A in this order,
[3] A step of forming a first metal film 15 by depositing a metal having a melting point lower than that of the material of the lower layer wiring 3A on the insulating film 4 having the connection holes 4a formed on the lower layer wiring 3A; A step of melting the first metal film 15 by heating the film 15 together with the lower layer wiring 3A at a temperature lower than the melting point of the material of the lower layer wiring 3A to fill the connection hole 4a with metal; The step of leaving the metal removed by the etching method and filling the connection hole 4a as the plug 15A, and depositing a metal having a lower specific resistance than the material of the first metal film 15 on the insulating film 4 and the plug 15A And a step of forming the upper wiring 6A by patterning the second metal film 6 in this order. [2], [3]
In the above, it is achieved by using a material having a lower specific resistance than the material of the first metal film 15 as the second metal film 6.

【0009】[0009]

【作用】前述のように、前記の第一及び第二の従来例で
は、共に上層配線用(接続孔充填用を兼ねる)に形成す
る金属膜に問題があった。そこで本発明では、従来例に
おける上層配線用の金属膜を接続孔充填用に目的を限定
し、接続孔を充填した後に接続孔内を除いてこれを除去
し、改めて上層配線用の金属膜を形成するようにした。
As described above, in the above-mentioned first and second conventional examples, there is a problem in the metal film formed for the upper layer wiring (also serving as the filling of the connection hole). Therefore, in the present invention, the metal film for upper layer wiring in the conventional example is limited to the purpose of filling the connection hole, and after the connection hole is filled, the metal film for the upper layer wiring is removed again except inside the connection hole. To form.

【0010】その結果、最初に形成する金属膜が凹凸を
有していても、或いは比抵抗の高い材料が使用されてい
ても、後に形成される上層配線には関係がなくなった。
上層配線用の金属膜を形成する時点では接続孔は充填さ
れているから、通常のスパッタリング法により平坦な膜
が形成される。従って、レーザ照射の必要がなく、又、
融点を下げるために比抵抗の高い金属を使用する必要も
ない。比抵抗の低いアルミニウムを使用して平坦な配線
を形成することが出来る。
As a result, regardless of whether the metal film formed first has irregularities or a material having a high specific resistance is used, it has no relation to the upper wiring formed later.
Since the connection hole is filled at the time of forming the metal film for the upper layer wiring, a flat film is formed by the usual sputtering method. Therefore, there is no need for laser irradiation, and
It is not necessary to use a metal having a high specific resistance to lower the melting point. Flat wiring can be formed by using aluminum having a low specific resistance.

【0011】尚、第一の金属膜の材料の比抵抗が高い場
合には、接続孔内は比抵抗の高い金属で充填されること
になるが、断面積が充分にあるから、半導体装置の特性
への影響は無視出来る。
If the material of the first metal film has a high specific resistance, the inside of the connection hole will be filled with a metal having a high specific resistance. The effect on the characteristics can be ignored.

【0012】[0012]

【実施例】本発明に基づく微細金属配線形成方法の実施
例を図1及び図2を参照しながら説明する。図1は本発
明の第一の実施例を示す断面図、図2は本発明の第二の
実施例を示す断面図であり、それぞれ (a)→(f) 、 (a)
→(e) がその工程順を示している。尚、図2において、
図1と同じものには同一の符号を付与した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for forming fine metal wiring according to the present invention will be described with reference to FIGS. FIG. 1 is a sectional view showing a first embodiment of the present invention, and FIG. 2 is a sectional view showing a second embodiment of the present invention. (A) → (f), (a)
→ (e) shows the process sequence. In addition, in FIG.
The same parts as those in FIG. 1 are designated by the same reference numerals.

【0013】第一例: 図1(a) において、1は半導体
基板、2は半導体基板1を熱酸化して得た厚さ約1μm
の絶縁膜(SiO2)、3Aは厚さ約0.6μm のアルミニウム
からなる下層配線、4はCVD法により得た厚さ約0.7
μm のPSG等からなる絶縁膜、4aは絶縁膜4をリソグ
ラフィ法によりパターニングして得た径が約0.6μmの
接続孔(ビアホール)である。
First Example: In FIG. 1 (a), 1 is a semiconductor substrate, 2 is a thickness of about 1 μm obtained by thermally oxidizing the semiconductor substrate 1.
Insulating film (SiO 2 ), 3A is a lower layer wiring made of aluminum having a thickness of about 0.6 μm, and 4 is a thickness of about 0.7 obtained by the CVD method.
An insulating film made of PSG or the like having a thickness of 4 μm is a connection hole (via hole) having a diameter of about 0.6 μm obtained by patterning the insulating film 4 by a lithography method.

【0014】この状態から、先ず絶縁膜4(接続孔4aを
含む)上にアルミニウムをスパッタリング法により被着
して厚さ約0.6μm の第一の金属膜5を形成する。この
際、接続孔4aの側壁や底にもアルミニウムの膜が形成さ
れるが膜厚は薄く、従って第一の金属膜5には深い凹部
を生じる。この状態が同図(b) である。
From this state, first, aluminum is deposited on the insulating film 4 (including the connection hole 4a) by a sputtering method to form a first metal film 5 having a thickness of about 0.6 μm. At this time, an aluminum film is also formed on the side wall and the bottom of the connection hole 4a, but the film thickness is thin, so that a deep recess is formed in the first metal film 5. This state is shown in Figure (b).

【0015】次に10-4torr程度の真空中でこの第一の金
属膜5表面にXeClエキシマレーザ光のビーム(ビームサ
イズは2.3×2.3mm、強度密度は3.0J/cm2)を照射し
てこれを溶融させる。その結果、接続孔4a内部はアルミ
ニウムで充填されて深い凹部は消滅し、接続孔4a直上の
第一の金属膜5表面は略平坦となる。この状態が同図
(c) である。但し、レーザビームの照射野のエッジ部分
では第一の金属膜5表面に盛り上がり(高さは1μm 程
度)を生じており、全体的には平坦とは言えない。
Next, a beam of XeCl excimer laser light (beam size: 2.3 × 2.3 mm, intensity density: 3.0 J / cm 2) was formed on the surface of the first metal film 5 in a vacuum of about 10 -4 torr. ) Is irradiated to melt it. As a result, the inside of the connection hole 4a is filled with aluminum, the deep recess disappears, and the surface of the first metal film 5 immediately above the connection hole 4a becomes substantially flat. This state is the same figure
(c). However, at the edge portion of the irradiation field of the laser beam, swelling (height is about 1 μm) is generated on the surface of the first metal film 5, and it cannot be said that the surface is flat as a whole.

【0016】次にエッチング(ウエットで行ったが、ド
ライでも可)により第一の金属膜5を除去する。但し、
接続孔4a内を充填しているアルミニウムはプラグ5Aとし
て残す。この状態が同図(d) である。
Next, the first metal film 5 is removed by etching (wet, but may be dry). However,
The aluminum filling the inside of the connection hole 4a is left as the plug 5A. This state is shown in FIG.

【0017】その後、絶縁膜4及びプラグ5Aの上に再び
アルミニウムをスパッタリング法により被着して厚さ約
0.6μm の第二の金属膜6を形成する。この状態が同図
(e)である。更に、この第二の金属膜6をリソグラフィ
法によりパターニングして所望の上層配線6Aを得る。こ
の上層配線6Aは表面が平坦であり、プラグ5Aを介して下
層配線3Aと接続している。この状態が同図(f) である。
After that, aluminum is again deposited on the insulating film 4 and the plug 5A by a sputtering method to form a second metal film 6 having a thickness of about 0.6 μm. This state is the same figure
(e). Further, the second metal film 6 is patterned by a lithography method to obtain a desired upper layer wiring 6A. The upper layer wiring 6A has a flat surface, and is connected to the lower layer wiring 3A via the plug 5A. This state is shown in Figure (f).

【0018】第二例: 図2(a) は図1(a) と同じであ
るから、説明を省略する。この状態から、先ず絶縁膜4
(接続孔4aを含む)上に Si を約10原子%含有したアル
ミニウム合金(融点は 580℃)をスパッタリング法によ
り被着して厚さ約1.0μm の第一の金属膜15を形成す
る。この際、基板は 580℃に加熱する。その結果、下層
配線3Aは溶融しないが(Siの融点は 660℃)、第一の金
属膜15は溶融状態で被着するから接続孔4a内はアルミニ
ウム合金で充填され、第一の金属膜15表面は略平坦とな
る。この状態が同図(b) である。
Second Example: Since FIG. 2 (a) is the same as FIG. 1 (a), its explanation is omitted. From this state, first, the insulating film 4
An aluminum alloy containing Si in an amount of about 10 atomic% (melting point is 580 ° C.) is deposited on (including the contact hole 4a) by a sputtering method to form a first metal film 15 having a thickness of about 1.0 μm. At this time, the substrate is heated to 580 ° C. As a result, the lower layer wiring 3A does not melt (the melting point of Si is 660 ° C.), but since the first metal film 15 is deposited in a molten state, the inside of the connection hole 4a is filled with the aluminum alloy and the first metal film 15 is formed. The surface becomes substantially flat. This state is shown in Figure (b).

【0019】次にエッチング(ウエットで行ったが、ド
ライでも可)により第一の金属膜15を除去する。但し、
接続孔4a内を充填しているアルミニウム合金はプラグ15
A として残す。この状態が同図(c) である。
Next, the first metal film 15 is removed by etching (wet, but may be dry). However,
The aluminum alloy filling the inside of the connection hole 4a is plug 15
Leave as A. This state is shown in FIG.

【0020】その後、絶縁膜4及びプラグ15A の上にア
ルミニウムをスパッタリング法により被着して厚さ約
0.6μm の第二の金属膜6を形成する。この状態が同図
(d) である。更に、この第二の金属膜6をリソグラフィ
法によりパターニングして所望の上層配線6Aを得る。こ
の上層配線6Aはプラグ15A を介して下層配線3Aと接続し
ている。この状態が同図(e) である。
After that, aluminum is deposited on the insulating film 4 and the plug 15A by a sputtering method to form a second metal film 6 having a thickness of about 0.6 μm. This state is the same figure
(d). Further, the second metal film 6 is patterned by a lithography method to obtain a desired upper layer wiring 6A. The upper layer wiring 6A is connected to the lower layer wiring 3A via the plug 15A. This state is shown in Figure (e).

【0021】他の例: 本発明は以上の実施例に限定さ
れることなく、更に種々変形して実施出来る。例えば前
記の第一例、第二例における下層配線3A、第一の金属膜
5又は15、第二の金属膜6の材質を微量の元素を添加し
たアルミニウム合金(例えば1%Si)としてもよく、
又、第二例における第一の金属膜15の材質を Si 以外の
元素、例えば Ge 、Cu等を添加したアルミニウム合金と
しても本発明は有効である。更に、アルミニウム系以外
の金属配線への適用も可能である。
Other Examples: The present invention is not limited to the above embodiments and can be carried out in various modified forms. For example, the material of the lower layer wiring 3A, the first metal film 5 or 15, and the second metal film 6 in the first and second examples may be an aluminum alloy (for example, 1% Si) to which a trace amount of element is added. ,
The present invention is also effective when the material of the first metal film 15 in the second example is an aluminum alloy to which an element other than Si, such as Ge or Cu, is added. Further, it can be applied to metal wirings other than aluminum type.

【0022】又、第一例における接続孔が半導体基板1
の活性領域と配線3Aとを接続するコンタクトホールであ
る場合でも本発明は有効である。更に、第二例において
第一の金属膜15を通常のスパッタリング法で形成した
後、基板全体を 580℃に加熱して第一の金属膜15表面を
平坦化してもよい。
Further, the connection hole in the first example has the semiconductor substrate 1
The present invention is effective even in the case of a contact hole that connects the active region of 3 to the wiring 3A. Furthermore, in the second example, after the first metal film 15 is formed by a normal sputtering method, the entire substrate may be heated to 580 ° C. to flatten the surface of the first metal film 15.

【0023】[0023]

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、絶縁膜上に被着した金属で絶縁
膜に設けた接続孔を充填した後、絶縁膜上の金属を一旦
除去し、再度被着した金属で所望の配線を形成するか
ら、表面の平坦性を損なうこと、或いは高抵抗化するこ
とがなく、接続孔でのコンタクトの信頼性が高い微細金
属配線を形成することが可能となり、微細構造を有する
半導体装置の信頼性向上等に寄与する。
As described above, according to the method of manufacturing a semiconductor device of the present invention, the metal deposited on the insulating film is used to fill the connection holes formed in the insulating film, and then the metal on the insulating film is removed. Since the desired wiring is formed from the metal that has been removed and redeposited once again, a fine metal wiring with high reliability of contact in the connection hole is formed without impairing the flatness of the surface or increasing the resistance. It is possible to improve the reliability of the semiconductor device having a fine structure.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第一の実施例を示す断面図である。FIG. 1 is a cross-sectional view showing a first embodiment of the present invention.

【図2】 本発明の第二の実施例を示す断面図である。FIG. 2 is a sectional view showing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3A 下層配線 4 絶縁膜 4a 接続孔 5, 15 第一の金属膜 5A, 15A プラグ 6 第二の金属膜 6A 上層配線 1 Semiconductor Substrate 2 Insulating Film 3A Lower Layer Wiring 4 Insulating Film 4a Connection Hole 5, 15 First Metal Film 5A, 15A Plug 6 Second Metal Film 6A Upper Layer Wiring

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板(1) 或いは下層配線(3A)上に
接続孔(4a)を設けた絶縁膜(4) に金属を被着して第一の
金属膜(5) を形成する工程と、 該第一の金属膜(5) にレーザ光を照射してこれを溶融さ
せて該接続孔(4a)を金属で充填する工程と、 該第一の金属膜(5) をエッチング法により除去して該接
続孔(4a)を充填した金属をプラグ(5A)として残す工程
と、 該絶縁膜(4) 及び該プラグ(5A)上に金属を被着して第二
の金属膜(6) を形成する工程と、 該第二の金属膜(6) をパターニングして上層配線(6A)を
形成する工程とをこの順に有することを特徴とする半導
体装置の製造方法。
1. A step of forming a first metal film (5) by depositing a metal on a semiconductor substrate (1) or an insulating film (4) having a connection hole (4a) formed on a lower wiring (3A). A step of irradiating the first metal film (5) with a laser beam to melt it and fill the connection hole (4a) with a metal; and etching the first metal film (5) by an etching method. A step of removing and leaving the metal filling the connection hole (4a) as a plug (5A); and depositing a metal on the insulating film (4) and the plug (5A) to form a second metal film (6). ), And a step of patterning the second metal film (6) to form an upper wiring (6A) in this order.
【請求項2】 下層配線(3A)上に接続孔(4a)を設けた絶
縁膜(4) に、該下層配線(3A)の材料より融点が低い金属
を、該下層配線(3A)の材料の融点より低い温度で高温ス
パッタリング法により溶融状態で被着して該第一の金属
膜(15)を形成すると同時に該接続孔(4a)に金属を充填す
る工程と、 該第一の金属膜(15)をエッチング法により除去して該接
続孔(4a)を充填した金属をプラグ(15A) として残す工程
と、 該絶縁膜(4) 及び該プラグ(15A) 上に金属を被着して第
二の金属膜(6) を形成する工程と、 該第二の金属膜(6) をパターニングして上層配線(6A)を
形成する工程とをこの順に有することを特徴とする半導
体装置の製造方法。
2. A metal having a lower melting point than that of the material of the lower layer wiring (3A) is applied to the insulating film (4) having the connection hole (4a) formed on the lower layer wiring (3A). A step of forming the first metal film (15) by depositing it in a molten state by a high temperature sputtering method at a temperature lower than the melting point of and simultaneously filling the connection hole (4a) with metal; A step of removing (15) by an etching method to leave the metal filling the connection hole (4a) as a plug (15A); and depositing a metal on the insulating film (4) and the plug (15A). Manufacturing of a semiconductor device characterized by having a step of forming a second metal film (6) and a step of patterning the second metal film (6) to form an upper wiring (6A) in this order. Method.
【請求項3】 下層配線(3A)上に接続孔(4a)を設けた絶
縁膜(4) に、該下層配線(3A)の材料より融点が低い金属
を被着して第一の金属膜(15)を形成する工程と、 該第一の金属膜(15)を該下層配線(3A)の材料と共に該下
層配線(3A)の融点より低い温度で加熱することにより該
第一の金属膜(15)を溶融して該接続孔(4a)を金属で充填
する工程と、 該第一の金属膜(15)をエッチング法により除去して該接
続孔(4a)を充填した金属をプラグ(15A) として残す工程
と、 該絶縁膜(4) 及び該プラグ(15A) 上に金属を被着して第
二の金属膜(6) を形成する工程と、 該第二の金属膜(6) をパターニングして上層配線(6A)を
形成する工程とをこの順に有することを特徴とする半導
体装置の製造方法。
3. A first metal film in which a metal having a melting point lower than that of the material of the lower layer wiring (3A) is adhered to an insulating film (4) having a connection hole (4a) formed on the lower layer wiring (3A). Forming the first metal film (15), and heating the first metal film (15) together with the material of the lower layer wiring (3A) at a temperature lower than the melting point of the lower layer wiring (3A). A step of melting (15) to fill the connection hole (4a) with a metal, and removing the first metal film (15) by an etching method to plug the metal filling the connection hole (4a) into a plug ( 15A), a step of depositing a metal on the insulating film (4) and the plug (15A) to form a second metal film (6), and the second metal film (6) And a step of forming an upper layer wiring (6A) by patterning the same in this order.
【請求項4】 前記第二の金属膜(6) の材料として前記
第一の金属膜(15)の材料より比抵抗が低い金属を使用す
ることを特徴とする請求項2又は3記載の半導体装置の
製造方法。
4. The semiconductor according to claim 2, wherein a metal having a lower specific resistance than the material of the first metal film (15) is used as a material of the second metal film (6). Device manufacturing method.
JP25952691A 1991-10-08 1991-10-08 Manufacture of semiconductor device Withdrawn JPH05102316A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25952691A JPH05102316A (en) 1991-10-08 1991-10-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25952691A JPH05102316A (en) 1991-10-08 1991-10-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05102316A true JPH05102316A (en) 1993-04-23

Family

ID=17335333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25952691A Withdrawn JPH05102316A (en) 1991-10-08 1991-10-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05102316A (en)

Similar Documents

Publication Publication Date Title
JPH04229618A (en) Integrated circuit device contact and formation method thereof
US5427982A (en) Method for fabricating a semiconductor device
JPS60227446A (en) Manufacture of semiconductor device
JPH0727879B2 (en) Method for manufacturing semiconductor device
JPH05102316A (en) Manufacture of semiconductor device
JPS62104165A (en) Semiconductor device
JP2570953B2 (en) Method for manufacturing semiconductor device
JP2926790B2 (en) Semiconductor device
JPH05102064A (en) Manufacture of semiconductor device
JP2943527B2 (en) Semiconductor device
JPH0440858B2 (en)
JPH05267475A (en) Wiring formation
JPH04307757A (en) Semiconductor device and manufacture thereof
JPS6072248A (en) Semiconductor device and manufacture thereof
JPH0344062A (en) Integrated circuit having improved soluble link
JPS62136857A (en) Manufacture of semiconductor device
JPH0590203A (en) Manufacture of semiconductor device
JPH04127524A (en) Method of filling contact hole with metal
JPS6143855B2 (en)
JPH0424946A (en) Semiconductor device and manufacture thereof
JPH05304216A (en) Semiconductor device
JPH04287325A (en) Manufacture of semiconductor device
JPH10335455A (en) Manufacture of semiconductor device
JP2000091429A (en) Manufacture of semiconductor device
JPS63213360A (en) Manufacture of wiring structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107