JPH04287325A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04287325A JPH04287325A JP5235191A JP5235191A JPH04287325A JP H04287325 A JPH04287325 A JP H04287325A JP 5235191 A JP5235191 A JP 5235191A JP 5235191 A JP5235191 A JP 5235191A JP H04287325 A JPH04287325 A JP H04287325A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- contact hole
- wiring
- via contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 230000008018 melting Effects 0.000 claims abstract description 16
- 238000002844 melting Methods 0.000 claims abstract description 16
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 52
- 239000010409 thin film Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- -1 P SG Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体装置における半導体基板と第１の金
属配線との間、および第１の金属配線と第２の金属配線
との間の良好なコンタクトをとるために有用な金属配線
の形成を含む半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device, and in particular a method for manufacturing a semiconductor device between a semiconductor substrate and a first metal wiring, and between a first metal wiring and a second metal wiring. The present invention relates to a method of manufacturing a semiconductor device, including the formation of metal wiring useful for making good contact.
【０００２】0002
【従来の技術】従来の半導体装置における金属配線の形
成方法においては、図３（ａ）に示すように基板あるい
は金属配線１上に絶縁膜２を形成し、リソグラフィーに
より絶縁膜２をパターニングしてビアコンタクトホール
３を形成した後、同図（ｂ）に示すようにスパッタリン
グによりＡｌ等の金属膜を堆積させ、これをパターニン
グして金属配線４を形成していた。2. Description of the Related Art In a conventional method for forming metal wiring in a semiconductor device, as shown in FIG. 3(a), an insulating film 2 is formed on a substrate or a metal wiring 1, and the insulating film 2 is patterned by lithography. After the via contact hole 3 is formed, a metal film such as Al is deposited by sputtering and patterned to form the metal wiring 4, as shown in FIG. 3(b).
【０００３】しかしながら、半導体装置の微細化に伴い
、絶縁膜２中に形成されるビアコンタクトホール３の径
が小さくなるため、金属膜の堆積時にビアコンタクトホ
ール３の底部まで金属４が堆積されずに、同図（ｃ）に
示すようにビアコンタクトホール下部で配線金属が欠損
した形になってしまい、基板あるいは金属配線１と金属
配線４との間のコンタクトをとることができなくなると
いう問題があった。However, with the miniaturization of semiconductor devices, the diameter of the via contact hole 3 formed in the insulating film 2 becomes smaller, so that the metal 4 is not deposited to the bottom of the via contact hole 3 when depositing the metal film. In addition, as shown in Figure (c), the wiring metal is missing at the bottom of the via contact hole, making it impossible to make contact between the substrate or the metal wiring 1 and the metal wiring 4. there were.
【０００４】従来法では、一般にビアコンタクトホール
の径が０．６μｍ程度までがコンタクトをとれる限界と
されている。そこで、半導体装置の微細化のために、ビ
アコンタクトホールの径が０．６μｍ以下でもコンタク
トをとれる金属配線の形成方法が必要となっている。In the conventional method, the diameter of the via contact hole is generally considered to be at the limit of approximately 0.6 μm. Therefore, in order to miniaturize semiconductor devices, there is a need for a method for forming metal wiring that can make contact even when the diameter of a via contact hole is 0.6 μm or less.
【０００５】[0005]
【発明が解決しようとする課題】本発明は、半導体装置
の微細化によりビアコンタクトホールの径が小さくなっ
ても良好なコンタクトをとることができるように金属配
線の形成を行う半導体装置の製造方法を提供することを
目的とする。[Problems to be Solved by the Invention] The present invention provides a method for manufacturing a semiconductor device in which metal wiring is formed so that good contact can be made even if the diameter of a via contact hole becomes smaller due to miniaturization of semiconductor devices. The purpose is to provide
【０００６】[0006]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、基板上に金属
配線を形成する工程、該金属配線上に絶縁膜を形成する
工程、該絶縁膜中にこれを貫通し該金属配線に到達する
ビアコンタクトホールを形成する工程、および該ビアコ
ンタクトホールの到達部分を含む該金属配線の領域をレ
ーザー照射して該照射領域内の該配線金属を溶融させ、
該金属の溶融膨張により該絶縁膜の該ビアコンタクトホ
ール内を該金属で充填する工程を含むことを特徴とする
。（これを以下「第１発明」と呼称する。）また上記の
目的は、本発明によれば、基板上に第１の絶縁膜を形成
する工程、該第１の絶縁膜中にこれを貫通するビアコン
タクトホールを形成する工程、該第１の絶縁膜上に該ビ
アコンタクトホールを覆う金属膜を形成する工程、該金
属膜上に第２の絶縁膜を形成する工程、および該ビアコ
ンタクトホールを覆う部分を含む該金属膜の領域をレー
ザー照射して該照射領域内の該金属を溶融させ、該金属
の溶融膨張により該ビアコンタクトホール内を該金属で
充填する工程を含むことを特徴とする半導体装置の製造
方法によっても達成される。（これを以下「第２発明」
と呼称する。）上記第２発明においては、第１の絶縁膜
中に形成したビアコンタクトホールは基板と金属膜とに
よって上下を塞がれ、内部に外囲雰囲気ガスが閉じ込め
られた状態になるが、レーザー照射時に溶融した金属は
その重量によってビアコンタクトホール内のガス圧に容
易に打ち勝ってビアコンタクトホール底部にまで充填さ
れる。ただし、外囲雰囲気を減圧状態にしてレーザー照
射による金属溶融を行えば、充填に対する抵抗を少なく
できるので有利である。[Means for Solving the Problems] In order to achieve the above object, the method for manufacturing a semiconductor device of the present invention includes a step of forming a metal wiring on a substrate, a step of forming an insulating film on the metal wiring, forming a via contact hole that penetrates the insulating film and reaches the metal wiring; and irradiating a region of the metal wiring including the reaching portion of the via contact hole with a laser to remove the wiring within the irradiation area. melt the metal,
The method is characterized by including a step of filling the via contact hole of the insulating film with the metal by melting and expanding the metal. (This will be referred to as the "first invention" hereinafter.) Also, according to the present invention, the above object includes a step of forming a first insulating film on a substrate; a step of forming a metal film covering the via contact hole on the first insulating film, a step of forming a second insulating film on the metal film, and a step of forming a via contact hole on the first insulating film. characterized by comprising the step of irradiating a region of the metal film including a portion covering with a laser to melt the metal in the irradiated region, and filling the inside of the via contact hole with the metal by melting and expanding the metal. This can also be achieved by a method of manufacturing a semiconductor device. (This is hereinafter referred to as the "Second Invention")
It is called. ) In the second aspect of the invention, the via contact hole formed in the first insulating film is blocked at the top and bottom by the substrate and the metal film, and the surrounding atmosphere gas is trapped inside. At times, the molten metal easily overcomes the gas pressure within the via contact hole due to its weight and is filled to the bottom of the via contact hole. However, it is advantageous to melt the metal by laser irradiation while the surrounding atmosphere is in a reduced pressure state, since the resistance to filling can be reduced.
【０００７】上記第２発明においては、（１）第１の絶
縁膜上に形成した金属膜をパターニングして金属配線を
形成した後、該金属配線上に第２の絶縁膜を形成しても
よく、（２）レーザー照射後に第２の絶縁膜を剥離した
後、金属膜をパターニングして金属配線を形成してもよ
く、（３）レーザー照射後に第２の絶縁膜を剥離した後
、ビアコンタクトホール内の充填金属を残すように金属
膜をエッチバックしてもよい。In the second invention, (1) after patterning the metal film formed on the first insulating film to form a metal wiring, a second insulating film is formed on the metal wiring. Often, (2) after peeling off the second insulating film after laser irradiation, the metal film may be patterned to form metal wiring, and (3) after peeling off the second insulating film after laser irradiation, vias may be formed. The metal film may be etched back to leave the filling metal in the contact hole.
【０００８】[0008]
【作用】本発明の方法は、配線金属をレーザー照射によ
り溶融させ、溶融による金属の体積膨張を利用して、金
属を絶縁膜中のビアコンタクトホール内に充填するので
、ビアコンタクトホールの径が非常に小さくなっても良
好なコンタクトをとるように配線を形成することができ
る。[Operation] The method of the present invention melts the wiring metal by laser irradiation and fills the via contact hole in the insulating film with the metal by utilizing the volume expansion of the metal due to the melting, so that the diameter of the via contact hole can be reduced. Even if the wiring becomes very small, it is possible to form the wiring so as to make good contact.
【０００９】以下に、実施例によって本発明を更に詳細
に説明する。[0009] The present invention will be explained in more detail below with reference to Examples.
【００１０】0010
【実施例１】図１を参照して、第１発明に従って金属配
線を形成する手順の一例を説明する。同図（ａ）〜（ｇ
）は以下の手順（ａ）〜（ｇ）に対応する。
手順（ａ）
基板１１上にＡｒスパッタにより厚さ０．４μｍのＡｌ
薄膜１２’を形成する。
手順（ｂ）
Ａｌ薄膜１２’をリソグラフィーによりパターニングし
て、線幅０．６μｍの第１のＡｌ配線１２を形成する。
手順（ｃ）
第１のＡｌ配線１２上にＰＳＧよりなる厚さ０．８μｍ
の層間絶縁膜１３を形成する。
手順（ｄ）
層間絶縁膜１３をリソグラフィーによりパターニングし
て、Ａｌ配線１２に到達する径０．３μｍのビアコンタ
クトホール１４を形成する。
手順（ｅ）
絶縁膜１３の上から、ビアコンタクトホール１４の到達
部分１２’’を含むＡｌ配線１２の領域に、ＸｅＣｌエ
キシマレーザーによるレーザー光（レーザーパワー密度
２．５Ｊｃｍ２ 、ビーム寸法約３ｍｍ×３ｍｍ）を照
射し、この領域内の配線Ａｌを溶融させる。溶融により
Ａｌは約１３％体積膨張してビアコンタクトホール１４
内を充填する。レーザー照射を停止することにより、Ａ
ｌ侵入部分が凝固してＡｌプラグ１５が形成される。レ
ーザー照射時に、層間絶縁膜１３のＰＳＧはＸｅＣｌエ
キシマレーザー光をほとんど吸収しないので、実質的に
溶融あるいは変形しない。照射面積（約３ｍｍ×３ｍｍ
）がビアコンタクトホール径（０．３μｍ）に比べて圧
倒的に大きく、Ａｌ溶融部分の体積に対するＡｌ侵入部
分の体積が非常に小さいので、凝固時の収縮分は全溶融
体積に対してほとんど無視できるか、あるいは配線１２
の溶融部分全体積内の微小な引け巣によって相殺される
。このような引け巣は例え発生しても配線の導通状態お
よびコンタクトには事実上全く影響しない。
手順（ｆ）
Ａｒスパッタにより厚さ０．４μｍのＡｌ膜１６’を堆
積する。
手順（ｇ）
Ａｌ膜１６’をリソグラフィーによりパターニングして
、第２のＡｌ配線１６を形成する。Embodiment 1 An example of the procedure for forming metal wiring according to the first invention will be described with reference to FIG. Figures (a) to (g)
) corresponds to the following steps (a) to (g). Step (a) Al layer with a thickness of 0.4 μm is deposited on the substrate 11 by Ar sputtering.
A thin film 12' is formed. Step (b) The Al thin film 12' is patterned by lithography to form the first Al wiring 12 with a line width of 0.6 μm. Step (c) PSG on the first Al wiring 12 with a thickness of 0.8 μm
An interlayer insulating film 13 is formed. Step (d) The interlayer insulating film 13 is patterned by lithography to form a via contact hole 14 with a diameter of 0.3 μm that reaches the Al wiring 12. Step (e) From above the insulating film 13, a laser beam from a XeCl excimer laser (laser power density 2.5 Jcm2, beam size approximately 3 mm x 3 mm) is applied to the area of the Al wiring 12 including the reaching portion 12'' of the via contact hole 14. ) to melt the wiring Al in this area. Due to melting, Al expands in volume by about 13%, forming via contact hole 14.
Fill inside. By stopping laser irradiation, A
The Al intrusion portion solidifies to form an Al plug 15. During laser irradiation, the PSG of the interlayer insulating film 13 hardly absorbs the XeCl excimer laser beam, so it does not substantially melt or deform. Irradiation area (approximately 3mm x 3mm
) is overwhelmingly larger than the via contact hole diameter (0.3 μm), and the volume of the Al intrusion part is extremely small compared to the volume of the Al molten part, so the shrinkage during solidification is almost ignored compared to the total molten volume. Is it possible or wiring 12
is offset by small shrinkage cavities within the total volume of the molten part. Even if such shrinkage cavities occur, they have practically no effect on the conduction state or contact of the wiring. Step (f) Deposit an Al film 16' with a thickness of 0.4 μm by Ar sputtering. Step (g) The Al film 16' is patterned by lithography to form the second Al wiring 16.
【００１１】以上の手順（ａ）〜（ｇ）により、第１の
Ａｌ配線１２と第２の配線１６との間で、従来不可能と
されていた径０．６μｍ以下（この例では径０．３μｍ
）のＡｌプラグ１５によるコンタクトをとることができ
る。本実施例では、レーザー照射にエキシマレーザーを
用いたが、Ａｌを溶融させるレーザーパワー密度を持つ
ものであれば、他のレーザーを用いてもよい。Through the above steps (a) to (g), the diameter of 0.6 μm or less (in this example, the diameter of .3μm
) contact can be made with an Al plug 15. In this example, an excimer laser was used for laser irradiation, but other lasers may be used as long as they have a laser power density capable of melting Al.
【００１２】0012
【実施例２】図２を参照して、第２発明に従って金属配
線を形成する手順の一例を説明する。同図（ａ）〜（ｆ
）は以下の手順（ａ）〜（ｆ）に対応する。
手順（ａ）
基板または第１のパターニングされたＡｌ配線２１上に
ＰＳＧより成る厚さ０．８μｍの層間絶縁膜２２を堆積
し、これをリソグラフィーによりパターニングして径０
．３μｍのビアコンタクトホール２３を形成する。
手順（ｂ）
Ａｒスパッタにより絶縁膜２２上にＡｌ薄膜２４（厚さ
０．４μｍ）を堆積し、更にその上にシリコン酸化膜２
５（厚さ１μｍ）を堆積する。Ａｌ薄膜２４の堆積時に
、ビアコンタクトホール２３の径が小さいため、Ａｌ薄
膜２４はビアコンタクトホール２３の底には堆積せず、
ビアコンタクトホール２３を図のようにを覆った状態に
なる。
手順（ｃ）
シリコン酸化膜２５の上から、ビアコンタクトホール２
３を覆う部分を含むＡｌ薄膜２４の領域に、減圧雰囲気
下においてＸｅＣｌエキシマレーザーによるレーザー光
（レーザーパワー密度２．５Ｊｃｍ２ 、ビーム寸法約
３ｍｍ×３ｍｍ）を照射する。これにより、照射領域内
のＡｌ薄膜２４が溶融し、体積膨張することにより、ビ
アコンタクトホール２３内にＡｌが充填され、Ａｌプラ
グ２６が形成される。シリコン酸化膜２５はレーザー光
を吸収しないので溶融あるいは変形しない。このシリコ
ン酸化膜２５の代わりに、化学的に安定でレーザー光を
吸収しないものを用いてもよい。また、レーザー照射を
減圧雰囲気下で行ったが、他の適当な保護ガス雰囲気下
でレーザー照射を行ってもよい。
手順（ｄ）
シリコン酸化膜２５を剥離し、露出したＡｌ薄膜２４を
リソグラフィーによりパターニングして第２のＡｌ配線
２７を形成する。[Embodiment 2] An example of a procedure for forming metal wiring according to the second invention will be explained with reference to FIG. Figures (a) to (f)
) corresponds to the following steps (a) to (f). Step (a) An interlayer insulating film 22 made of PSG with a thickness of 0.8 μm is deposited on the substrate or the first patterned Al wiring 21, and this is patterned by lithography to have a diameter of 0.
．． A via contact hole 23 of 3 μm is formed. Step (b) Deposit an Al thin film 24 (thickness 0.4 μm) on the insulating film 22 by Ar sputtering, and then deposit a silicon oxide film 2 on top of it.
5 (thickness: 1 μm). When depositing the Al thin film 24, since the diameter of the via contact hole 23 is small, the Al thin film 24 is not deposited on the bottom of the via contact hole 23.
The via contact hole 23 is now covered as shown in the figure. Step (c) From above the silicon oxide film 25, open the via contact hole 2.
A region of the Al thin film 24 including the portion covering the substrate 3 is irradiated with laser light from a XeCl excimer laser (laser power density 2.5 Jcm 2 , beam size approximately 3 mm×3 mm) in a reduced pressure atmosphere. As a result, the Al thin film 24 in the irradiation area melts and expands in volume, thereby filling the via contact hole 23 with Al and forming the Al plug 26. Since the silicon oxide film 25 does not absorb laser light, it does not melt or deform. Instead of this silicon oxide film 25, a material that is chemically stable and does not absorb laser light may be used. Further, although the laser irradiation was performed under a reduced pressure atmosphere, the laser irradiation may be performed under another suitable protective gas atmosphere. Step (d) The silicon oxide film 25 is peeled off, and the exposed Al thin film 24 is patterned by lithography to form a second Al wiring 27.
【００１３】以上の手順により、基板または第１のＡｌ
配線２１と第２のＡｌ配線２７との間で、従来不可能と
されていた径０．６μｍ以下（この例では径０．３μｍ
）のＡｌプラグ２６により良好なコンタクトをとること
ができる。上記手順（ｄ）においてＡｌ薄膜２４をパタ
ーニングしたが、その代わりに手順（ｂ）においてＡｌ
薄膜２４を堆積した後にこれをパターニングしてもよい
。[0013] Through the above procedure, the substrate or the first Al
The diameter between the wiring 21 and the second Al wiring 27 is 0.6 μm or less (in this example, the diameter is 0.3 μm), which was previously considered impossible.
) good contact can be made with the Al plug 26. Although the Al thin film 24 was patterned in the above step (d), the Al thin film 24 was patterned in the step (b) instead.
The thin film 24 may be patterned after it is deposited.
【００１４】また、上記手順（ｃ）の後に、手順（ｅ）
として、シリコン酸化膜２５を剥離し、露出したＡｌ薄
膜２４をエッチバックすることによりＡｌプラグ２６を
形成し、手順（ｆ）において改めて別の金属（Ａｕ等）
を堆積し、これをパターニングすることにより別の金属
の第２の配線２８を形成してもよい。この手法は、工程
数は増えるが、導電性の優れたＡｕ等の金属を第２の配
線とし、融点が低く溶融が容易なＡｌでビアコンタクト
ホールを充填できるという利点がある。[0014] Furthermore, after the above step (c), step (e)
Then, the silicon oxide film 25 is peeled off, the exposed Al thin film 24 is etched back to form an Al plug 26, and in step (f) another metal (Au, etc.) is formed again.
The second wiring 28 of another metal may be formed by depositing and patterning the same. Although this method increases the number of steps, it has the advantage that a metal with excellent conductivity, such as Au, is used as the second wiring, and the via contact hole can be filled with Al, which has a low melting point and is easily melted.
【００１５】本発明の金属配線の材質は特に限定する必
要はなく、一般に配線材料として用いられるＡｌ（Ａｌ
合金）、Ｃｕ、Ｗ、Ｔｉ、Ａｕ等を用いることができる
。ただし、ビアコンタクトホールを形成する絶縁膜の材
質（融点、溶融膨張による変形や微小クラックの発生等
）との関係で選定することが望ましい。溶融を容易にす
る観点から、融点の低いものの方が有利である。The material of the metal wiring of the present invention does not need to be particularly limited, and Al (Al
alloy), Cu, W, Ti, Au, etc. can be used. However, it is desirable to select the material based on the material of the insulating film forming the via contact hole (melting point, deformation due to melt expansion, generation of microcracks, etc.). From the viewpoint of facilitating melting, it is advantageous to have a lower melting point.
【００１６】本発明の絶縁膜の材質は、上記配線金属の
材質との関係で選定すべきであり、配線金属の溶融時に
溶融せず化学的に安定なものを用いる。この観点で、一
般的にシリコン酸化物系の材質、例えばＳｉＯ２ 、Ｐ
ＳＧ、ＢＰＳＧ等が適している。また、本発明に用いる
レーザーの種類は特に限定せず、基本的に配線金属の溶
融に必要なパワー密度を実現できるものであればよい。
ただし、絶縁膜の材質との関係で次のような考慮をする
と更に望ましい。すなわち、配線金属の溶融膨張時に、
急激な膨張によって絶縁膜内にかなりの応力が発生する
と考えられる。この応力を緩和して絶縁膜の不要な変形
や微小クラックの発生の危険を未然に排除するため、レ
ーザー照射時に絶縁膜が若干昇温して軟化し許容寸法公
差内で変形するようにすることが考えられる。そのため
には、絶縁膜がレーザー光を全く吸収しないのではなく
、ある程度吸収した方がむしろ好ましい。上記例示した
絶縁膜材質の場合、例えばこれらの材質にある程度吸収
される赤外線レーザーを、配線金属を溶融させるための
レーザーと同時に照射すると上記軟化による応力緩和効
果が期待できる。The material of the insulating film of the present invention should be selected in relation to the material of the wiring metal, and a material that is chemically stable and does not melt when the wiring metal is melted is used. From this point of view, silicon oxide-based materials, such as SiO2, P
SG, BPSG, etc. are suitable. Further, the type of laser used in the present invention is not particularly limited, and any laser that can basically realize the power density necessary for melting the wiring metal may be used. However, it is more desirable to consider the following in relation to the material of the insulating film. In other words, when the wiring metal melts and expands,
It is believed that the rapid expansion causes considerable stress within the insulating film. In order to alleviate this stress and eliminate the risk of unnecessary deformation of the insulating film and the occurrence of micro-cracks, the insulating film is heated slightly during laser irradiation, softens, and deforms within allowable dimensional tolerances. is possible. For this purpose, it is preferable that the insulating film absorbs the laser light to some extent rather than not absorbing the laser light at all. In the case of the above-mentioned insulating film materials, for example, if an infrared laser that is absorbed to some extent by these materials is irradiated simultaneously with a laser for melting the wiring metal, a stress relaxation effect due to the above-mentioned softening can be expected.
【００１７】[0017]
【発明の効果】以上説明したように、本発明によれば、
半導体装置の微細化によりビアコンタクトホールの径が
０．６μｍ以下に小さくなっても良好なコンタクトをと
ることができる金属配線を形成することができる。[Effects of the Invention] As explained above, according to the present invention,
Due to miniaturization of semiconductor devices, it is possible to form metal interconnections that can make good contact even when the diameter of a via contact hole is reduced to 0.6 μm or less.
【図１】本願第１発明に従って金属配線を形成する手順
の一例を示す断面図である。FIG. 1 is a cross-sectional view showing an example of a procedure for forming metal wiring according to the first invention of the present application.
【図２】本願第２発明に従って金属配線を形成する手順
の一例を示す断面図である。FIG. 2 is a cross-sectional view showing an example of a procedure for forming metal wiring according to the second invention of the present application.
【図３】従来の金属配線形成方法を示す断面図である。FIG. 3 is a cross-sectional view showing a conventional metal wiring forming method.
１…基板あるいは金属配線
２…絶縁膜
３…ビアコンタクトホール
４…金属配線
１１…基板
１２’’…ビアコンタクトホール３がＡｌ配線１２に到
達した部分
１２’…Ａｌ薄膜
１２…Ａｌ配線
１３…ＰＳＧよりなる層間絶縁膜
１４…ビアコンタクトホール
１５…Ａｌプラグ
１６’…Ａｌ膜
１６…第２のＡｌ配線
２１…基板または第１のパターニングされたＡｌ配線２
２…ＰＳＧより成る層間絶縁膜
２３…ビアコンタクトホール
２４…Ａｌ薄膜
２５…シリコン酸化膜
２６…Ａｌプラグ
２７…第２のＡｌ配線２７1...Substrate or metal wiring 2...Insulating film 3...Via contact hole 4...Metal wiring 11...Substrate 12''...Portion 12' where via contact hole 3 reaches Al wiring 12'...Al thin film 12...Al wiring 13...PSG Interlayer insulating film 14...via contact hole 15...Al plug 16'...Al film 16...second Al wiring 21...substrate or first patterned Al wiring 2
2...Interlayer insulating film 23 made of PSG...Via contact hole 24...Al thin film 25...Silicon oxide film 26...Al plug 27...Second Al wiring 27
Claims (6)
金属配線上に絶縁膜を形成する工程、該絶縁膜中にこれ
を貫通し該金属配線に到達するビアコンタクトホールを
形成する工程、および該ビアコンタクトホールの到達部
分を含む該金属配線の領域をレーザー照射して該照射領
域内の該配線金属を溶融させ、該金属の溶融膨張により
該絶縁膜の該ビアコンタクトホール内を該金属で充填す
る工程を含むことを特徴とする半導体装置の製造方法。1. A step of forming a metal wiring on a substrate, a step of forming an insulating film on the metal wiring, a step of forming a via contact hole penetrating the insulating film and reaching the metal wiring, Then, a region of the metal wiring including the reaching portion of the via contact hole is irradiated with a laser to melt the wiring metal in the irradiated area, and the inside of the via contact hole of the insulating film is exposed to the metal by melting and expanding the metal. 1. A method of manufacturing a semiconductor device, comprising a step of filling with.
、該第１の絶縁膜中にこれを貫通するビアコンタクトホ
ールを形成する工程、該第１の絶縁膜上に該ビアコンタ
クトホールを覆う金属膜を形成する工程、該金属膜上に
第２の絶縁膜を形成する工程、および該ビアコンタクト
ホールを覆う部分を含む該金属膜の領域をレーザー照射
して該照射領域内の該金属を溶融させ、該金属の溶融膨
張により該ビアコンタクトホール内を該金属で充填する
工程を含むことを特徴とする半導体装置の製造方法。2. A step of forming a first insulating film on a substrate, a step of forming a via contact hole penetrating the first insulating film, and a step of forming a via contact hole on the first insulating film. forming a second insulating film on the metal film; and irradiating a region of the metal film including the portion covering the via contact hole with a laser to remove the area within the irradiation region. 1. A method of manufacturing a semiconductor device, comprising the step of melting a metal and filling the via contact hole with the metal by melting and expanding the metal.
うことを特徴とする請求項２記載の方法。3. The method according to claim 2, wherein the laser irradiation is performed under a reduced pressure atmosphere.
をパターニングして金属配線を形成した後、該金属配線
上に前記第２の絶縁膜を形成することを特徴とする請求
項２記載の方法。4. The method of claim 2, wherein after patterning a metal film formed on the first insulating film to form a metal wiring, the second insulating film is formed on the metal wiring. Method described.
膜を剥離した後、前記金属膜をパターニングして金属配
線を形成することを特徴とする請求項２記載の方法。5. The method according to claim 2, wherein after the second insulating film is peeled off after the laser irradiation, the metal film is patterned to form a metal wiring.
膜を剥離した後、前記ビアコンタクトホール内の充填金
属を残すように前記金属膜をエッチバックすることを特
徴とする請求項２記載の方法。6. The method according to claim 2, wherein after the second insulating film is peeled off after the laser irradiation, the metal film is etched back so as to leave filling metal in the via contact hole. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235191A JPH04287325A (en) | 1991-03-18 | 1991-03-18 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235191A JPH04287325A (en) | 1991-03-18 | 1991-03-18 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287325A true JPH04287325A (en) | 1992-10-12 |
Family
ID=12912390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5235191A Withdrawn JPH04287325A (en) | 1991-03-18 | 1991-03-18 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287325A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311984A (en) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | Process for fabricating semiconductor device |
-
1991
- 1991-03-18 JP JP5235191A patent/JPH04287325A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311984A (en) * | 2003-03-26 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | Process for fabricating semiconductor device |
| JP4509622B2 (en) * | 2003-03-26 | 2010-07-21 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0251523B1 (en) | A method of producing a semiconductor device showing a good ohmic contact between a plurality of wiring layers | |
| DE60034611T2 (en) | Vertical fuse and its manufacturing process | |
| US4476375A (en) | Process for selective cutting of electrical conductive layer by irradiation of energy beam | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| JP2728412B2 (en) | Semiconductor device | |
| JP3881660B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001250867A (en) | Semiconductor device and method of manufacturing the same | |
| US6541868B2 (en) | Interconnecting conductive links | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
| US4673592A (en) | Metal planarization process | |
| JPH04287325A (en) | Manufacture of semiconductor device | |
| US5940727A (en) | Technique for producing interconnecting conductive links | |
| US5861325A (en) | Technique for producing interconnecting conductive links | |
| US5235154A (en) | Laser removal of metal interconnects | |
| US5920789A (en) | Technique for producing interconnecting conductive links | |
| US6812136B2 (en) | Method of making a semiconductor device having a multilayer metal film of titanium/titanium nitride/tungsten/tungsten carbide | |
| JPS63204630A (en) | Manufacture of wiring structure | |
| JP2598638B2 (en) | Manufacturing method of wiring structure | |
| JPH04127524A (en) | Method of filling contact hole with metal | |
| JPH04163941A (en) | Interlayer connecting body structure for multilayer interconnection and its formation method | |
| JPH0440858B2 (en) | ||
| JPH0344062A (en) | Integrated circuit having improved soluble link | |
| MUKAI et al. | Metal Plung Formation by Excimer Laser Induced Melting for Submicron Interconnect | |
| JPH05102316A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |