JPH05100915A - 警報縮退仮保持回路 - Google Patents

Abstract

(57)【要約】 【目的】 従来の警報メモリ回路は、警報を縮退するた
めにメモリを必要とし、また警報を順次記憶するための
処理タイミング制御が複雑になるが、これらの欠点を解
消する。 【構成】 多重化されている警報情報１１に同期した警
報収集クロック１２と、警報収集フレームパルス１３
と、警報縮退情報１４を入力とし、カウンタ値１５を出
力するカウンタ回路１と、第１のポートにおいて、警報
有りの論理と同じ論理情報１６をデータ入力、カウンタ
値１５をアドレス入力、警報情報１１をメモリライト入
力とし、第２のポートにおいて、警報情報’１７をデー
タ出力、警報読み出し用アドレス情報１８をアドレス入
力、警報読み出し制御情報１９をメモリリード入力とし
た２ポートにおいて非同期に読み書き可能なメモリ回路
２とを有する。 【効果】 回路が簡略化でき、制御タイミングも簡単に
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、警報を記憶する方式に
関し、特に、多重化されている警報情報を記憶する回路
に関する。

【０００２】

【従来の技術】従来、多重化されている警報情報１０１
を任意の単位毎に論理和をとり記憶する方式において、
図３に示すように、多重化されている警報情報１０１に
同期した警報収集クロック１０２と警報収集フレームパ
ルス１０３を入力としカウンタ値１０４を出力するカウ
ンタ回路２０１と、警報処理部より任意の単位毎に論理
和をとらせるアドレスを示す警報縮退情報１０５とこの
情報の書き込み制御を行う制御信号１０６と先のカウン
タ値１０４を入力とし警報縮退情報’１０７を出力する
第１のメモリ回路２０２と、この警報縮退情報’１０７
と警報処理部からの警報読み出し用アドレス情報１０８
を選択して第２のメモリ回路２０３用のアドレス情報１
０９を出力するアドレス選択回路２０４と、先の警報収
集クロック１０２と警報読み出し制御信号１１３を選択
して第２のメモリ回路２０３用のリード／ライト情報１
１０を出力するリード／ライト選択回路２０５と、警報
処理部からの警報読み出し時以外で第２のメモリ回路２
０３から過去の警報情報’１１１を読み出しラッチして
現在の警報情報１０１と論理和を取って第２のメモリ回
路２０３用の新たな警報情報”１１２を出力する論理和
回路２０６と、通常は警報情報”１１２を記憶し警報処
理部より警報読み出しの時には警報情報’１１１を出力
する第２のメモリ回路２０３とを含む構成になってい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
警報縮退仮保持回路では、警報処理部からの警報縮退情
報を記憶し、また警報処理部からの警報読み出し以外で
警報情報を順次記憶する処理の時にも、メモリ回路から
過去の警報情報を読み出し、ラッチして現在の警報情報
と論理和をとり再度メモリ回路に書き込むための回路が
必要となるために回路が増大する。さらに、この読み書
きのタイミングを制御するのが複雑になるという課題も
ある。

【０００４】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な警報縮
退仮保持回路を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係る警報縮退仮保持回路は、多重化されて
いる警報情報に同期した警報収集クロックと警報収集フ
レームパルスと警報縮退情報を入力としカウンタ値を出
力するカウンタ回路と、第１のポートにおいて前記警報
情報での警報有りの論理と同じ論理情報をデータ入力、
前記カウンタ値をアドレス入力、及び前記警報情報をメ
モリライト入力とし、第２のポートにおいて警報情報’
をデータ出力、警報読み出し用アドレス情報をアドレス
入力、警報読み出し警報情報をメモリリード入力とする
２つのポートから非同期にリード／ライトアクセス可能
なメモリ回路とを備えて構成される。

【０００６】

【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。

【０００７】図１は本発明の一実施例を示すブロック構
成図であり、図２は本発明の動作を説明するタイムチャ
ートである。

【０００８】図１、図２を参照するに、本発明の一実施
例は、多重化されている警報情報１１（ここでは、警報
有りの時に論理的に“Ｈｉｇｈ”とする）に同期した警
報収集クロック１２と警報収集フレームパルス１３と警
報縮退情報１４（ここでは、任意の単位であるデータの
範囲の先頭ビットを示す情報）を入力とし、メモリ回路
２用のアドレス情報となるカウンタ値１５を出力するカ
ウンタ回路１と、第１のポートにおいて、“Ｈｉｇｈ”
である論理情報１６をデータ入力、先のカウンタ値１５
をアドレス入力、及び先の警報情報１１をメモリライト
入力（警報有りの論理の時に、メモリに書き込める状態
にする）とし、先の第１のポートとは別の第２のポート
において、警報情報’１７をデータ出力、警報読み出し
用アドレス情報１８をアドレス入力、警報読み出し制御
情報１９をメモリリード入力とする２つのポートから非
同期にリード／ライトアクセス可能なメモリ回路１とで
構成されている。ここで、警報情報’１７に付加されて
いる記号’はメモリ回路２から読み出されて出力された
警報情報を意味する。

【０００９】いま例として、多重化されている警報情報
１１のビット１〜３、４〜７を一つの単位とすると、警
報処理部から読み出されるまでビット１、２、３は一つ
の同じ警報であり、ビット４、５、６、７も一つの同じ
警報として、かつこの単位で一度でも発生した警報は、
この単位の警報は有りと処理しなければならないときに
有効な回路である。すなわち、第１回目のビット１、第
２回目のビット３、第２回目のビット６にて警報が発生
したとすると、警報有りの時にのみに“Ｈｉｇｈ”論理
がメモリに書き込まれるので、ビット１〜３の単位で
は、第１回目の時、ビット４〜７の単位では第２回目の
時に、警報有りの状態で記憶されることになる。

【００１０】

【発明の効果】以上説明したように、本発明によれば、
多重化されている警報情報に同期した警報収集クロック
と警報収集フレームパルスと警報縮退情報を入力としカ
ウンタ値を出力するカウンタ回路と、第１のポートに於
いて、前記警報情報での警報有りの論理と同じ論理情報
をデータ入力、前記カウンタ値をアドレス入力、及び前
記警報情報をメモリライト入力とし、第２のポートにお
いて、前記警報情報をデータ出力、警報読み出し用アド
レス情報をアドレス入力、警報読み出し警報情報をメモ
リリード入力とする２つのポートから非同期にリード／
ライトアクセス可能なメモリ回路とを含む構成からなっ
ているので、警報処理部からの警報読み出し以外の時
に、メモリ回路から過去の警報を読み出し、ラッチして
現在の警報情報と論理和をとり再度メモリ回路に書き込
むための回路は不要となり、また、警報の読み出し制御
タイミングも簡単になるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図であ
る。

【図２】本発明の記憶の方法を示すタイムチャートの一
例である。

【図３】従来技術による例を示すブロック図である。

【符号の説明】

１…カウンタ回路 ２…メモリ回路 １１…警報情報 １２…警報収集クロック １３…警報収集フレームパルス １４…警報縮退情報 １５…カウンタ値 １６…論理情報 １７…警報情報’ １８…警報読み出し用アドレス情報 １９…警報読み出し制御情報 １０１…警報情報 １０２…警報収集クロック １０３…警報収集フレームパルス １０４…カウンタ値 １０５…警報縮退情報 １０６…制御信号 １０７…警報縮退情報’ １０８…警報読み出し用アドレス情報 １０９…アドレス情報 １１０…リード／ライト情報 １１１…警報情報’ １１２…警報情報” １１３…警報読み出し制御信号 ２０１…カウンタ回路 ２０２…第１のメモリ回路 ２０３…第２のメモリ回路 ２０４…アドレス選択回路 ２０５…リード／ライト選択回路 ２０６…論理和回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 多重化されている警報情報を順次記憶
   し、警報処理部等より読み出しがあったときに警報情
   報’を転送する方式に於いて、 前記警報情報に同期した警報収集クロックと警報収集フ
   レームパルスと警報縮退情報を入力とし、カウンタ値を
   出力するカウンタ回路と、 第１のポートにおいて、前記警報情報での警報有りの論
   理と同じ論理情報をデータ入力、前記カウンタ値をアド
   レス入力、及び前記警報情報をメモリライト入力とし、
   第２のポートにおいて、前記警報情報’をデータ出力、
   警報読み出し用アドレス情報をアドレス入力、警報読み
   出し制御情報をメモリリード入力とする２つのポートか
   ら非同期にリード／ライトアクセス可能なメモリ回路
   と、 を含むことを特徴とする警報縮退仮保持回路。