JPH0497290A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオ信号処理装置に関し、特にＣＲＴに
ディジタルビデオを表示する前処理回路の改良に関する
ものである。

〔従来の技術〕

第１１図は例えば特開昭５７−１９６１６１号公報に示
された従来のビデオ信号処理装置を示すブロック図であ
り、図において、１は表示最小区間に対して充分に細分
化したタイミングで入力ビデオ信号をディジタル信号に
変換するＡ／Ｄ変換回路、２７ａ、２７ｂはＡ／Ｄ変換
回路１から出力されるデータをシリーズに蓄積して、最
初に入力したデータを最初に出力するＦＩＦＯメモリ回
路、４はＦＩＦＯメモリ回゛路２７ａ、２７ｂからデー
タを取り出して、データを処理し、制御するマイクロコ
ントローラ、５はマイクロコントローラ４の制御手順を
予め定めているプログラムメモリ、６は表示最小区間を
アドレスのＬＳＢとするＣＲＴ表示用の表示メモリであ
る。

また、第１２図は、従来のマイクロコントローラ４の動
作フローチャートである。図において、７はマイクロコ
ントローラ４の処理である入力処理、２８は表示最小区
間の変化を検出する処理、２９はＡ／Ｄ変換回路１の動
作を停止さセるＡ／Ｄ入出力停止処理、３０はＦＩＦＯ
メモリ回路２７ａ、２７ｂの接続先を切り換えるＦＩＦ
Ｏメモリ切替処理、３１はＡ／Ｄ変換回路１の動作を開
始させるＡ／Ｄ入出力開始処理、３２はマイクロコント
ローラ４と接続されたＦＩＦＯメモリ回路２７ａ、２７
ｂのデータをマイクロコントローラ４が有するメモリに
取り込むＦＩＦＯデータ採集処理、３３は採集データの
中から最大値を見つけるピーク値検出処理、５３４は予
め定めた基準値とピーク値を比較して大小を検出する処
理、３５は検出したピーク値を表示メモリ６に格納する
ピーク値格納処理、３６はＦＩＦＯメモリ２７ａ、２７
ｂから取り出した最終のデータを表示メモリ６に格納す
る最終データ格納処理である。

次に、本従来装置の動作の一例として、一定周波数帯を
掃引することによって生じるビデオ信号とノイズをＣＲ
Ｔに表示するスペクトラム・アナライザとして使用した
場合について説明する。

１ドツトを表示最小区間とし、掃引方向にｎドツトの表
示区間をもつＣＲＴにビデオ信号を表示するとき、Ａ／
Ｄ変換回路１は表示最小区間を充分に細分化したタイミ
ングでビデオ信号をディジタル信号化する。このＡ／Ｄ
変換回路ｌの出力は、ＦＩＦＯメモリ回路２７ａ、２７
ｂにシリーズに蓄積される。マイクロコントローラ４は
入力処理７において、表示最小区間の変化を検出２８す
れば、Ａ／Ｄ入出力停止処理２９でＡ／Ｄ変換回路１の
動作を停止し、ＦＩＦＯメモリ回路２７ａ。

２７ｂにトランジェントデータが蓄積されないようにし
たうえで、ＦＩＦＯメモリ切替処理３ｏによって、蓄積
したＦＩＦＯメそり回路２７ａ、２７ｂをＡ／Ｄ変換回
路１から切離し、マイクロコントローラ４と表示メモリ
６に接続する。同時にデータ人力処理が終了したＦＩＦ
Ｏメモリ回路２７ａ、２７ｂをマイクロコントローラ４
と表示メモリ６から切り離し、Ａ／Ｄ変換回路１に接続
する。Ａ／Ｄ入出力開始処理３１では、停止したＡ／Ｄ
変換回路１を動作させる。

データ採集処理３２では、ＦＩＦＯメモリ回路２７ａ、
２７ｂのディジタルデータをマイクロコントローラ４が
所有するデータメモリに記憶する。

ピーク値検出処理３３では、データメモリに記憶したデ
ィジタルデータから最大値を検出し、信号検出処理３４
によって、ピーク値が信号であるのカツイズであるのか
を判定する受信機の感度に基づいて予め設定された電圧
値と前記の最大値を比較し、処理の流れを変更する。信
号と判定した場合（最大値≧電圧値）は、ピーク格納処
理３５によって、最大値を表示メモリ６に格納する。ま
た、ノイズと判定した場合（最大値〈電圧）は、最終デ
ータ格納処理３６によって、データにランダム性をもた
せるためにＦＩＦＯメモリ回路２７ａ。

２７ｂの最後に記憶されたディジタルデータを表示メモ
リ６に格納する。マイクロコントローラ４は、以上のデ
ータ処理を表示最小区間内に終了し、次の表示最小区間
の変化を検出２８するまで待期する。

〔発明が解決しようとする課題〕

従来のビデオ信号処理装置は以上のように構成されてい
るので、マイクロコントローラは表示最小区間内に処理
を実行することが必要で、また、正確なエンベロープを
得るにはデータを十分に蓄積する必要があるために、ハ
ードウェア及びプログラムに拡張性、信軽性がなく高価
であるなどの問題点があった。

また、従来のビデオ信号処理装置は以上のように構成さ
れているので、マイクロコントローラの処理が増大し、
制御が複雑になり、また、ＣＲＴ画面の表示ビデオが、
隣接するデータ間ですき間が生じてしまい、エンベロー
プが不鮮明であるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、マイクロコントローラの処理能力を向上でき
るとともに、正確なエンベロープを高速に表示できるビ
デオ信号処理装置およびマイクロプログラムの処理負荷
を低減できるとともに、ＣＲＴｉ！！ｉｉ面に鮮明な表
示ができるビデオ信号処理装置を得ることを目的とする
。

〔ｌ！！題を解決するための手段〕

この発明に係るビデオ信号処理装置は、Ａ／Ｄ変換した
ディジタルデータのピーク値を検出するピークホールド
回路を付加し、アドレッシングが可能なメモリ回路で構
成したものである。

また、この発明に係るビデオ信号処理装置は、Ａ／Ｄ変
換したディジタルデータをマイクロコントローラで演算
、補関し、表示ビデオをスムージングするようにしたも
のである。

〔作用］ この発明におけるピークホールド回路は、ＣＲＴの表示
最小区間ごとに検出したピーク値を出力することにより
、処理データ量はＣＲＴの表示区間内で一定となり、大
容量のメモリ回路を必要とせず、マイクロコントローラ
のスループットが向上され、精密な表示を可能にする。

また、この発明におけるスムージングは、隣接した２つ
のディジタルデータをマイクロントローラにより演算し
、この２点間にレベル差があると判定すれば、ディジタ
ルデータを補正する。

〔実施例］ 以下、この発明の実施例を図について説明する。

第１図は本発明の第１の実施例によるビデオ信号処理装
置を示す０図において、１は従来のものと同様のＡ／Ｄ
変換回路、２はＡ／Ｄ変換回路１から出力されるディジ
タルデータを表示最小区間ごとに最大値と最小値を検出
するピークホールド回路、３ａ、３ｂは表示最小区間で
アドレスを更新してピークホールドしたデータを記憶す
るメモリ回路、４．５．６は従来のものと同様のマイク
ロコントローラ、プログラムメモリ、表示メモリである
。

また、第２図は、マイクロコントローラ４の動作フロー
チャートである。図において、７はマイクロコントロー
ラの処理を示す入力処理、８は表示区間に相当するピー
クホールド回路２で検出したデータがメモリ回路３ａ、
３ｂに記憶されたことを判断する入力完了検出処理、９
はメモリ回路３ａ、３ｂの接続先を切り替えるメモリ切
替処理、１０はメモリ回路３ａ、３ｂのデータから描画
データを作成し、表示メモリ６に格納する描画データ格
納処理である。

次に動作について説明する。第３図において、入力ビデ
オ信号１１を表示最小区間１２を充分に細分化したタイ
ミングでＡ／Ｄ変換したディジタルデータを同様のタイ
ミングで順次比較して最大値１３と最小値１４をピーク
ホールド回路２によって検出する。ピークホールド回路
２は、表示最小区間１２で最大値１３と最小値１４をメ
モリ回路３ａ、３ｂへ出力した後、リセットされる。従
って、ピークホールド回路２は、表示最小区間１２にお
ける入力ビデオ信号の最大振幅１５と電圧値を検出して
いることに他ならない。

マイクロコントローラ４は以上のように記憶しているメ
モリ回路３ａ、３ｂを表示区間ごとに、接続先をＡ／Ｄ
変換回路１からマイクロコントローラ４に、マイクロコ
ントローラ４からＡ／Ｄ変換回路１に切り替える。また
メモリ回路３ａ、３ｂの切り替えは、第４図において、
一定周波数帯１６の掃引終了周波数１７から掃引開始周
波数１８の間に発生する受信機の掃引が無効な期間１９
中に入力完了検出８および、メモリ切替処理９によって
行う、描画データ格納処理１０では、メモリ回路３ａ、
３ｂの最大値１３と最小値１４を直線で結んだ描画デー
タをＣＲＴの画面に対応した表示メモリ６に格納する。

このように上記実施例によれば、ピークホールド回路を
任意の間隔で制御し、アドレッシング可能なメモリ回路
を設けるようにしたので、表示ビデオを高速に表示でき
、しかも用途に応じた指示器を簡単に構成できるため、
装置が安価にでき、また精度の高いものが得られる。

なお、上記実施例では一定周波数帯を掃引することによ
って生じるビデオ信号をＣＲＴに表示するスペクトルア
ナライザについて示したが、ビデオ信号が任意に設定可
能な基準値を超えたときをトリガとしてＣＲＴに表示す
るディジタルオシロスコープとして用いることができる
。

第５図はこのような本発明の第１の実施例をディジタル
オシロスコープとして応用した例を示すもので、図にお
いて、２０はＡ／Ｄ変換回路１の出力データと基準値２
１とを比較してメモリ回路３ａ、３ｂに格納しているア
ドレスの１つを記憶する比較回路である。

第６図において、２２は入力ビデオ信号、２３はＡ／Ｄ
変換タイミング、２４はＡ／Ｄ変換によって基準値２５
を越えた信号から作成した量子化ビデオ、２６は量子化
ビデオの立上がり微分信号２６をトリガとしてメモリ回
路３ａ、３ｂのアドレスを記憶する。マイクロコントロ
ーラ４は描画データ格納処理１０において、このアドレ
スからメモリ回路３ａ、３ｂのデータを表示メモリ６に
格納する。またピークホールド回路２に表示スケールを
表示区間で割ったタイミングを人力することによって実
現できる。

また上記実施例ではディジタルオシロスコープとして用
いる場合について説明したが、第５図において、外部タ
イミング３７として方位、距離を表わすタイミングを用
いることによって、探知を目的とする指示器として用い
ることができ、上記実施例と同様の効果を奏する。

次に、この発明の第２の実施例としてディジタルオシロ
スコープとして応用したものを例にとり図について説明
する。

第７図において、１は前記Ａ／Ｄ変換回路、２はＡ／Ｄ
変換回路１から出力されるディジタルデータを表示最小
区間で最大値と最小値を検出するピークホールド回路、
３ａ、３ｂはアドレスを表示最小区間で更新させて、ピ
ークホールド回路２から出力されるディジタルデータを
記憶するメモリ回路、４はメモリ回路３のデータを読取
り、データ処理を行うマイクロコントローラ、５はブロ
グラロメモリ、６は表示メモリである。

第８図はマイクロコントローラ４の動作フローチャート
である。７はマイクロコントローラの処理を示す入力処
理、８はディジタルデータがメモリ回路３に記憶が完了
したことを検出し、判断するデータ入力完了検出処理、
９はメモリ回路３のデータバスを切替えるメモリ切替処
理、１０はメモリ回路３のいずれかのディジタルデータ
を取り出して処理するデータ採集処理、４１は採集デー
タを比較して補間の有無を判断する表示欠は検出処理、
４２は隣接するディジタルデータを演算して補正する補
間処理、４３は表示メモリに表示データを格納するデー
タ格納処理である。

次に動作について説明する。Ａ／Ｄ変換回路１は従来と
同様にディジタル信号に変換する。このディジタルデー
タはピークホールド回路２によって有効範囲内で再設定
が可能な表示最小区間毎に最大値と最小値を検出する。

ピークホールド回路２で検出したデータは同様の表示最
小区間のタイミングでメモリ回路３に記憶される。メモ
リ回路３は表示区間に相当するデータを格納すれば、以
後のデータを記憶することを停止し、マイクロコントロ
ーラにデータ入力完了を知らせる。

マイクロコントローラ４はデータ入力完了を検出後、メ
モリ切替処理９によって、ピークホールド回路２とメモ
リ回路３の制御バスを切り離し、メモリ回路３をマイク
ロコントローラ４に接続する。また、マイクロコントロ
ーラ４とメモリ回路３の制御バスを切り離し、メモリ回
路３をピークホールド回路２に接続する。データ採集処
理１０はデータ入力完了したメモリ回路３の既知のアド
レスから隣接する２つのデータを取り出し、比較する。

今、メモリ回路３のアドレスをｌとして、アドレスｉの
最大値のデータをＤｍａｘ（ｉ）、最小値をＤｍｉｎと
し、アドレスｉ−１も同様にＤｍａｘ（ｉ−１）　、Ｄ
ｍ　ｉ　ｎ（ｉ−１）　　とするとき、Ｄｍａｘ（ｉ−
１）　＜Ｄｍａ　ｎ（ｉ）の場合は、Ｄ　ｍ　ａ　ｘ　
（ｉ−１）　＜　Ｄｍｉｎ（ｉ）のとき表示欠けが発生
し、Ｄｍａｘ（ｉ−１）＞Ｄｍａｘ（ｉ）の場合は、Ｄ
ｍ　ｉ　ｎ（ｉ−１）　＞Ｄｍａｘ（ｉ）のとき表示欠
けが発生する。

表示欠は検出４１をすれば、前者は（Ｄｍａｘ（ｉ−１
）　＋　Ｄ　ｍ　ｉ　ｎ　（ｉ））　／　２を補正値と
してＤｍａｘ　（ｉ−１）　、Ｄｍ　ｉ　ｎ（ｉ））を
更新し、後者は（Ｄｍｉ　ｎ（ｉ−１）　＋Ｄｍａ　ｘ
（ｉ））　／　２を補正値としてＤｍ　ｉ　ｎ　（ｉ−
１）　、Ｄｍ　ａ　ｘ（ｉ）を更新することによって補
間処理４２を行う。データ格納処理４３は、ＣＲＴ画面
に対応した表示メモリに格納する。

このように、上記実施例によれば、隣接する２つのディ
ジタルデータをマイクロコントローラにより演算し、こ
の２点間にレベル差があるとすればディジタルデータを
補正するようにしたので、表示ビデオを高速に表示でき
、また、制御回路をマイクロコントローラとプログラム
で構成したので、部品点数の増大を抑えて制御回路を簡
単化でき、また精度の高いものが得られる。

なお、上記実施例ではディジタルオシロスコープの場合
について説明したが、第９図に示すように、ピークホー
ルド回路２の検出タイミングを一定周波数帯を掃引する
間隔を外部タイミング２４とすれば、スペクトルアナラ
イザとして用いることができ、上記実施例と同様の効果
を奏する。

また、第１０図に示すように、上記実施例のメモリ回路
２がデュアルポートメモリ２５であってもよく、上記実
施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明に係るビデオ信号処理装置によ
れば、表示最小区間でピーク値を検出するピークホール
ド回路を追加するようにしたので、マイクロコントロー
ラのスループットが向上し、高速表示が可能になる効果
がある。

また、この発明に係るビデオ信号処理装置によれば、隣
接する２つのディジタルデータをマイクロコントローラ
により演算し、この２点間にレベル差があるとすればデ
ィジタルデータを補正するようにしたので、表示ビデオ
を高速に表示できる効果がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例によるビデオ信号処理
装置の構成図、第２図はこの発明のプログラムの動作フ
ローチャート図、第３図はこの発明のピークホールド回
路の動作を示す図、第４図はこの発明のメモリ回路の切
り替え動作を示す図、第５図はこの発明の第１の実施例
の応用例を示すビデオ信号処理装置の構成図、第６図は
この発明の他の実施例を示す比較回路の動作を示す図、
第７図はこの発明の第２の実施例によるビデオ信号処理
装置を示す構成図、第８図はこの発明のプログラムの動
作フローチャート図、第９図および第１０図はこの発明
の第２の実施例の応用例を示す構成図、第１１図は従来
のビデオ信号処理装置の構成図、第１２図は従来のプロ
グラムの動作フローチャート図である。 図において、１はＡ／Ｄ変換回路、２はピークホールド
回路、３ａ、３ｂはメモリ回路、４はマイクロコントロ
ーラ、５はプログラムメモリ、６は表示メモリ、７は入
力処理、８は入力完了検出処理、９はメモリ切替処理、
１０は描画データ格納処理、１１は入力ビデオ信号、１
２は表示最小区間、１３は最大値、１４は最小値、１５
は最大振幅、１６は一定周波数帯、１７は掃引終了周波
数、１８は掃引開始周波数、１９は無効期間、２０は比
較回路、２１は基準値、２２は入力ビデオ信号、２３は
Ａ／Ｄタイミング、２４は量子化ビデオ、２５は基準値
、２６は微分信号、２７ａ。 ２７ｂはＦＩＦＯメモリ回路、２８は表示最小区間の変
化、２９はＡ／Ｄ入出力停止処理、３０はＦＩＦＯ切替
処理、３１はＡ／Ｄ入出力開始処理、３２はＦＩＦＯデ
ータ採凝処理、３３はピーク値検出処理、３４は信号検
出処理、３５はピーク値格納処理、３６は最終データ格
納処理、３７は外部タイミング、４１は表示欠は処理、
４２は補間処理、４３はデータ格納処理である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）一定周波数帯を掃引することによって生じるビデ
   オ信号をディジタル信号に変換するＡ／Ｄ変換回路と、 Ａ／Ｄ変換回路の出力を表示最小区間ごとに交互に切り
   替えて記憶するメモリ回路と、 メモリ回路に記憶したデータを処理し、表示メモリへ格
   納する制御手順をあらかじめ記憶しているプログラム・
   メモリと、 その制御手順を実行するマイクロコントローラとを備え
   たことを特徴とするビデオ信号処理装置。
2. （２）一定周波数に同調することによって生じるビデオ
   信号をＣＲＴ画面に表示するビデオ信号処理装置におい
   て、 表示最小区間をさらに細分化した時間でＡ／Ｄ変換する
   回路と、 Ａ／Ｄ変換後の出力を表示最小区間でピーク値をホール
   ドする回路と、 ピークホールド後の出力を全表示区間で交互に切替えて
   記憶するメモリ回路と、 メモリ回路からのデータの処理とこれらの制御手順をあ
   らかじめ記憶しているプログラムメモリと、 この制御手順を実行するマイクロコントローラを備えた
   ことを特徴とするビデオ信号処理装置。