JPH0494540A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0494540A JPH0494540A JP21320890A JP21320890A JPH0494540A JP H0494540 A JPH0494540 A JP H0494540A JP 21320890 A JP21320890 A JP 21320890A JP 21320890 A JP21320890 A JP 21320890A JP H0494540 A JPH0494540 A JP H0494540A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- thickness
- semiconductor device
- metal wiring
- dispersion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000006355 external stress Effects 0.000 abstract description 3
- 230000035882 stress Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、金属配線内に文字や図形の抜きパターンを配
置する半導体装置に関する。
置する半導体装置に関する。
本発明は、半導体装置において、金属配線内に文字や図
形の扱きパターンを列状に配置させて作製することによ
り、外部からの応力を分散させて緩和し、パッシベーシ
ョンクラックや金属配線スライドを防止するものである
。
形の扱きパターンを列状に配置させて作製することによ
り、外部からの応力を分散させて緩和し、パッシベーシ
ョンクラックや金属配線スライドを防止するものである
。
金属配線に関して、電源配線のように太い幅のものがＬ
ＳＩチップのコーナ一部付近に配置されている場合、大
チップ化が進むほど受ける応力強度が増加する。従来は
、金属配線内には何も作製されていなかった。
ＳＩチップのコーナ一部付近に配置されている場合、大
チップ化が進むほど受ける応力強度が増加する。従来は
、金属配線内には何も作製されていなかった。
しかし、上記の従来構造においては、特に太い幅の配線
で、かつコーナ一部に配置されているものについては、
外部応力に対する耐量が低下するタメ、パッシベーショ
ンクラックや金属スライドを起こしやすいという課題が
あった。
で、かつコーナ一部に配置されているものについては、
外部応力に対する耐量が低下するタメ、パッシベーショ
ンクラックや金属スライドを起こしやすいという課題が
あった。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、パッシベーションクラ
ックや金属スライド等の品質不良特性が回避できる半導
体装置を提供するところにある。
ので、その目的とするところは、パッシベーションクラ
ックや金属スライド等の品質不良特性が回避できる半導
体装置を提供するところにある。
本発明の半導体装置は、金属配線内に文字や図形を列状
に配列した抜きパターンを有することを特徴とする。
に配列した抜きパターンを有することを特徴とする。
以下、本発明について実施例に基づいて説明してゆ（。
第１図（α）〜Ｃｄ）は、本発明の実施例を製造工程順
に示す図である。但し、半導体基板としてシリコンウェ
ハーを、金属配線材料としてアルミニウムを、窒化膜と
してプラズマナイトライド膜を、酸化膜として酸化シリ
コン膜を選ぶ。
に示す図である。但し、半導体基板としてシリコンウェ
ハーを、金属配線材料としてアルミニウムを、窒化膜と
してプラズマナイトライド膜を、酸化膜として酸化シリ
コン膜を選ぶ。
まず、第１図（α）にあるように、シリコンウェーハ１
０１の表面に酸化シリコン膜１０２を形成する。
０１の表面に酸化シリコン膜１０２を形成する。
次に、第１図（ｂ）にあるように、Ａｌ−３ｉ（１％）
を酸化シリコン膜１０２上の全面にスパッタして厚さ１
μｍのアルミ膜を形成し、フォトエツチング工程で５０
μｍ幅の電源配線１０３を作製する。その際、列状に並
んだ５μｍ角文字の抜きパターン１０４も同時に作製す
る。
を酸化シリコン膜１０２上の全面にスパッタして厚さ１
μｍのアルミ膜を形成し、フォトエツチング工程で５０
μｍ幅の電源配線１０３を作製する。その際、列状に並
んだ５μｍ角文字の抜きパターン１０４も同時に作製す
る。
次に、第１図（Ｃ）にあるように、酸化シリコン膜１０
５を０４μｍの厚さで全面に形成する。
５を０４μｍの厚さで全面に形成する。
次に、第１図Ｃｄ）にあるように、プラズマナイトライ
ド膜１０６を１μｍの厚さで全面に形成する。
ド膜１０６を１μｍの厚さで全面に形成する。
以上の工程で製造されるものが、本発明の半導体装置で
ある。
ある。
尚、作製された文字抜きパターンの平面図は第１図（ｅ
）のようになる。
）のようになる。
上述のように本発明によれば、金属配線内に文字や図形
の抜きパターンを列状に配置させて作製することにより
、外部からの機械的応力が分散して緩和され、パッシベ
ーションクラックや金属配線スライドを防止することが
出来る。
の抜きパターンを列状に配置させて作製することにより
、外部からの機械的応力が分散して緩和され、パッシベ
ーションクラックや金属配線スライドを防止することが
出来る。
第１図の（α）〜Ｃｄ）は、本発明の半導体装置の製造
装置の断面図。 又、第１図の（ｊ）は、本発明の半導体装置の製造装置
の平面図。 第２図の（α）及びＣｂ）は、従来の半導体装置の断面
図及び平面図。 １０１・・・・・・・・・シリコンウェーハ１０２・・
・・・・・・・酸化シリコン膜１０３・・・・・・・・
・アルミ電源配線１０４・・・・・・・・・抜きパター
ン１０５・・・・・・・・・酸化シリコン膜１０６・・
・・・・・・・プラズマナイトライド膜１０７・・・・
・・・・・ＬＳＩチップ２０１・・・・・・・・・半導
体基板 ２０２・・・・・−・・・酸化膜 ２０３・・・・・・・・・金属配線材料２０４・・・・
・・・・・酸化膜 ２０５・・・・・・・・・窒化膜 ２０６・・・・・・・・・ＬＳＩチップ７負−、Ｔｏ４
装置の断面図。 又、第１図の（ｊ）は、本発明の半導体装置の製造装置
の平面図。 第２図の（α）及びＣｂ）は、従来の半導体装置の断面
図及び平面図。 １０１・・・・・・・・・シリコンウェーハ１０２・・
・・・・・・・酸化シリコン膜１０３・・・・・・・・
・アルミ電源配線１０４・・・・・・・・・抜きパター
ン１０５・・・・・・・・・酸化シリコン膜１０６・・
・・・・・・・プラズマナイトライド膜１０７・・・・
・・・・・ＬＳＩチップ２０１・・・・・・・・・半導
体基板 ２０２・・・・・−・・・酸化膜 ２０３・・・・・・・・・金属配線材料２０４・・・・
・・・・・酸化膜 ２０５・・・・・・・・・窒化膜 ２０６・・・・・・・・・ＬＳＩチップ７負−、Ｔｏ４
Claims (1)
- 金属配線内に文字や図形を列状に配置した抜きパターン
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21320890A JPH0494540A (ja) | 1990-08-10 | 1990-08-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21320890A JPH0494540A (ja) | 1990-08-10 | 1990-08-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0494540A true JPH0494540A (ja) | 1992-03-26 |
Family
ID=16635332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21320890A Pending JPH0494540A (ja) | 1990-08-10 | 1990-08-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0494540A (ja) |
-
1990
- 1990-08-10 JP JP21320890A patent/JPH0494540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373122B1 (en) | Method of fabricating various-sized passivated integrated circuit chips from a borderless gate array | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| JPS6156608B2 (ja) | ||
| JPH0494540A (ja) | 半導体装置 | |
| US6441876B1 (en) | Liquid crystal display device and method of producing the same | |
| JP2867488B2 (ja) | 半導体装置 | |
| US11056555B2 (en) | Semiconductor device having 3D inductor and method of manufacturing the same | |
| JPH09129524A (ja) | 半導体装置の製造方法 | |
| JPH06196478A (ja) | 半導体装置 | |
| JP2792447B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| JPS6212664B2 (ja) | ||
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPH01162349A (ja) | 半導体装置の製造方法 | |
| JPS61288458A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0372653A (ja) | 半導体装置 | |
| JPS60186016A (ja) | 半導体装置の製造方法 | |
| JPH06168949A (ja) | ハンダバンプ形成方法 | |
| JPS6234442Y2 (ja) | ||
| JPH03185750A (ja) | 半導体装置 | |
| JPS61108147A (ja) | 半導体装置 | |
| JPH03280441A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH0467656A (ja) | 半導体装置 |