JPH0486952A - 計算機援用設計装置 - Google Patents
計算機援用設計装置Info
- Publication number
- JPH0486952A JPH0486952A JP2203509A JP20350990A JPH0486952A JP H0486952 A JPH0486952 A JP H0486952A JP 2203509 A JP2203509 A JP 2203509A JP 20350990 A JP20350990 A JP 20350990A JP H0486952 A JPH0486952 A JP H0486952A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern data
- circuit
- index
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011960 computer-aided design Methods 0.000 claims description 7
- 238000011161 development Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機援用設計装置（以下、ＣＡＤという。
）における同一パターンの生成手段に関する。
本発明は、計算機援用設計装置の同一パターンデータを
もつ図面データの生成手段において、基本になるパター
ンデータと複数個の指標データとを組み合わせて図面デ
ータを生成することにより、 マクロ定義を行わずに安易に同一パターンデータをもつ
図面データを生成することができるようにしたものであ
る。
もつ図面データの生成手段において、基本になるパター
ンデータと複数個の指標データとを組み合わせて図面デ
ータを生成することにより、 マクロ定義を行わずに安易に同一パターンデータをもつ
図面データを生成することができるようにしたものであ
る。
従来、この種のＣＡＤは、異なるネットのパターンデー
タを混同して処理することができない、同−パターンデ
ータをマクロ定義し、マクロ展開しないと同一パターン
を生成することができない、またマクロ定義できるデー
タが限られているなどの理由により、個々にデータを生
成する必要があった。
タを混同して処理することができない、同−パターンデ
ータをマクロ定義し、マクロ展開しないと同一パターン
を生成することができない、またマクロ定義できるデー
タが限られているなどの理由により、個々にデータを生
成する必要があった。
従来この種のＣＡＤシステムは、同一パターンを生成す
る場合に、 １、 同一パターンとなるパターンデータをマクロ定義
してマクロ展開する必要があり、時間がかかり、またマ
クロ定義するパターンは部品などの定形をしたものとな
るので、汎用に使用できず、２、 異なるネットのデー
タを一括して扱うことができないので、１つづつ生成す
る必要があり時間がかかり、 ３、 また、１ケ所で生成したパターンデータを個々に
コピーして生成するので時間がかかるなどの問題点があ
った。
る場合に、 １、 同一パターンとなるパターンデータをマクロ定義
してマクロ展開する必要があり、時間がかかり、またマ
クロ定義するパターンは部品などの定形をしたものとな
るので、汎用に使用できず、２、 異なるネットのデー
タを一括して扱うことができないので、１つづつ生成す
る必要があり時間がかかり、 ３、 また、１ケ所で生成したパターンデータを個々に
コピーして生成するので時間がかかるなどの問題点があ
った。
本発明はこのような問題点を解決するもので、マクロ定
義を行わなくても同一パターンを生成することができる
計算機援用設計装置を提供することを目的とする。
義を行わなくても同一パターンを生成することができる
計算機援用設計装置を提供することを目的とする。
本発明は、パターンデータを生成するパターンデータ生
成回路と、パターンデータが表示される図面上の位置を
指示する指標データを生成する指標データ生成回路とを
備えた計算機援用設計装置において、上記パターンデー
タ生成回路で生成されたパターンデータを記憶するパタ
ーンデータメモリ回路と、上記パターンデータ生成回路
で生成されたパターンデータに対応して、同一のパター
ンデータが繰り返えされる図面上の複数個の位置を指示
する指標データを記憶する指標メモリ回路と、上記指標
メモリ回路がもつ図面上の複数個の位置に上記パターン
データメモリ回路がもつ対応するパターンデータのそれ
ぞれを複写した結果のデータを登録するパターンデータ
展開・登録手段とを備えたことを特徴とする計算機援用
設計装置。
成回路と、パターンデータが表示される図面上の位置を
指示する指標データを生成する指標データ生成回路とを
備えた計算機援用設計装置において、上記パターンデー
タ生成回路で生成されたパターンデータを記憶するパタ
ーンデータメモリ回路と、上記パターンデータ生成回路
で生成されたパターンデータに対応して、同一のパター
ンデータが繰り返えされる図面上の複数個の位置を指示
する指標データを記憶する指標メモリ回路と、上記指標
メモリ回路がもつ図面上の複数個の位置に上記パターン
データメモリ回路がもつ対応するパターンデータのそれ
ぞれを複写した結果のデータを登録するパターンデータ
展開・登録手段とを備えたことを特徴とする計算機援用
設計装置。
繰り返して使用されるパターンデータを基本パターンデ
ータとして記憶し、また、このパターンデータが繰り返
して使用される位置を示す指標データをあらかじめ記憶
しておく。この２つの記憶内容に基づき、指標データの
示す位置に基本パターンデータを複写して図面データを
生成し、これを記憶する。この記憶内容を補充して全図
面データを生成する。
ータとして記憶し、また、このパターンデータが繰り返
して使用される位置を示す指標データをあらかじめ記憶
しておく。この２つの記憶内容に基づき、指標データの
示す位置に基本パターンデータを複写して図面データを
生成し、これを記憶する。この記憶内容を補充して全図
面データを生成する。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図はこの実施例の構成を示すブロック図である。
この実施例は、第１図に示すように、パターンデータを
生成するパターンデータ生成回路３と、パターンデータ
が表示される図面上の位置を指示する指標データを生成
する指標データ生成回路１とを備え、さらに、本発明の
特徴とする手段として、パターンデータ生成回路３で生
成されたパターンデータを記憶するパターンデータメモ
リ回路４と、パターンデータ生成回路３で生成されたパ
ターンデータに対応して、同一のパターンデータが繰り
返えされる図面上の複数個の位置を指示する指標データ
を記憶する指標メモリ回路２と、指標メモリ回路２がも
つ図面上の複数個の位置にパターンデータメモリ回路４
がもつ対応するパターンデータのそれぞれを複写した結
果のデータを登録するパターンデータ展開・登録手段で
ある指標読み出し回路５およびパターンデータ展開・登
録回路６とを備える。
生成するパターンデータ生成回路３と、パターンデータ
が表示される図面上の位置を指示する指標データを生成
する指標データ生成回路１とを備え、さらに、本発明の
特徴とする手段として、パターンデータ生成回路３で生
成されたパターンデータを記憶するパターンデータメモ
リ回路４と、パターンデータ生成回路３で生成されたパ
ターンデータに対応して、同一のパターンデータが繰り
返えされる図面上の複数個の位置を指示する指標データ
を記憶する指標メモリ回路２と、指標メモリ回路２がも
つ図面上の複数個の位置にパターンデータメモリ回路４
がもつ対応するパターンデータのそれぞれを複写した結
果のデータを登録するパターンデータ展開・登録手段で
ある指標読み出し回路５およびパターンデータ展開・登
録回路６とを備える。
次に、この実施例の動作を説明する。
第１図に示すように、指標データ生成回路１で同一パタ
ーンを生成するための指標となるデータを生成する。次
に、指標データ生成回路１で生成したデータを指標デー
タメモリ回路２でメモリに取込む。次に、パターンデー
タ生成回路３で同一パターンとなる基本パターンデータ
を原点で生成する。次に、パターンデータ生成回路３で
生成されたパターンデータをパターンデータメモリ回路
４でメモリに取込む。次に、指標読み出し回路５で指標
メモリ回路２から１つの位置指標データを読み圧す。次
に、パターンデータ展開・登録回路６で指標読み出し回
路５から読み出した位置デー・夕にパターンデータメモ
リ回路４に登録されているパターンデータを読み出して
展開処理を行う。
ーンを生成するための指標となるデータを生成する。次
に、指標データ生成回路１で生成したデータを指標デー
タメモリ回路２でメモリに取込む。次に、パターンデー
タ生成回路３で同一パターンとなる基本パターンデータ
を原点で生成する。次に、パターンデータ生成回路３で
生成されたパターンデータをパターンデータメモリ回路
４でメモリに取込む。次に、指標読み出し回路５で指標
メモリ回路２から１つの位置指標データを読み圧す。次
に、パターンデータ展開・登録回路６で指標読み出し回
路５から読み出した位置デー・夕にパターンデータメモ
リ回路４に登録されているパターンデータを読み出して
展開処理を行う。
展開されたパターンデータを登録し、指標読み出し回路
５へもどる。
５へもどる。
第２図は、本発明におけるＣＡＤシステムの処理手順を
説明するためのフロー図である。
説明するためのフロー図である。
第３図は、本発明を行うたとのシステム最小構成を示す
ブロック図である。
ブロック図である。
第２図に示すように、まず、シーケンスＳ１で、同一パ
ターンを生成するための指標データを生成する。次に、
シーケンスＳ２で、複数指標位置に展開するための基本
パターンデータを原点で生成スル。次に、シーケンスＳ
３で、シーケンスＳ１で生成した複数指標データからデ
ータを１つ読み出ス。次に、シーケンスＳ４で、シーケ
ンスＳ３で読み出したデータが終了したか否かを判断す
る。
ターンを生成するための指標データを生成する。次に、
シーケンスＳ２で、複数指標位置に展開するための基本
パターンデータを原点で生成スル。次に、シーケンスＳ
３で、シーケンスＳ１で生成した複数指標データからデ
ータを１つ読み出ス。次に、シーケンスＳ４で、シーケ
ンスＳ３で読み出したデータが終了したか否かを判断す
る。
次に、シーケンスＳ５で、シーケンスＳ３で読み出した
データの位置に対して原点で生成した基本パターンデー
タを展開する。
データの位置に対して原点で生成した基本パターンデー
タを展開する。
次に、本発明の第二実施例について説明する。
第４図はこの第二実施例の構成を示すブロック図である
。複数種指標データ生成回路２２で複数種類の指標デー
タを生成する。このときに、指標に種類の識別ができる
情報を付加しておく。指標データメモリ回路２３で、複
数種指標データ生成回路２２で生成されたデータをメモ
リに取込む。次に、複数種パターンデータ生成回路２０
で、複数種類のパターンデータを生成する。このときに
パターンデータの各ブロック毎に識別できるような情報
を付加しておく。パターンデータメモリ回路２１で、複
数種パターンデータ生成回路２０によって生成されたパ
ターンデータをメモリに取込む。次に、指標読み比し回
路２４で、指標データメモリ回路２３から１つのデータ
を読み出す。指標データメモリ回路２３から読み出され
た１つのデータに対して指標識別回路２５で指標の識別
を行い、パターンデータメモリ回路２１から指標の識別
に対応するパターンデータを出力するように情報をわた
す。次に、パターンデータ展開・登録回路２６で、指標
データの識別に対応するパターンデータをパターンデー
タメモリ回路２１から読み出し、パターンとして展開し
て登録を行う。
。複数種指標データ生成回路２２で複数種類の指標デー
タを生成する。このときに、指標に種類の識別ができる
情報を付加しておく。指標データメモリ回路２３で、複
数種指標データ生成回路２２で生成されたデータをメモ
リに取込む。次に、複数種パターンデータ生成回路２０
で、複数種類のパターンデータを生成する。このときに
パターンデータの各ブロック毎に識別できるような情報
を付加しておく。パターンデータメモリ回路２１で、複
数種パターンデータ生成回路２０によって生成されたパ
ターンデータをメモリに取込む。次に、指標読み比し回
路２４で、指標データメモリ回路２３から１つのデータ
を読み出す。指標データメモリ回路２３から読み出され
た１つのデータに対して指標識別回路２５で指標の識別
を行い、パターンデータメモリ回路２１から指標の識別
に対応するパターンデータを出力するように情報をわた
す。次に、パターンデータ展開・登録回路２６で、指標
データの識別に対応するパターンデータをパターンデー
タメモリ回路２１から読み出し、パターンとして展開し
て登録を行う。
第５図は、本発明の第二実施例におけるＣＡＤシステム
の処理手順を説明するためのフロー図である。
の処理手順を説明するためのフロー図である。
第５図に示すように、まず、シーケンスＳＩＯで、同一
パターンを生成するための指標データを複数種類生成す
る。次に、シーケンスＳｌｌで、シーケンス５１０で生
成した種類に相当する基本パターンデータを原点で生成
する。次に、Ｓｉ２で、Ｓ１０で生成した指標データを
１つ読み出す。シーケンス３１３で、シーケンスＳＩＯ
で生成した指標データの処理がすべて終了したか否かを
判断する。次に、シーケンス５１４で、シーケンスＳ１
２で読み出した１つのデータから識別情報を取り出す。
パターンを生成するための指標データを複数種類生成す
る。次に、シーケンスＳｌｌで、シーケンス５１０で生
成した種類に相当する基本パターンデータを原点で生成
する。次に、Ｓｉ２で、Ｓ１０で生成した指標データを
１つ読み出す。シーケンス３１３で、シーケンスＳＩＯ
で生成した指標データの処理がすべて終了したか否かを
判断する。次に、シーケンス５１４で、シーケンスＳ１
２で読み出した１つのデータから識別情報を取り出す。
次に、シーケンスＳ１５で、シーケンス３１４で取り出
された識別情報に対応するパターンデータを読み出し、
パターンとして展開して登録する。
された識別情報に対応するパターンデータを読み出し、
パターンとして展開して登録する。
本発明は、以上説明したように、原点位置に基□本パタ
ーンデータがあり、指標データの示す位置に基本パター
ンデータをコピーすることにより、マクロ定義しなくて
も安易に同一パターンを生成することができ、同一ネッ
トに限らず異種ネットのデータでも扱うことができ、か
つ部品以外でも使用できる効果がある。
ーンデータがあり、指標データの示す位置に基本パター
ンデータをコピーすることにより、マクロ定義しなくて
も安易に同一パターンを生成することができ、同一ネッ
トに限らず異種ネットのデータでも扱うことができ、か
つ部品以外でも使用できる効果がある。
第１図は、本発明第一実施例の構成を示すブロック図。
第２図は、本発明第一実施例の動作を示すフローチャー
ト。 第３図は、本発明のシステム最小構成図。 第４図は、本発明第二実施例の構成を示すブロック図。 第５図は、本発明第二実施例の動作を示すフロー図。 １・・・指標データ生成回路、２・・・指標メモリ回路
、３・・・パターンデータ生成回路、４・・・パターン
データメモリ回路、５．２４・・・指標読み出し回路、
６．２６・・・パターンデータ展開・登録回路、７・・
・中央処理装置、訃・・メモリ装置、９・・・グラフィ
ックデイスプレィ、１０・・・コマンドデータ入力装置
、２０・・・複数種パターンデータ生成回路、２１・・
・パターンデータメモリ回路、２２・・・複数種指標デ
ータ生成回路、２３・・・指標データメモリ回路、２５
・・・指標識別回路。
ト。 第３図は、本発明のシステム最小構成図。 第４図は、本発明第二実施例の構成を示すブロック図。 第５図は、本発明第二実施例の動作を示すフロー図。 １・・・指標データ生成回路、２・・・指標メモリ回路
、３・・・パターンデータ生成回路、４・・・パターン
データメモリ回路、５．２４・・・指標読み出し回路、
６．２６・・・パターンデータ展開・登録回路、７・・
・中央処理装置、訃・・メモリ装置、９・・・グラフィ
ックデイスプレィ、１０・・・コマンドデータ入力装置
、２０・・・複数種パターンデータ生成回路、２１・・
・パターンデータメモリ回路、２２・・・複数種指標デ
ータ生成回路、２３・・・指標データメモリ回路、２５
・・・指標識別回路。
Claims (1)
- 【特許請求の範囲】 １、パターンデータを生成するパターンデータ生成回路
と、パターンデータが表示される図面上の位置を指示す
る指標データを生成する指標データ生成回路とを備えた
計算機援用設計装置において、上記パターンデータ生成
回路で生成されたパターンデータを記憶するパターンデ
ータメモリ回路と、 上記パターンデータ生成回路で生成されたパターンデー
タに対応して、同一のパターンデータが繰り返えされる
図面上の複数個の位置を指示する指標データを記憶する
指標メモリ回路と、 上記指標メモリ回路がもつ図面上の複数個の位置に上記
パターンデータメモリ回路がもつ対応するパターンデー
タのそれぞれを複写した結果のデータを登録するパター
ンデータ展開・登録手段とを備えたことを特徴とする計
算機援用設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203509A JPH0486952A (ja) | 1990-07-31 | 1990-07-31 | 計算機援用設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203509A JPH0486952A (ja) | 1990-07-31 | 1990-07-31 | 計算機援用設計装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486952A true JPH0486952A (ja) | 1992-03-19 |
Family
ID=16475338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203509A Pending JPH0486952A (ja) | 1990-07-31 | 1990-07-31 | 計算機援用設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486952A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644935A (en) * | 1979-09-18 | 1981-04-24 | Nec Corp | Graphic data selecting circuit |
| JPS56152068A (en) * | 1980-04-23 | 1981-11-25 | Nec Corp | Selection circuit for graphic data |
| JPS63286972A (ja) * | 1987-05-19 | 1988-11-24 | Nec Corp | プリント板原画デ−タ処理装置 |
| JPH02105259A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | パターン露光装置用データ作成方法 |
-
1990
- 1990-07-31 JP JP2203509A patent/JPH0486952A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644935A (en) * | 1979-09-18 | 1981-04-24 | Nec Corp | Graphic data selecting circuit |
| JPS56152068A (en) * | 1980-04-23 | 1981-11-25 | Nec Corp | Selection circuit for graphic data |
| JPS63286972A (ja) * | 1987-05-19 | 1988-11-24 | Nec Corp | プリント板原画デ−タ処理装置 |
| JPH02105259A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | パターン露光装置用データ作成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257671A (ja) | 設計取り込みシステム | |
| JP2000003379A (ja) | プロダクトモデルにおける図面作成装置 | |
| JPH0486952A (ja) | 計算機援用設計装置 | |
| JP5033135B2 (ja) | レイアウト後ｅｄａアプリケーションを開発するための方法およびシステム | |
| JP3176745B2 (ja) | 有限要素モデル生成装置 | |
| JPH0695862A (ja) | 命令列最適化支援装置 | |
| JP3654941B2 (ja) | 論理シミュレーション方法及び論理シミュレータ | |
| JP2610832B2 (ja) | 画面分割パターン登録方式 | |
| JP2953716B2 (ja) | タイミング発生回路 | |
| JPS63138466A (ja) | Ｃａｄシステムの形状デ−タ管理方法 | |
| JPH021571A (ja) | 故障シミュレーション装置 | |
| JP3344471B2 (ja) | 設計変更箇所検証装置、設計変更箇所検証方法、及び設計変更箇所検証プログラムを記録した記録媒体 | |
| JP3591892B2 (ja) | 文字列表示方法および文字列表示装置 | |
| JP2590281B2 (ja) | 対話型プログラム作成システムにおける手続き定義画面表示処理方式 | |
| JPH0778195A (ja) | 回路設計ｃａｄにおけるデータ更新方式 | |
| JP3071921B2 (ja) | Ｌｓｉ設計支援装置 | |
| JPH04107783A (ja) | 回路図入力方法 | |
| JPH03198159A (ja) | 論理検証装置 | |
| JPH03161883A (ja) | マイクロプロセッサ | |
| JPH1021271A (ja) | 論理回路設計支援装置 | |
| JPH01166170A (ja) | ＬＳｌマスクパターンサイジングシステム | |
| JP2007122209A (ja) | ３次元グラフィックス描画装置、その方法及びプログラム | |
| JP2006331212A (ja) | 論理シミュレーション方法及びその装置 | |
| JPH0210430A (ja) | オンラインプログラム生成方式 | |
| JPH0448387A (ja) | 回路設計装置 |