JPH0486941U - - Google Patents
Info
- Publication number
- JPH0486941U JPH0486941U JP12836290U JP12836290U JPH0486941U JP H0486941 U JPH0486941 U JP H0486941U JP 12836290 U JP12836290 U JP 12836290U JP 12836290 U JP12836290 U JP 12836290U JP H0486941 U JPH0486941 U JP H0486941U
- Authority
- JP
- Japan
- Prior art keywords
- output
- memory
- registered
- circuit
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図及び第２図はこの考案の一実施例を示す
図であり、第１図は出力パターンメモリと緊急処
理メモリの構成図、第２図は登録パターンの状態
を示す図、第３図は従来の出力制御回路を示す図
である。 １は計算機、２はデータバス、３はアドレスバ
ス、４は書き込み信号、５ａは出力回路、６はア
ドレスデコーダ、８は出力保護回路、１１は出力
パターンメモリ、１２は書き込み制御信号、１３
はゲート回路、１４は出力セレクト信号、１５は
主メモリ、１７は緊急処理メモリ、１８は切換回
路である。なお、図中、同一符号は同一、又は相
当部分を示す。
図であり、第１図は出力パターンメモリと緊急処
理メモリの構成図、第２図は登録パターンの状態
を示す図、第３図は従来の出力制御回路を示す図
である。 １は計算機、２はデータバス、３はアドレスバ
ス、４は書き込み信号、５ａは出力回路、６はア
ドレスデコーダ、８は出力保護回路、１１は出力
パターンメモリ、１２は書き込み制御信号、１３
はゲート回路、１４は出力セレクト信号、１５は
主メモリ、１７は緊急処理メモリ、１８は切換回
路である。なお、図中、同一符号は同一、又は相
当部分を示す。
Claims (1)
- プログラムの実行手順に従つて演算を実行する
計算機、プログラムを格納する主メモリ、複数の
制御装置を組合わせて使用するための論理演算結
果を外部の制御装置に出力する出力回路、出力で
きる組合わせ論理データを予め登録し、出力され
た組合わせ論理データが登録されたデータか否か
を判定する出力パターンメモリ、出力回路と出力
パターンメモリを計算機から出力されたアドレス
情報に従つて選択するアドレスデコーダ、計算機
から出力された組合わせ論理データが出力パター
ンメモリによつて判定され、登録されている時は
アドレスデコーダからのセレクト信号を出力回路
に転送し、もし未登録の時はセレクト信号を禁止
するゲート回路、出力パターンメモリの判定結果
が未登録を示した場合に計算機に緊急処理プログ
ラムを出力する緊急処理メモリ、出力パターンメ
モリの判定結果が未登録を示した場合に計算機か
らのプログラム読み出し信号の行き先を主メモリ
から緊急処理メモリに切り換える切換回路より構
成され、計算機から出力回路へ組合わせ論理デー
タの書き込みが行われた場合、先ず出力パターン
メモリで登録パターンか否かをチエツクし、登録
パターンである場合は出力パターンメモリよりゲ
ート回路に出力可の信号を出力して出力回路にセ
レクト信号を転送し、もし登録パターンでなかつ
た場合は出力パターンメモリよりゲート回路にセ
レクト信号の禁止を出力すると共に計算機へのプ
ログラム転送を主メモリから緊急処理メモリに切
り換えることを特徴とする出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12836290U JPH0486941U (ja) | 1990-11-30 | 1990-11-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12836290U JPH0486941U (ja) | 1990-11-30 | 1990-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486941U true JPH0486941U (ja) | 1992-07-28 |
Family
ID=31875825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12836290U Pending JPH0486941U (ja) | 1990-11-30 | 1990-11-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486941U (ja) |
-
1990
- 1990-11-30 JP JP12836290U patent/JPH0486941U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000076133A5 (ja) | ||
| JP2504137B2 (ja) | メモリ書き込みプロテクト回路 | |
| US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
| JPH01124031A (ja) | マイクロ・コンピュータ | |
| JPH0486941U (ja) | ||
| JPH0486943U (ja) | ||
| JPH0482731U (ja) | ||
| JPH0482730U (ja) | ||
| JPH0486942U (ja) | ||
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
| JPH04297938A (ja) | メモリ保護回路 | |
| JPH07248927A (ja) | 入出力エミュレーション回路およびデータチェック回路 | |
| JPH0259495B2 (ja) | ||
| JPS5833584B2 (ja) | 情報処理装置 | |
| JPH022751U (ja) | ||
| JPH0270249U (ja) | ||
| JPH05151369A (ja) | 集積回路 | |
| JPH0447760U (ja) | ||
| JPS629926B2 (ja) | ||
| JPS6224347A (ja) | バス制御装置 | |
| JPS6324755U (ja) | ||
| JPH04184548A (ja) | メモリ拡張方式 | |
| JPS61189356U (ja) | ||
| JPH01121967A (ja) | Ｐｒｏｍ内蔵マイクロプロセッサ |