JPH0486165A

JPH0486165A - 固体撮像装置

Info

Publication number: JPH0486165A
Application number: JP2199321A
Authority: JP
Inventors: Masayuki Uno; 正幸宇野
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-07-30
Filing date: 1990-07-30
Publication date: 1992-03-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、リセット時の残像やリセット雑音等の影響
を除去し、Ｓ／Ｎを向−トさせた非破壊読み出し６■能
な増幅型光電変換素子を画素として用いた固体撮像装置
乙こ関する。

〔従来の技術〕

従来、非破壊読み出し２可能な増幅型光電変換素子を画
素として用いた固体撮像装置には種々の構成のものが知
られているが、単体の静電誘導トランジスタ　（Ｓｔａ
ｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ　
：以下ＳＩＴと略称する）を非破壊読み出し可能な画素
とし、て用いた固体撮像装置の構成例を第１０図に示す
。第１０図ににおいて、１は画素として用いるＳＩＴで
、そのドレインは常に基板電位Ｖ！ｔＬＩｌ＋に固定さ
れ、ゲートは容量Ｃ０を介してパルスφ６で駆動される
ようになっている。ソースにはＮ　−ＭＯＳ）ラユ／ジ
フタＭ、が接続され、そのゲートに印加されるリセット
パルスφ、が°゛Ｈ゛Ｈ゛レーときＮ−ＭＯＳ　）ラン
ジフタＭ、はＯＮして接地さね、　一方φ、＝”Ｌ”の
ときは、５ＩＴＩのゲート電圧■。に応した電圧がソー
ス側に発生し、出力端子Ｓ。、Ｔに伝達されるようにな
っている。

なおＣ８はホールドキャパシタ、２はハ、ファである。

次にこのように構成されている固体撮像装置の動作を、
第１１しｊのタイミングチャートを参照Ｌ２ながら説明
する。まず期間Ｔ１では、Ｎ−ＭＯＳ　ＩランジスタＭ
、はＯＮＬ、ＳＩＴのソースは接地される。ＳＩＴのゲ
ートパルスφＧにはＨ”レベルの電位が与えられるため
、ＳＩＴのゲート・ソース間のｐ−ｎ接合は順バイアス
となり、ゲーｔに蓄積されていた電荷は、ソースを通し
て除去される（リセット動作）。

次に期間Ｔ、では、φ、−゛Ｌ“となり、ＳＩＴのゲー
ト電位は負となる。このＳＩＴのゲートに光が入射され
ると電子　正孔対が発生し、電子はドレイン側に流れ正
孔はゲートに蓄積され、ゲート電位が上昇する（蓄積動
作）。

期間］゛、では、再びφ６−“Ｉ（“となり、その分ゲ
ート電圧が持ち１−げられ、ソース側には、オフセント
電圧に光入射で蓄積された電荷に対応する電圧が加算さ
れた電圧が発生し２、出力端子Ｓ。Ｕｌに光情報を含ん
だ電圧■、。０．を伝達する（読み出し動作）。

ｌ−訳読メ出し動作の後、再びリセット動作、蓄積動作
と繰り返し２、各時刻における光量を電気信号として得
ることができる。

〔発明が解決しようとする課題］し２かしながら、上記撮像動作では、リセット動作にお
いてＳＩＴのゲート・ソース間のｐ−ｎ接合の順バイア
スを利用しているため、リセット期間Ｔ、を十分に長く
とらないと、ゲートのリセットレベルが一定レベルに戻
らず、残像が引き起こされるという問題点がある。

この点を解消するため、特開昭６３−８６４７１号公報
では、蓄積動作→読み出し動作→リセット動作→読み出
し動作と２度の読み出し動作を行い、両者の読外出し動
作時の出力の差分を取り出し、残像の改善を計るように
した構成のものが開示されている。しかしながら、この
公報開示のものにおける撮像動作においても、急激に明
るさが変化する場合には、この残像は除去しきれない。

第１１［Ｐｌのゲート電位■、の時間変化で暗い状態が
続く場合と、明るい状態から暗い状態に移った場合の２
種類の態様を示している。明るい状態から暗い状態に移
ったときは、リセットのゲー［・電圧が高いため、暗い
状態が続く場合に比べて、読み出し出力は大きくなる。

しかしその後のり七ノドではゲート電圧は両者ともほぼ
同し電圧となるので、前記公報開示の方法によって差分
をとっても、残像は依然とし２て残ったままである。

これに対して、ＳＩＴのり七ノド方法を、第１０図に示
し、た固体撮像装置のものと全く変えて、残像を除去で
きるようにした固体撮像装置を第１２図に示す。この固
体撮像装置は、Ｓ　Ｘ　Ｔ　Ｉのゲーｊ・にパルスφ７
．で駆動されるＰ−ＭＯＳトランジスタフタを設け、ま
た５ＩＴＩのソースとホールドキャパシタＣ１の間に、
パルスφ丁で駆動されるＮ−ＭＯＳトランジスタフタを
介在させ、前記Ｆ′ＭＯ３Ｉ−ランジスタＭ、をＯＮす
ることによりＳＩＴをリセットするように構成したもの
である。

このように構成した固体撮像装置の動作を、第１３図の
タイミングチャートを参照しながら説明する。この固体
撮像装置における５ＩＴＩのゲートには、第１Ｏ図に示
したものと異なり、クロックは印加されず一定の直流電
圧■、が与えられている。

まず期間Ｔ１では、Ｎ−ＭＯＳ　）ランジフタＭ、。

Ｍ２がＯＮＬ、て、ＳＩＴのソース電圧及びホールドキ
ャパシタＣ□をリセットする（ソースラインリセット動
作）。期間Ｔ２では、Ｐ−ＭＯＳ）ランジフタＭ、をＯ
ＮＬ、、ＳＩＴのゲート電圧を一定しベル■□にリセッ
トする（ゲートリセット動作）、、次に期間Ｔ３では、
Ｐ−ＭＯ３Ｉ−ランジフタＭ、は０ＦＦＬ、、５ＩＴＩ
のゲートに光が入射すると電子・正孔対が発生し、電子
はドレイン側に流れ正孔はゲートに蓄積され、ゲート電
位が上昇し、これに伴いソース電位も上昇する（蓄積動
作）６次に期間Ｔ４で、Ｎ−ＭＯＳ　）ランジフタＭ２はＯＮ
Ｌ、ＳＩＴはホールドキャパシタＣＭを充電する。これ
によりホールドキャパシタＣ１ｌには光量に依存した電
圧が発生する（転送動作）。期間Ｔ、では、Ｎ−ＭＯＳ
　）ランジフタＭ２はＯＦＦするが、ホールドキャパシ
タＣ８に電荷が蓄積されているため、出力端子Ｓ。ＵＴ
には光量に依存した電圧■、。ＬＩＴが保持され、その
電圧値が出力される（読み出し動作）。

これらの盪像動作の過程では、第１θ図に示し、たＳＩ
Ｔを用いた固体撮像装置の撮像動作で発生していた残像
の問題は起こらない。しかしながらその代わりに、リセ
ット動作時に、Ｐ−ＭＯＳ）ランジフタＭ、のＯＮ・Ｏ
ＦＦによりリセット雑音が発生するという問題が起こる
。リセット雑音はＰ−ＭＯＳトランジスタフタがＯＮか
らＯＦＦに移るときに発生する雑音で、第１３図のゲー
ト電圧■、の波形で示すように、期間Ｔ２からＴ、にか
けてＰ−ＭＯＳ）ランジフタＭ３がＯＮからＯＦＦする
ときに、ゲート電圧■６の変動として現れる。この雑音
により、ゲートリセット電圧はリセットのたびに異なる
電圧となるため、読み出し出力■、。。アにも雑音とし
て含まれる。

また実際には、Ｎ−ＭＯＳ　）ランジフタＭ２のＯＮ・
ＯＦＦによってもリセット雑音は発生するが、ホールド
キャパシタＣ８をある程度大きな値にすることにより、
この部分で発生する雑音は問題のないレベルに抑えるこ
とができる。これに対してゲート容量Ｃ４はＳＩＴの形
状等に関係してくるため設計の自由度が少なく、この部
分で発生ずるりセント雑音は、最終的に固体撮像装置の
Ｓ／Ｎを決める要因として残ってくる。

以上のとおり、第１０図に示した従来のＳＩＴの読み出
し方法では残像が問題となり、第Ｉ２図に示したＰ−Ｍ
ＯＳトランジスタでＳｒＴをリセットする形式のもので
はリセット雑音が問題になり、いずれの場合もゲートリ
セット電圧が一定値とならず、出力電圧に雑音が発生す
るという問題点を含んでいる。

また第１４図に示すような、フォトダイオードＰＤ、リ
セットパルスφ７．で駆動されるリセット用ＭＯＳトラ
ンジスタＭ＋、増幅用ＭＯ５）ランジフタＭ！及び選択
パルスφ８．で駆動される画素選択用ＭＯＳトランジス
タＭ、で構成されるＭＯ５増幅型センサにおいても、や
はりリセット雑音は問題となる。

本発明は、従来の非破壊読み出し可能な光電変換素子を
用いた固体撮像装置における上記問題点を解消するため
になされたもので、リセット時の残像やり七ノド雑音等
による出力電圧に対する影響を除去して、出力のＳ／Ｎ
を向上させた固体撮像装置を提供することを目的とする
。

ＣｔＪ、Ｒを解決するための手段及び作用〕上記問題点
を解決するため、本発明は、非破壊読み出し可能な増幅
型光電変換素子を画素として用いた撮像素子と、該撮像
素子の光電流積分動作を続行しながら同時に読み出し可
能な読み出し回路と、前記撮像素子のリセット後積分を
開始してから任意の２点の時点における出力をそれぞれ
記憶する２つの記憶回路と、該２つの記憶回路の出力の
差を出力させる差分回路とで固体撮像装置を構成するも
のである。

このように構成した固体撮像装置において、撮像素子の
リセット直後に読み出し回路により非破壊読み出しを行
って、その信号出力を一方の記憶回路に記憶する。その
後積分動作を続行して任意の時点で読み出し７回路によ
り積分信号出力の読み出しを行って、他方の記憶回路に
記憶させる。次いで差分回路により２つの記憶回路に記
憶された信号出力の差分を出力させることにより、リセ
ット時に発生するりセントレベルのゆらぎを除去し７、
残像やリセット雑音等の影響を受けないＳ／Ｎの向１−
シた撮像出力が得られる。

［実施例］次に実施例について説明する。第１図は、本発明に係る
固体撮像装置の第１の実施例を示す回路構成図である。

この実施例は、非破壊読み出し可能な増幅型光電変換素
子として５ＩＴＩを用い、そのデートをリセットするた
めのＩ”ＭＯＳ）ランジスタＭ、と、ソースラインをリ
セットするＮＭＯＳトランジスタＭ１　と、転送用Ｎ−
ＭＯ３Ｆ・→ンジスタＭ、とホールドキャパシタＣ□と
バッファ２とからなる第１のサンプルホールド回路３と
、転送用Ｎ−ＭＯ５トランジスタＭ、とホルドキャパノ
タＣ，２とバッファ４とからなる第２のサンプルホール
ド回路５と、第１及び第２のサンプルホールド回路３．
５の出力の差分をとる差動アンプ６とで構成されている
。そし２て５ＩＴＩのゲート容量ＣＧの片側は一定ハイ
アス電圧■。

で固定され、またＮ−ＭＯＳ　）ランジスタＭＭ２．Ｍ
、及びＰ−へ１０ＳトうンジスタＭ４は、それぞれコン
トロールバＪレスφ８、φ丁９．φ丁２φ、６により０
Ｎ−ＯＦＦされるようになっている。

次にこのように構成されている固体撮像装置の動作を、
第２閣に示したタイミングチャートを参照しながら説明
する。なお第２圀において、φ。

≠１０．φ、１．φＴ２は、それぞれＭＯＳ）ランジス
タＭ、、Ｍ、、Ｍ、、Ｍ、のゲートに印加するＯＮ・Ｏ
ＦＦコントロールパルスで、ｖＧはＳ　］　Ｔ　１のゲ
ート電圧の時間変位、ＶＳｌ、　　ＶＳ２は第１図のホ
ールドキャパシタＣｌ１ｌ＋　　ＣＨ２の接続点Ｓ、、
Ｓ、の電圧の時間変位　■、。ＩＩＴは出力端子Ｓ。１
、の出力電圧の時間変位をそれぞれ示している。

まず期間Ｔ、においては、ＭＯＳトランジスタ〜（、、
Ｍ、、Ｍ、がＯＮし７て、５ＩＴＩのソースライン及び
第１及び第２のサンプルホールド回路３５０ホールドキ
ヤパシタＣ□ｔ、ｃ、ｌｚに蓄積された電圧をリセット
している。

次に期間Ｔ、では、ＭＯＳ　トランジスタＭλ４Ｚ、Ｍ
３は０ＦＦＬ、これに代わってＭＯ３Ｉ−ランジスタＭ
４がＯＮして、５ＩＴＩのゲートをリセットしている。

このＭＯＳトランジスタＭ４がＯＮからＯＦＦになると
き、ゲート電圧ｖＧにはリセット雑音Δ■８が発生する
。

期間Ｔ、〜Ｔ５では、５ＩＴ１において光電荷が蓄積さ
れゲート電圧■。は上昇し続ける。非破壊読み出しでき
ない光電変換素子の場合は、読み出し、を行うたびにゲ
ートに蓄積された電荷が流れ、ゲート電圧は減少するが
、ＳＩＴは完全な非破壊読み出しが可能であるため、ゲ
ート電圧■、は単調に増加し、ていく。

期間Ｔ、’では、期間Ｔ、で蓄積された電荷に対応する
出力を転送用ＭＯ３）ランジスタＭ２をＯＮすることに
より読み出しホールドキャパシタＣＨに蓄積する。その
後、転送用ＭＯＳトランジスタＭ２がＯＦＦしてホール
ドキャパシタＣ）１１に蓄積された出力は保持される。

期間Ｔ、′では、期間Ｔ、〜Ｔ４で蓄積された電荷に対
する出力を、転送用ＭＯ３）ランジスタＭ。

をＯＮすることによりホールドキャパシタＣＨ２に蓄積
シ、その後転送用ＭＯ３＋−ランジスタＭＵがＯＦＦし
てホールドキャパシタＣＬ２に蓄積された出力も保持さ
れる。

期間Ｔ、では、両ホール１′キャパシタＣＨｌ、　　Ｃ
ｘｒに期間Ｔ”、′、　”Ｉ’、’でサンプリングされ
た電圧が保持されており、差分出力■、。０．には期間
Ｔ４で蓄積された電荷に対応する電圧が現れる。

その際のゲート電圧■６とホールドキャパシタサンプリ
ング電圧ｖ５１　、Ｖ　Ｂ　＆との関係は次式（］）１
２式％ここで、ＡＩ、Ａ！は５ＩＴＩと各サンプルホールド回
路３及び５のトータルのゲイン、Ｖ１３はＳＩＴＩのゲ
ートのリセット電圧、ＶＯ１＋　　ｖｏ□はオフセット
電圧である。

期間Ｔ　３’でのゲート電圧ＶＣ（第２図では■１とし
て示している）は次式（３）で表される。

ｖ６＝＝αＴ、＋Δ■８　　　　　　　　・・・・・・
（３）ここでαは単位時間あたりに光電荷により蓄積さ
れて上昇する電圧である。

また期間Ｔ　ａ　’でのゲート電圧ＶＧ（第２図では右
として示している）は次式（４）で表される。

Ｖｓ＝　（１（Ｔｓ　＋　Ｔａ）　＋　Ａ　ＶＮ　　　
　　”・・”（４）（３）式及び（４）式を、それぞれ
（１）式及び（２）式にそれぞれ代入すると、Ｖ　ｓ　＋　＝　Ａ　＋　（αＴ３＋ΔＶＮ）＋■ｏＩ
・・・・・・（５）Ｖ　ｓ　ｔ　＝　Ａ　ｚ　［α（Ｔ
３　＋　Ｔ　ａ　）＋ΔＶｓｌ＋Ｖ。□・・・・・・（
６）ここで、Ａ１＝Ａ４＝Ａ、Ｖ。、＝Ｖ。、＝Ｖ。とする
と、Ｖｓａｕｙ＝Ｖｓｘ　　Ｖｓ＋＝Ａ　・α・Ｔａ　・＝
・”（７）したがって出力電圧■、。。アは、期間Ｔ４
において蓄積された電荷の電圧αＴ４に比例しているこ
とになる。これはリセット雑音ΔＶ、ｌが除去されてい
ることを示している。

次に第３図は第２の実施例の回路構成図で、第１図に示
した第１実施例と同−又は同等の部材には同一符号を付
して示している。この実施例はＳＩＴのゲート容量ＣＧ
にパルスを印加して読み出すように構成したものであり
、図に示すように、５ＩＴＩと、５ＩＴＩのソースライ
ンリセット用ＭＯ３）ランジスタＭ１と、転送用ＭＯＳ
トランジスタＭ２　とホールドキャパシタＣ旧とバッフ
ァ２とからなる第１のサンプルホールド回路３と、転送
用ＭＯ３）ランジスタＭ、とホールドキャパシタｃＨｚ
とバッファ４とからなる第２のサンプルホールド回路５
と、両サンプルホールド回路３５の差分電圧を発生する
差動アンプ６とで構成されている。

この構成の固体撮像装置における５Ｉ７１は、リセット
時ソースラインリセット用ＭＯ３）ランジスタＭ１をＯ
Ｎして、５ＩＴＩのソースを接地しながらゲート容量に
印加するゲートパルスφＣを”°Ｈ”レベルにして、ゲ
ート・ソース間の順バイアスされたｐ−ｎ接合でゲート
電圧をリセットしている。しかし、このようなリセット
方法では、先に述べたように十分なリセット時間をかけ
なければ残像が発生し、ゲートのリセット電圧が一定に
ならない、そこで、本実施例においては、ＳＩＴを非破
壊読み出しを行って残像の影響を受けないようにしてい
る。

次に本実施例の動作を第４図に示したタイミングチャー
トを参照しながら説明する。

まず期間Ｔ、では、ＭＯＳトランジスタＭＭｚ、Ｍｓが
全てＯＮして、また５ＩＴｌのゲート容量Ｃａにも”Ｈ
”レベルのゲートパルスφＧが印加される。そのため各
ホールドキャパシタＣＮ　ｌ　＋ＣＸＺの電荷が除去さ
れ、またＳＩＴのゲートに蓄積していた電荷は、ゲート
・ソース間のｐ−ｎ接合が順バイアスとなりソース側に
はき出さされる。

しかしながら、この動作はゲートに蓄積されていた電荷
に依存し、電荷が多いとき、すなわち撮像対象物が明る
いときはリセット電圧が高くなり、電荷が少ないとき、
すなわち暗いときはリセット電圧は低くなる。その後、
期間Ｔ２に入ると、ＭＯＳ）ランジスタＭ、、Ｍ、、Ｍ
ｌは０ＦＦＬ、、ゲート容ＩＣＧＯ印加パルスφ。も“
Ｌ”レベルとなり、光電荷積分が開始される。

期間Ｔｚ’では、転送用ＭＯ３）ランジスタＭ２をＯＮ
Ｌ、ゲートパルスφ、を“Ｈ″レベルすることにより、
期間Ｔ２で蓄積された電荷を増幅し、ホールドキャパシ
タＣＨＩに充電する。その後、期間Ｔ、に入ると、転送
用ＭＯＳトランジスタＭ２は０ＦＦＬ、ゲートパルスφ
６も゛Ｌ″レベルとなり、ホールドキャパシタＣＮＩに
充電された信号電圧は保持される。

更に光電荷積分は続行され、期間Ｔ　ｓ　’では、転送
用ＭＯ３）ランジスタＭ、をＯＮＬ、ゲートパルスφ４
を”Ｈ″レベルすることで、期間Ｔ２からＴ、にかけて
蓄積された電荷を増幅し、ホールドキャパシタＣＨ１に
充電する。その後、期間Ｔ。

に入ると、転送用ＭＯ３）ランジスタＭ、はＯＦＦし、
ゲートパルスφ。も“Ｌ”レベルとなり、その信号電圧
はホールドキャパシタＣ■に保持される。

期間Ｔ４では、各ホールドキャパシタＣＨ１＋　　ＣＨ
ｌに各信号レベルが保持され続けているので、両者の差
分信号出力端子Ｓ。ＬＩＴには、期間Ｔ、で蓄積された
電荷分に対応する信号出力■、。１．が発生ずる。この
信号電圧にはリセット電圧に依存する成分が含まれない
ため、残像のない撮像情報を得ることができる。

次に第５図に示した第３の実施例について説明する。こ
の実施例は、本発明を複数画素からなるラインセンサに
通用した実施例である。このラインセンづは、第１回に
示した第１実施例における第１及び第２のサンプルホー
ルド回路のバッファを、ＭＯＳ）ランジスタのソースフ
オロワとし２て構成し、更に読み出し選択用のスイッチ
を設けたものを画素数分配列して構成したものである。

すなわち、各画素を構成するＳ　ＩＴＱ、、Ｑ、、・・
・・・Ｑ、ｌのそれぞれに対して、リセット用ＭＯ３）
ランジスタＭ　４１．　Ｍｇ２．・・・・・Ｍ４，１と
、ソースラインＪセット用ＭＯＳトランジスタＭ　１１
．　Ｍｈ２．・・・・。

Ｍ　１．、と、３つのＭＯＳ　）ランジスタＭ、、Ｍ、
。

、・、・Ｍｚ、ｌ、Ｍｌ、、Ｍ、、・・・・・Ｍ、７、
Ｍ６１．　Ｍ６２、・”　Ｍ　６　ｎと１つのホールド
キャパシタ　Ｃ□１Ｃ８１，１・””Ｃｌ１Ｉｎとで構
成された第１のサンプルホールド回路と、３つのＭＯＳ
トランジスタＭｓ＋Ｍ　３　ｚ　、・・、・・λイ、ア
、ＭＴ、、Ｍ？！、・・・・・Ｍ７Ｍ、Ｍ□。

ＭＢ２．・・・・・Ｍ口と１つのホールドキャバシ９Ｃ
ｘ□ＣＨ２２２，””　ＣＨ２，、とからなる第２のサ
ンプルホールド回路を備えている。

また各ソースフォロワの負荷抵抗は、各サンプルホール
ド回路側でそれぞれ共通とし、ＲＬ　１　、　　ＲＬ　
ｚとしている。また、このソースフォロワの共通線Ｓ、
、Ｓ、をリセットするため、　　リセントバルスφ□が
印加されるスイッチ用ＭＯ３トランジスタＭ、、、Ｍ、
２が、それぞれ設けられている。更に各画素Ｓ　Ｉ　Ｔ
　Ｑｌ、　Ｑｔ、・・・・・Ｑ７の各出力を順次読み出
すため、走査回路１１からの走査パルスφ。

φ２．・・・・・φ７で、各サンプルホールド回路のＭ
ＯＳトランジスタＭ　６１１　Ｍ　６　ｔ　＋・・・・
・Ｍ　６　ｇｇ及びＭｌＭ　ｓ　２１・・・・・Ｍ　１
１．、を駆動するように構成されている。

次にこのように構成したラインセンサの動作を第〔ｊし
１に示したタイミングチャートを参照しながら説明する
。Ｔ１〜Ｔ４の月間は第１図及び第２しＪで示と、た第
１実施例の動作と全く同様であり、読み出し動作が異な
るだけである。

すなわち、期間Ｔ、では、ＭＯＳトランジスタＭ目、・
・・・・Ｍ　１　Ａ、　Ｍ　ｚ　Ｉ＋・・・・・Ｍ、、
、Ｍ、、、・・・・・ＭｈがＯＮＬで、ソースライン及
びホールドキャバシ９　Ｃ８１１％””ＣＨＩ６＋　　
ＣＨｌ１．””’Ｃ１１２ｎをリセットする。期間］”
、では、期間Ｔ、でＯＮＬでいたＭＯＳ）ランジスタＭ
　１１．・・・・・Ｍｌｌｌ、Ｍ！ｈ・・・・・Ｍｚ、
、　Ｍ３．、・・・・・Ｍ３１１がＯＦＦして、代わり
にＭＯＳ）ランジスタＭ４５．・・・・・ＭｏがＯＮし
、５ＩＴＱ、、・・・・・Ｑ７のゲートがリセットされ
る。次に期間］゛、でＭＯＳ　トランジスタＭ　ａ　Ｉ
＋・・・・・Ｍりが０ＦＦＬ、て、光電荷積分に入る。

期間Ｔ３′では、期間Ｔ、で積分した各画素Ｓ［Ｔ　Ｑ
、、・・・・・Ｑｌの電荷を増幅して、第１のサンプル
ホールド回路のホールドキャパシタＣｌ３．・・・・・
・Ｃイ、７に転送する。このときＳＩＴは非破壊読み出
しが可能であるため、各画素Ｓ　Ｉ　ＴＱ、、、、、。

Ｑｌのゲートに蓄積され続けた光電荷は保持され、その
後の期間Ｔ４でも積分動作は続けられる。期間Ｔ４′で
は、期間Ｔ３〜Ｔ４で積分した各画素５ＩＴＱ、、・・
・・・Ｑ７の電荷を増幅して、第２のサンプルホールド
回路のホールドキャパシタＣ）１７１＋’・・Ｃ８□、
に転送する。以上までの動作は、第】図及び第２図に示
した第１実施例の動作と全く同じである。

次に期間Ｔ、では、出力を読み出すが、画素が複数であ
るために、走査回路１１からの走査パルスφ２．φ２．
・・・・・φ７を用いて、５ＩＴＱ＋　の出力から逐次
読み出していく。走査パルスφ、−“Ｈ”となったとき
、ソースフォロワの各共通線Ｓ。

Ｓｚには、ホールドキャパシタＣＸｌ１．　　Ｃ）１！
ｌに保持された電荷に相当する電圧Ｖ　ｆｉｌ、　　Ｖ
　３ｍがそれぞれ出力され、差動アンプ６の出力端子Ｓ
　ＩＩＩＩＴにはその差分出力■、。。、が現れる。画
素５ＩＴＱ＋のリセット時のゲート電圧が変化しても、
出力端子５ＯＵＴの出力には影響を与えない。

次にリセットパルスφ□＝″Ｈ″トナリ、ＭＯＳトラン
ジスタＭａｌ、　　Ｍ９ＺがＯＮしてソースフォロワ共
通線Ｓｔ、Ｓｔがリセットされる。次いで走査パルスφ
ｚ　＝　”　Ｈ”となり、５ＩＴＱ、の場合と同様に、
５ＩＴＱｚの出力を読み出す。更にリセットパルスφ□
−゛″Ｈ″となり、ソースフォロワ共通線Ｓｔ、Ｓｔを
リセットする。この動作をｎ回繰り返すことにより、ｎ
画素の出力を順次得ることができる。

実際には複数の画素を読み出す場合、サンプルホールド
回路のオフセットばらつきにより固定パターン雑音が現
れるが、これは時間的なゆらぎをもたない成分であるた
め、この固定パターン雑音をＡ／Ｄ変換してメモリに記
憶させ、信号出力からこの雑音成分を除去することがで
きる。

以上の実施例では、固体撮像装置内部に画素出力の記憶
手段として２個のサンプルホールド回路を設けた実施例
を示してきたが、この記憶動作は外部回路によっても行
わせることができる。

第７図に、記憶動作を外部回路で行うようにした第４の
実施例の回路構成図を示す。この実施例における固体撮
像装置の内部構成は、第５図に示した第３実施例におい
て第２のサンプルホールド回路を除いたものと全く同一
であり、第１のサンプルホールド回路のソースフォロワ
共通線Ｓに、Ａ／Ｄ変換器１５．メモリ１６．　Ｄ／Ａ
変換器１７からなる外部記憶回路を設けたものである。

この実施例においては、各画素Ｓ　ＩＴＱ、、Ｑ！。

・・・・Ｑゎのリセット後、第１回目の読み出し出力を
Ａ／Ｄ変換してメモリ１６に記憶し、２回目以降の読み
出し時に、メモ１月６に記憶したデータをＤ／Ａ変換し
ながら、差動アンプ６で読み出し信号との差分を取り出
し、リセット時の雑音の除去のほか、固定パターン雑音
も除去する。これによりエリアセンサのような画素の多
い場合でも、内部のサンプルホールド回路を省略してチ
ップ面積の縮小化を計ることができる。

第８図は、第５の実施例を示す回路構成図である。この
実施例は、画素ＳＩＴの出力をサンプルホールド回路を
用いずに直接負荷抵抗Ｒ，を接続して読み出し、外付け
で付加したコントロールパルスφ、イで制御されるスイ
ッチ素子ＳＷとホールドキャパシタＣ８からなるサンプ
ルホールド回路２１と、差動アンプ６とを用いて、リセ
ット雑音を除去するように構成したものである。

この実施例においては、第９図のタイミングチャートに
示すように、５ＩＴＩはパルスφ、Ｇで駆動されるゲー
トリセット用Ｐ−ＭＯ３）ランジスタＭ４がＯＮして、
ゲート電圧がリセットされる。

その後、ゲート部に光が入射すると、ゲートに正孔が蓄
積しゲート電圧が上昇していく。これによりソースライ
ンＳ１の出力ＶＳ１も上昇していくが、第９図に示すよ
うに、これにはリセット時の雑音成分が含まれている。

そこで、φＩによりスイッチ素子ＳＷをＯＮｆ、て、リ
セット直後の出力をホールドキャパシタＣＭに記憶する
。このサンプルホールド回路２１の出力ＶＳＺにはリセ
ット雑音成分が記憶されているので、差動アンプ６でＶ
Ｓ＋とＶＳＸの差分出力をとることにより、リセット雑
音が除去された出力Ｖ、。。アが得られる。この出力Ｖ
、。ＬＩＴは非破壊で常にモニターできるので、多画素
で構成されるラインセンサやエリアセンサに組み込み、
この出力が一定値となった時点で全画素の積分を終了さ
せる等の積分時間コントロール用モニタに使用すること
ができる。

上記各実施例では、画素としてＳＩＴを用いたものを示
してきたが、これらの実施例では、ＳＩＴの代わりに、
非破壊読み出し可能な増幅型光電変換素子ならば、いず
れの素子でも画素として用いることが可能であり、本発
明はＭＯＳ型、へ−ス蓄積型の素子を用いた固体撮像装
置にも応用することができる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、撮像素子のリセット時に発生するリセットレベルのゆ
らぎが除去され、残像やりセント雑音の影響を受けない
Ｓ／Ｎの向上した撮像出力信号を得ることができる。

【図面の簡単な説明】

第１図は、本発明に係る固体撮像装置の第１実施例を示
す回路構成図、第２図は、その動作を説明するだめのタ
イミングチャート、第３図は、第２実施例を示す回路構
成図、第４図は、その動作を説明するだめのタイミング
チャート、第５図は、本発明をラインセンサに適用した
第３実施例を示す回路構成図、第６図は、その動作を説
明するためのタイミングチャート、第７図は、第４実施
例を示す回路構成図、第８図は、第５実施例を示す回路
構成図、第９図は、その動作を説明するためのタイミン
グチャート、第１０図は、従来の固体撮像装置の構成例
を示す回路構成図、第１１図は、その動作を説明するた
めのタイミングチャート、第１２図は、従来の固体撮像
装置の他の構成例を示す回路構成図、第１３図は、その
動作を説明するためのタイミングチャート、第１４図は
、更に従来の固体撮像装置の他の構成例を示す回路構成
図である。図において、■はＳＩＴ、２．４はバンファ、３は第１
のサンプルホールド回路、５は第２のサンプルホールド
回路、６は差動アンプ、１１は走査回路、１５はＡ／Ｄ
変換回路、１６はメモリ、１７はＤ／Ａ変換回路、２１
はサンプルホールド回路を示ス。特許出願人　オリンパス光学工業株式会社代理人弁理士
　　最　　上　　健　　消画２図第１図第１１す、フルー１１ルト回路５　第２刈ノーツノｔ・ホルト回路第３図第４図ＶＳｏｕ二−−−−ｎｆ「］は−一第９９図？い・−字０Ｉ−ａ〕〉　０　　〉ｉ、：　　５１　　げ０ン１）第１０図第１１図

Claims

【特許請求の範囲】１、非破壊読み出し可能な増幅型光電変換素子を画素と
して用いた撮像素子と、該撮像素子の光電流積分動作を
続行しながら同時に読み出し可能な読み出し回路と、前
記撮像素子のリセット後積分を開始してから任意の２点
の時点における出力をそれぞれ記憶する２つの記憶回路
と、該２つの記憶回路の出力の差を出力させる差分回路
とを備え、リセット直後の非破壊読み出しで一方の記憶
回路に信号出力を記憶し、積分続行後の任意の時点で他
方の記憶回路に積分信号出力を記憶し、その差分をとる
ことによりリセット時に発生するリセットレベルのゆら
ぎを除去するようにしたことを特徴とする固体撮像装置
。２、前記記憶回路は、信号選択用アナログスイッチを備
えたサンプルホールド回路で構成したことを特徴とする
請求項１記載の固体撮像装置。３、非破壊読み出し可能な増幅型光電変換素子を画素と
して用いた撮像素子と、該撮像素子の光電流積分動作を
続行しながら同時に読み出し可能な読み出し回路と、前
記撮像素子のリセット後積分を開始してから任意の時点
における出力を記憶する記憶回路と、該記憶回路の出力
と前記読み出し回路からの直接読み出し出力との差を出
力させる差分回路とを備え、リセット直後の非破壊読み
出し信号出力を記憶回路に記憶し、積分続行後の任意の
時点における積分信号出力を読み出して前記記憶回路に
記憶された信号出力との差分をとることにより、リセッ
ト時に発生するリセットレベルのゆらぎを除去するよう
に構成したことを特徴とする固体撮像装置。