JPH0481915A - 電子機器の電源回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、電子手帳、電子メモ等の中央処理装置（ＣＰ
Ｕ）を有する電子機器の電源回路装置に関する。

［従来の技術］ 第５図は、従来の電源回路装置を備えた電子手帳の電源
回路図である。

同図において、１１は電子手帳の動作を制御するＣＰＵ
、１２はユーザがキーボードにより入力したデータを記
憶するＲＡＭ　（ランダムアクセスメモリ）、１８はユ
ーザーが入力したデータ、メモリに記憶されているデー
タ及びシステムから発せられるメツセージを表示するた
めの液晶表示部、１３は液晶表示部１６を駆動する液晶
ドライバ、システムソフトウェアや辞書等を格納したＲ
ＯＭ　（リードオンリメモリ）及びゲートアレイ等を構
成するＬＳＩ（大規模集積回路）である。１４は上記の
ＣＰＵ１ｌ、ＲＡＭ１２、ＬＳ１１３に電源電圧を供給
する動作用電池であり、１５は動作用電池１４の交換時
や消耗時にメモリの内容やＣＰＵの動作の状態を保持す
るためのメモリ保護用電池である。

また、この電子手帳には、動作用電池１４の電圧の低下
を検出する電圧検知ＩＣ（集積回路）１６（以下ＬＢＩ
と呼ぶ）及びメモリ保護用電池１５の電圧の低下を検出
する電圧検知ＩＣ１７（以下、ＬＢ２と呼ぶ）が備えら
れている。これらの電圧検知ＩＣは第６図に示すように
、入力電圧がしきい値ｖＴＨ以下１こなると、Ｌレベル
（接地レベル）の信号を出力する特性を有している。

第７図に示すように、動作用電池１４が消耗し、電源電
圧ＶｃｃがＶ’ｃ以下になると（時刻ＴＩ）、抵抗Ｒ１
、Ｒ２により分圧されてＬＢＩに印加される電圧がしき
い値ＶＴ−下となり、ＣＰＵＩＩにＬレベルの信号を出
力する。これにより、ＣＰＵ１１は、電池交換が必要で
あることを示すメツセージを液晶表示部１８に表示させ
るとともに、トランジスタＴＲをオフにする。

電源電圧Ｖｃｃが更に低下し、ＶＦ以下になると（時刻
Ｔ２）、ＬＢｌに印加される電圧が再び■Ｔ−下となり
、再度ＣＰＵｌ１にＬレベルの信号を出力する。

このときＣＰＵＩＩは、電源電圧が動作下限電圧■Ｌ以
下になって、ＣＰＵ１１が誤動作したり、メモリの内容
が破壊されることを防止するためにシステムを強制的に
オフモードにする。

［発明が解決しようとする課題］ しかしながら、上記の電子手帳においては、電源電圧が
低下した場合、ＣＰＵが電圧検知ＩＣからの信号に基づ
いてソフトウェア（プログラム）によりシステムをオフ
モードに設定するので、例えば強い静電気、ノイズ等の
外的要因でＣＰＵが暴走した場合、ＣＰＵがオフモード
に設定する処理を実行することができなくなる。従って
、この場合、ユーザがリセットスイッチ１９を操作して
ＣＰＵを手動でリセットしない限り、動作用電池が消耗
し、次にメモリ保護用電池が消耗し、ついにはＲＡＭ内
のデータの消失に至るという問題がある。

本発明は上記従来の装置の問題に鑑みなされたものであ
り、静電気、ノイズ等によりＣＰＵが暴走しても、電池
が消耗してメモリに格納されたユーザープログラムが消
失することを防止できる電子機器の電源回路装置を提供
することを目的とする。

［課題を解決するための手段］ 本発明の前記目的は、ＣＰＵを備えた電子機器の電源回
路装置であって、該電子機器の電源電圧が第１の値に低
下したことを検出する第１の検出手段と、前記電源電圧
が前記第１の値より小さい第２の値に低下したことを検
出する第２の検出手段とを有しており、前記第１の検出
手段は、前記電源電圧が前記第１の値に低下したことを
検出した際に前記ＣＰＵが所定の動作を実行すべく該Ｃ
ＰＵに所定の信号を供給し、前記第２の検出手段は前記
電源電圧が前記第２の値に低下したことを検出した際に
前記ＣＰＵを初期状態にセットすべく該ＣＰＵに所定の
リセット信号を供給することを特徴とする電子機器の電
源回路装置によって達成される。

［作用］ 電源電圧が第１の値まで低下するとＣＰＵは電源電圧低
下の警告の表示、あるいはシステムを強制的にオフにす
る等の動作を実行することにより、電池が消耗してメモ
リに内蔵されたプログラムが消失することを防止する。

ＣＰＵが静電気、ノイズ等により暴走している場合はＣ
ＰＵが上記の動作を実行することができず電源電圧が更
に第２の値まで低下するが、このときリセット信号がＣ
ＰＵに供給され、該ＣＰＵがリセットされて初期状態に
戻るので上記の動作を実行することが可能となる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明に係る電源回路装置備えた電子手帳の一実施
例の電源回路図、第２図は、第１図のリセットパルス発
生回路の詳細な回路図である。

第１図において、２１は電子手帳の動作を制御するＣＰ
Ｕ、２２はユーザがキーボード３０により入力したデー
タを記憶するＲＡＭ、２８はユーザーが入力したデータ
、メモリに記憶されているデータ及びシステムから発せ
られるメツセージを表示するための液晶表示部、２３は
液晶表示部２８を駆動する液晶ドライバ、システムソフ
トウェアや辞書等を格納したＲＯＭ及びゲートアレイ等
を構成するＬＳＩ（大規模集積回路）、２４は上記のＣ
ＰＵ２１、ＲＡＭ２２、ＬＳＩ２３に電源電圧を供給す
る動作用電池、２５は動作用電池２４の交換時や消耗時
にメモリの内容やＣＰＵの動作の状態を保持するための
メモリ保護用電池、２６は動作用電池２４の電圧の低下
を検出する電圧検知ＩＣ（以下ＬＢＩと呼ぶ）、２７は
メモリ保護用電池２５の電圧の低下を検出する電圧検知
ＩＣ（以下、ＬＢ２と呼ぶ）である。

更に本実施例の電子手帳には、電源検知ＩＣ３２（以下
、ＬＢ３と呼ぶ）、リセットパルス発生回路３１が備え
られており、該リセットパルス発生回路により発生され
たリセットパルスはＯＲゲート３３を介してＣＰＵ２１
のリセット端子に供給される。

第２図にリセットパルス発生回路３１の回路図を示す。

同図に示すように、ＬＢ３の出力は、リセットパルス発
生回路３１のＮＯＲゲート３１ａの一方の入力に供給さ
れ、該ＮＯＲゲートの他方の入力には、信号ＶＤＩＳカ
供給さレル。信号ＶＤｉｓはＣＰＵ２２がリセットされ
ている場合にＨレベルであり、暴走中及び液晶表示部２
８による表示動作時にＬレベルとなる信号である。

ＮＯＲゲート３１ａの出力はコンデンサＣと抵抗Ｒから
なる微分回路３１ｂに接続され、微分回路３１ｂの出力
はシュミットトリガ型のインバータ３１ｃの入力に接続
されている。インバータ３１ｃの出力はインバータ３１
ｄの入力に接続され、インバータ３１ｄの出力はＯＲゲ
ート３２の一方の入力に接続され、ＯＲゲート３２の出
力はＣＰＵ２１のリセット端子に接続されている。

上記の電子手帳の電源回路の動作は、ＣＰＵ２１が暴走
せず、正常に動作している場合は前述した従来の電子手
帳と同じである。

すなわち、第７図に示すように、動作用電池２４が消耗
し、電源電圧ＶｃｃがＶｃ以下になると（時刻Ｔ１）、
抵抗Ｒ１、Ｒ２により分圧されてＬＢｌに印加される電
圧がしきい値ｖＴｌｌ以下となり、ＣＰＵ２１にＬレベ
ルの信号を出力する。これにより、ＣＰＵ２１は、電池
交換が必要であることを示すメツセージを液晶表示部２
８に表示するとともに、トランジスタＴＲをオフにする
。

電源電圧Ｖｃｃが更に低下し、所定の値Ｖ、以下になる
と（時刻Ｔ２）、ＬＢｌに印加される電圧が再び■。Ｈ
以下となり、再度ＣＰＵ２１にＬレベルの信号を出力す
る。

このときＣＰＵ２１は、電源電圧が動作下限電圧ＶＬ以
下になって、メモリの内容が破壊されたり、ＣＰＵ２１
が誤動作することを防止するためにシステムを強制的に
オフモードにする。

ここで、ＣＰＵ２１が例えば強い静電気、ノイズ等の外
的要因で暴走している場合、ＬＢＩがＣＰＵ２１にＬレ
ベルの電圧低下検出信号を出力しても上記処理を実行す
ることができず、時刻Ｔ２以降、電池２４．２５が更に
消耗し、電源電圧がＶ、まで低下すると、ＬＢ３がＬレ
ベルの電圧低下検知信号ａを出力する。また、ＣＰ　Ｕ
２１が暴走しているので信号■ＤＩｓがＨレベルであり
、従って、第４図に示すようにＮＯＲゲート３１ａはＨ
レベルの信号すを出力する。

このＨレベルの信号すは微分回路３１ｂに入力され、第
４図に示すように信号すの立上がりと同時にＨレベルま
で上昇し、ＣとＲにより決定される時定数で緩やかに降
下するような信号Ｃが出力される。

シュミットトリガインバータ３１ｃは信号Ｃを矩形のパ
ルスに変換し反転し、信号ｄとして出力する。信号ｄは
インバータ３１ｄにより反転され、ＯＲゲート３２を介
してＨレベルのリセット信号ｅとしてＣＰＵ２１のリセ
ット端子に入力され、これにより、暴走中のＣＰＵ２１
がリセットされる（第３図の時刻Ｔ３）。尚、第２図の
リセットキーを閉じることにより、手動でＣＰＵ２１を
リセットすることも可能である。

ＣＰＵ２１は、リセットされると、暴走を停止し、正常
動作に復帰する。

従って、正常動作に復帰したときの電源電圧ＶＣＣの値
に応じて、前述した警告の発生、あるいはシステムを強
制的にオフとする等の処理をソフトウェアにより実行す
る。

［発明の効果コ 以上説明したように本発明の電源回路装置を備えた電子
機器は、電源電圧が低下した場合はＣＰＵがソフトウェ
アによりこれに対処する動作を実行し、ＣＰＵが暴走し
、電源電圧が更に低下した場合は、ハードウェアにより
、ＣＰＵをリセットするので、静電気、ノイズ等により
ＣＰＵが暴走しても、電池が消耗してメモリ内のプログ
ラムが消失することを防止できる。

【図面の簡単な説明】

第１図は、本発明に係る電源回路装置を備えた電子手帳
の一実施例の電源回路図、第２図は、第１図のリセット
パルス発生回路の回路図、第３図は、第１図の電子手帳
の電源回路装置の動作説明図、第４図は、リセットパル
ス発生回路の主要信号のタイミングチャート、第５図は
、従来の電源回路装置を備えた電子手帳の電源回路図、
第６図は、電圧検知ＩＣの動作説明図、第７図は、第５
図の電子手帳の電源回路装置の動作説明図である。 ２１・・・・・・ＣＰＵ　（中央処理装置）　、２６．
２７．３２・・・・・・電圧検知ＩＣ，３１・・・・・
・リセットパルス発生回路。 へ埋人弁理士　坂　　井 淳

Claims (1)

【特許請求の範囲】
1. 　ＣＰＵを備えた電子機器の電源回路装置であって、該
   電子機器の電源電圧が第１の値に低下したことを検出す
   る第１の検出手段と、前記電源電圧が前記第１の値より
   小さい第２の値に低下したことを検出する第２の検出手
   段とを有しており、前記第１の検出手段は、前記電源電
   圧が前記第１の値に低下したことを検出した際に前記Ｃ
   ＰＵが所定の動作を実行すべく該ＣＰＵに所定の信号を
   供給し、前記第２の検出手段は前記電源電圧が前記第２
   の値に低下したことを検出した際に前記ＣＰＵを初期状
   態にセットすべく該ＣＰＵにリセット信号を供給するこ
   とを特徴とする電子機器の電源回路装置。