JPH04782A - 半導体レーザ用パッケージ - Google Patents
半導体レーザ用パッケージInfo
- Publication number
- JPH04782A JPH04782A JP2102264A JP10226490A JPH04782A JP H04782 A JPH04782 A JP H04782A JP 2102264 A JP2102264 A JP 2102264A JP 10226490 A JP10226490 A JP 10226490A JP H04782 A JPH04782 A JP H04782A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- case
- board
- package
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000013078 crystal Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011090 solid board Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光通信および光情報処理等に使用される半導
体レーザ用パッケージに関する。
体レーザ用パッケージに関する。
従来の半導体レーザ用パッケージは、第２図に示すよう
に、ガラス封止端子９が固定された円盤状ベース６と、
円盤状ベース６に固定されたステム７と、ガラス窓５が
設けられステム７を覆ってベース６に固定されたキャッ
プ８とを有している。
に、ガラス封止端子９が固定された円盤状ベース６と、
円盤状ベース６に固定されたステム７と、ガラス窓５が
設けられステム７を覆ってベース６に固定されたキャッ
プ８とを有している。
ステム７にはヒートシンク２を介して半導体レザ１が固
定され、半導体レーザの電極はガラス封止端子９を介し
てパッケージ外部へ取り出される。
定され、半導体レーザの電極はガラス封止端子９を介し
てパッケージ外部へ取り出される。
半導体レーザを高速で変調する場合、半導体レーザ駆動
回路の出力インピータンスと半導体レーザ用パッケージ
の入力インピーダンスとは同程度になっていることが望
ましい。上述した従来の半導体レーザ用パッケージは、
半導体レーザの電極がガラス封止端子９を介してパッケ
ージ外部へ取り出されるため、パッケージ外部から見た
入力インピータンスは使用する端子の径と長さによって
決まるが、端子強度との兼ねあいからその可変範囲が制
限される。即ち、端子寸法を自由に設定することができ
ず半導体レーザ用バッケーシの入力インピータンスを半
導体レーザ駆動回路の出力インピータンスと整合させる
ことが困難であるという欠点を有している。
回路の出力インピータンスと半導体レーザ用パッケージ
の入力インピーダンスとは同程度になっていることが望
ましい。上述した従来の半導体レーザ用パッケージは、
半導体レーザの電極がガラス封止端子９を介してパッケ
ージ外部へ取り出されるため、パッケージ外部から見た
入力インピータンスは使用する端子の径と長さによって
決まるが、端子強度との兼ねあいからその可変範囲が制
限される。即ち、端子寸法を自由に設定することができ
ず半導体レーザ用バッケーシの入力インピータンスを半
導体レーザ駆動回路の出力インピータンスと整合させる
ことが困難であるという欠点を有している。
本発明の目的は、半導体レーザパッケージの入力インピ
ータンスを容易に設定することができる半導体レーザモ
ジュールを提供することにある。
ータンスを容易に設定することができる半導体レーザモ
ジュールを提供することにある。
本発明の半導体レーザ用パッケージは、半導体レーザを
固定するためのセラミック基板と、該セラミック基板に
固定され半導体レーザを覆うためのケースとを有してお
り、前記セラミ、ｙり基板の表面には金属皮膜による回
路パターンが設けられ、この回路パターンにより前記セ
ラミック基板上に固定される半導体レーザの電極がケー
ス外部へ弓き出される。
固定するためのセラミック基板と、該セラミック基板に
固定され半導体レーザを覆うためのケースとを有してお
り、前記セラミ、ｙり基板の表面には金属皮膜による回
路パターンが設けられ、この回路パターンにより前記セ
ラミック基板上に固定される半導体レーザの電極がケー
ス外部へ弓き出される。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）および（ｂ）はそれぞれ、本発明の一実施
例を示す平面図およびＡ−Ａ縦断面図である。
例を示す平面図およびＡ−Ａ縦断面図である。
図において、半導体レーザ１はシリコン単結晶から成る
ヒートシンク２を介してセラミック基板３上に固定され
ている。四角柱状のケース４とカバー６は半導体レーザ
１が固定さ托ている部分を覆うようにセラミック基板上
に配置されており、セラミック基板３と共にその内部の
気密が確保される。また、ケース４の側面には穴が設け
られ、半導体レーザ１からの出射光をケース外部へ取り
出すためのガラス窓５がその穴をふさぐように設けられ
ている。セラミック基板３上には金厚膜による回路パタ
ーン、信号ライン４１およびクランドパターン４２、が
形成されており、半導体レーザと金ワイアにより接続さ
れている。セラミック基板３上の回路パターンはその寸
法を自由に設定できるため、ケース外部から見た信号ラ
イン４１とグランドパターン４２をストリップラインと
みなして、入力インピーダンスを自由に変えて設計する
ことができる。
ヒートシンク２を介してセラミック基板３上に固定され
ている。四角柱状のケース４とカバー６は半導体レーザ
１が固定さ托ている部分を覆うようにセラミック基板上
に配置されており、セラミック基板３と共にその内部の
気密が確保される。また、ケース４の側面には穴が設け
られ、半導体レーザ１からの出射光をケース外部へ取り
出すためのガラス窓５がその穴をふさぐように設けられ
ている。セラミック基板３上には金厚膜による回路パタ
ーン、信号ライン４１およびクランドパターン４２、が
形成されており、半導体レーザと金ワイアにより接続さ
れている。セラミック基板３上の回路パターンはその寸
法を自由に設定できるため、ケース外部から見た信号ラ
イン４１とグランドパターン４２をストリップラインと
みなして、入力インピーダンスを自由に変えて設計する
ことができる。
以上説明したように、本発明の半導体レーザ用パッケー
ジは回路パターンが形成されたセラミック基板上に半導
体レーザが直接固定され、セラミック基板上の回路パタ
ーンを介して半導体レーザの電極がケース外部へ引き出
される構成となっているため、セラミ、ツク基板上の回
路ノ々ターン寸法を自由に変えて入力インピーダンスを
所望の値に設定できるという利点を有している。即ち、
半導体レーザの高速変調を行う際に必要な、半導体レー
ザ駆動回路の出力インピーダンスと半導体レーザ用パッ
ケージの入力インピーダンスとの整合が容易に実現でき
るという効果がある。
ジは回路パターンが形成されたセラミック基板上に半導
体レーザが直接固定され、セラミック基板上の回路パタ
ーンを介して半導体レーザの電極がケース外部へ引き出
される構成となっているため、セラミ、ツク基板上の回
路ノ々ターン寸法を自由に変えて入力インピーダンスを
所望の値に設定できるという利点を有している。即ち、
半導体レーザの高速変調を行う際に必要な、半導体レー
ザ駆動回路の出力インピーダンスと半導体レーザ用パッ
ケージの入力インピーダンスとの整合が容易に実現でき
るという効果がある。
カバー ７・・・・・・ステム、８・・・・・・キャッ
フ、９・・・・・ガラス封止端子。
フ、９・・・・・ガラス封止端子。
Claims (1)
- 半導体レーザを固定するためのセラミック基板と、該セ
ラミック基板上に配置され前記半導体レーザを覆うため
のケースとを含んで構成され、前記セラミック基板の表
面には金属皮膜による回路パターンが設けられており、
該回路パターンにより前記セラミック基板上に固定され
る半導体レーザの電極がケース外部へ引き出されること
を特徴とする半導体レーザ用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102264A JPH04782A (ja) | 1990-04-18 | 1990-04-18 | 半導体レーザ用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102264A JPH04782A (ja) | 1990-04-18 | 1990-04-18 | 半導体レーザ用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04782A true JPH04782A (ja) | 1992-01-06 |
Family
ID=14322738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102264A Pending JPH04782A (ja) | 1990-04-18 | 1990-04-18 | 半導体レーザ用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04782A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999062150A2 (de) * | 1998-05-27 | 1999-12-02 | Infineon Technologies Ag | Gehäuseanordnung für lasermodul |
| JP2005136384A (ja) * | 2003-09-15 | 2005-05-26 | Rohm & Haas Electronic Materials Llc | デバイスパッケージ、ならびにその製造方法および試験方法 |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
-
1990
- 1990-04-18 JP JP2102264A patent/JPH04782A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999062150A2 (de) * | 1998-05-27 | 1999-12-02 | Infineon Technologies Ag | Gehäuseanordnung für lasermodul |
| WO1999062150A3 (de) * | 1998-05-27 | 2000-01-13 | Siemens Ag | Gehäuseanordnung für lasermodul |
| JP2005136384A (ja) * | 2003-09-15 | 2005-05-26 | Rohm & Haas Electronic Materials Llc | デバイスパッケージ、ならびにその製造方法および試験方法 |
| US9647420B2 (en) | 2003-09-15 | 2017-05-09 | Nuvotronics, Inc. | Package and methods for the fabrication and testing thereof |
| US9817199B2 (en) | 2003-09-15 | 2017-11-14 | Nuvotronics, Inc | Device package and methods for the fabrication and testing thereof |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5063839B2 (ja) | チップマウント型封止構造体の製造方法 | |
| US7033664B2 (en) | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby | |
| US3281606A (en) | Small light sensor package | |
| EP1480301B1 (en) | A hermetic casing, for optical and optoelectronic sub-assemblies | |
| JPH04782A (ja) | 半導体レーザ用パッケージ | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JPH04290477A (ja) | 半導体装置及びその実装構造 | |
| JPS61281559A (ja) | 光検出装置 | |
| JPH09189514A (ja) | 光学式変位検出装置 | |
| JP3181262B2 (ja) | 平面実装型ｌｅｄ素子およびその製造方法 | |
| JPS6196778A (ja) | 光フアイバ結合用の発光装置 | |
| JPS63244781A (ja) | 半導体発光装置 | |
| JPS5637656A (en) | Airtight container with light transmission opening | |
| JPS59224145A (ja) | 半導体装置 | |
| JPH0555608A (ja) | 光電気変換素子キヤリア | |
| JPH02302060A (ja) | 半導体装置 | |
| JPH0277171A (ja) | 光検出用半導体装置 | |
| JPS63114148A (ja) | 半導体装置 | |
| JPS61222358A (ja) | 半導体装置 | |
| JPH09311076A (ja) | 焦電型赤外線検出器 | |
| JPS6024077A (ja) | 半導体装置 | |
| JPH0799367A (ja) | 半導体レーザ装置 | |
| JPS5994447A (ja) | ガラスシ−ル型半導体装置 | |
| JPH01286379A (ja) | 半導体レーザ装置 | |
| JPH11163391A (ja) | 光半導体装置 |