JPH047574B2 - - Google Patents

Info

Publication number
JPH047574B2
JPH047574B2 JP60089329A JP8932985A JPH047574B2 JP H047574 B2 JPH047574 B2 JP H047574B2 JP 60089329 A JP60089329 A JP 60089329A JP 8932985 A JP8932985 A JP 8932985A JP H047574 B2 JPH047574 B2 JP H047574B2
Authority
JP
Japan
Prior art keywords
ceramic
laminate
ceramic green
cutting
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60089329A
Other languages
Japanese (ja)
Other versions
JPS61248413A (en
Inventor
Yukio Tanaka
Shinichi Takakura
Shozo Kojima
Emiko Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP60089329A priority Critical patent/JPS61248413A/en
Priority to US06/852,141 priority patent/US4771520A/en
Priority to DE19863613958 priority patent/DE3613958A1/en
Publication of JPS61248413A publication Critical patent/JPS61248413A/en
Publication of JPH047574B2 publication Critical patent/JPH047574B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、積層セラミツクコンデンサの製造
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a method of manufacturing a multilayer ceramic capacitor.

発明の概要 この発明は、積層セラミツクコンデンサの製造
方法において、 複数個の積層セラミツクコンデンサを得るため
に、内部電極となるべき導電膜が表面に形成され
た複数のセラミツクグリーンシートを積層してな
る積層体を切断するにあたり、外部電極が形成さ
れない側面においても導電膜が露出するように切
断して、後で当該側面にセラミツクスラリを塗布
することによつて、 外部電極との接続を望まない側面における内部
電極の露出を防止するとともに、切断された積層
体を構成するセラミツク層の全幅を有効に利用し
て静電容量を取得しようとするものである。
Summary of the Invention The present invention provides a method for manufacturing a laminated ceramic capacitor, in which a plurality of ceramic green sheets each having a conductive film to be an internal electrode formed on the surface thereof are laminated to obtain a plurality of laminated ceramic capacitors. When cutting the body, cut so that the conductive film is exposed even on the side where the external electrode is not formed, and then apply ceramic slurry to the side, so that the side where no connection with the external electrode is desired is exposed. This is intended to prevent exposure of the internal electrodes and to obtain capacitance by effectively utilizing the entire width of the ceramic layers constituting the cut laminate.

従来の技術 従来、積層セラミツクコンデンサを工場規模で
大量生産する場合、第10図に示すようなセラミ
ツクグリーンシート1が複数枚用意される。この
セラミツクグリーンシート1上には、内部電極と
なるべき複数の導電膜2が、縦および横方向にそ
れぞれギヤツプ3および4を介して配列されるよ
うに印刷されている。このような複数のセラミツ
クグリーンシート1は、積層されてから、縦およ
び横方向に延びる切断線によつて切断され、その
後、焼成されてから、第11図に示すように、外
部電極5が付与される。
BACKGROUND ART Conventionally, when mass-producing laminated ceramic capacitors on a factory scale, a plurality of ceramic green sheets 1 as shown in FIG. 10 are prepared. On this ceramic green sheet 1, a plurality of conductive films 2 to serve as internal electrodes are printed so as to be arranged vertically and horizontally with gaps 3 and 4 interposed therebetween, respectively. Such a plurality of ceramic green sheets 1 are laminated, cut along cutting lines extending in the vertical and horizontal directions, and then fired, and then external electrodes 5 are applied as shown in FIG. be done.

上述したセラミツクグリーンシート1の積層に
あたつては、或るセラミツクグリーンシート1上
のギヤツプ3が他のセラミツクグリーンシート1
上の導電膜2と積層方向に整列するようにされ
る。そして、このような積層体を、ギヤツプ3お
よび4をそれぞれ通る切断線によつて切断したと
き、第11図および第12図に示すような積層体
チツプ6が得られる。第11図は、積層体チツプ
6の縦断面図であり、第12図は、同じく横断面
図である。
When laminating the ceramic green sheets 1 described above, the gap 3 on one ceramic green sheet 1 is stacked on another ceramic green sheet 1.
It is aligned with the upper conductive film 2 in the stacking direction. When such a laminate is cut along cutting lines passing through the gaps 3 and 4, a laminate chip 6 as shown in FIGS. 11 and 12 is obtained. FIG. 11 is a longitudinal cross-sectional view of the laminate chip 6, and FIG. 12 is a cross-sectional view thereof.

第11図および第12図から明らかなように、
積層体チツプ6の内部には、前述の導電膜2に由
来する複数の内部電極7が形成されていて、各内
部電極7は前述のセラミツクグリーンシート1に
由来するセラミツク層8を介して互いに対向して
いる。また、内部電極7のあるものは一方の外部
電極5に接続され、内部電極7の他のものは他方
の外部電極5に接続されている。
As is clear from FIGS. 11 and 12,
A plurality of internal electrodes 7 derived from the above-mentioned conductive film 2 are formed inside the laminate chip 6, and each internal electrode 7 faces each other with a ceramic layer 8 derived from the above-mentioned ceramic green sheet 1 interposed therebetween. are doing. Further, some of the internal electrodes 7 are connected to one external electrode 5, and other internal electrodes 7 are connected to the other external electrode 5.

第12図において、内部電極7が形成されてい
ない幅の寸法Gは、ギヤツプマージンと呼ばれて
いるが、このようなギヤツプマージンGは、第1
0図のギヤツプ4に由来するものである。このよ
うなギヤツプマージンGは、導電膜2の印刷精度
に加えて、セラミツクグリーンシート1の積層に
おけるずれを考慮して、定められており、上述し
たような製造方法を採用する限り、このギヤツプ
マージンGの存在は、必須のものである。すなわ
ち、もし、ギヤツプマージンGが所定値より小さ
い場合には、第13図に示すように、内部電極7
が積層体チツプ6の側面に露出することもあり、
好ましくない。
In FIG. 12, the width G where the internal electrodes 7 are not formed is called the gap margin.
This is derived from gap 4 in Figure 0. Such a gap margin G is determined by taking into account the printing accuracy of the conductive film 2 as well as the deviation in the stacking of the ceramic green sheets 1. As long as the manufacturing method described above is adopted, this gap margin G is Existence is essential. That is, if the gap margin G is smaller than the predetermined value, as shown in FIG.
may be exposed on the side of the laminate chip 6,
Undesirable.

発明が解決しようとする問題点 上述のようなギヤツプマージンGにとつて必要
な寸法は、積層セラミツクコンデンサすなわち積
層体チツプ6の大きさにほとんど関係なく、絶対
的に決まるものである。したがつて、特に小型の
積層セラミツクコンデンサでは、第12図に示す
積層体チツプ6の幅W1に対する内部電極7の幅
W2の比が小さくなることがわかる。そのため、
積層体チツプ6の体積に対する静電容量の取得効
率が、特に小型の積層セラミツクコンデンサでは
低い結果を招く。さらに、第10図における導電
膜2の印刷のずれあるいはばらつき、また、セラ
ミツクグリーンシート1の積み重ねのずれあるい
はばらつきにより、第14図に示すように、内部
電極7の積層方向で整列性が悪くなり、各内部電
極7の重なり面積が小さくなることもあり得る。
この場合にも、上述した積層体チツプ6の体積に
対する静電容量の取得効率を低下させる原因とな
るとともに、得られた積層セラミツクコンデンサ
の製品間における静電容量のばらつきをも生じさ
せる。
Problems to be Solved by the Invention The necessary dimensions for the gap margin G as described above are absolutely determined, almost regardless of the size of the multilayer ceramic capacitor, that is, the multilayer chip 6. Therefore, it can be seen that especially in a small-sized multilayer ceramic capacitor, the ratio of the width W2 of the internal electrode 7 to the width W1 of the multilayer chip 6 shown in FIG. 12 becomes small. Therefore,
The acquisition efficiency of capacitance with respect to the volume of the multilayer chip 6 is low, especially in the case of a small multilayer ceramic capacitor. Furthermore, due to misalignment or variation in the printing of the conductive film 2 in FIG. 10, or misalignment or variation in the stacking of the ceramic green sheets 1, alignment of the internal electrodes 7 in the stacking direction deteriorates as shown in FIG. , the overlapping area of each internal electrode 7 may become small.
In this case as well, this causes a decrease in the capacitance acquisition efficiency with respect to the volume of the multilayer chip 6 described above, and also causes variations in capacitance among the obtained multilayer ceramic capacitors.

そこで、この発明は、静電容量の取得効率を高
めるとともに静電容量のばらつきを少なくするこ
とができる、積層セラミツクコンデンサの製造方
法を提供することを目的とするものである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a method for manufacturing a multilayer ceramic capacitor, which can increase capacitance acquisition efficiency and reduce variations in capacitance.

問題点を解決するための手段 内部にセラミツク層を介して互いに対向した内
部電極を介在させてなる積層体の各端面にそれぞ
れ第1および第2の外部電極が形成され、当該各
端面において、内部電極の第1グループのものが
第1の外部電極に、かつ同じく第2グループのも
のが第2の外部電極に、それぞれ接続されてな
る、積層セラミツクコンデンサの製造方法におい
て、この発明では、次のような工程を備えること
が特徴である。すなわち、 (1) 内部電極となるべき複数の導電膜が各々ギヤ
ツプを介して互いに離隔された状態で第1の方
向に並んで形成された、複数のセラミツクグリ
ーンシートを用意する工程; (2) 或るセラミツクグリーンシート上の前記ギヤ
ツプと他のセラミツクグリーンシート上の前記
導電膜とが積層方向に整列するように、複数の
セラミツクグリーンシートを積層してなる積層
体を形成する工程; (3) 前記積層体を前記第1の方向に向く少なくと
も1つの切断線によつて厚さ方向に切断して積
層体ブロツクを形成し、それによつて積層体ブ
ロツクの少なくとも一方側面をなす当該第1の
切断面に導電膜が露出する状態とする工程; (4) 前記第1の切断面をセラミツクスラリによつ
て覆う工程; (5) セラミツクスラリが付与された積層体ブロツ
クを前記第1の方向と交差する第2の方向に向
く少なくとも2つの切断線によつて前記ギヤツ
プの間を通る位置において厚さ方向に切断して
積層体チツプを形成し、それによつて積層体チ
ツプの両端面をなす当該第2の切断面に各々に
前記第1グループの内部電極となるべき導電膜
と前記第2グループの内部電極となるべき導電
膜とをそれぞれ露出させる工程; (6) 前記積層体チツプを焼成する工程;および (7) 前記積層された積層体チツプの両端面にそれ
ぞれ第1および第2の外部電極を付与する工
程; を備えていることが特徴である。
Means for Solving the Problems First and second external electrodes are formed on each end face of a laminate having internal electrodes facing each other interposed therebetween via a ceramic layer, and on each end face, an internal electrode is formed. In a method of manufacturing a multilayer ceramic capacitor in which a first group of electrodes is connected to a first external electrode and a second group of electrodes are connected to a second external electrode, the present invention provides the following steps. It is characterized by having the following steps. That is, (1) a step of preparing a plurality of ceramic green sheets in which a plurality of conductive films to be internal electrodes are formed in a line in a first direction, each spaced apart from each other via a gap; (2) (3) forming a laminate by laminating a plurality of ceramic green sheets so that the gap on one ceramic green sheet and the conductive film on another ceramic green sheet are aligned in the lamination direction; (3) cutting the laminate in the thickness direction along at least one cutting line oriented in the first direction to form a laminate block, the first cut thereby forming at least one side of the laminate block; A step of exposing the conductive film on the surface; (4) A step of covering the first cut surface with ceramic slurry; (5) A step of placing the laminate block to which the ceramic slurry has been applied intersecting the first direction. forming a laminate chip by cutting the laminate chip in the thickness direction at a position passing between the gaps by at least two cutting lines oriented in a second direction such that the laminate chip (6) a step of firing the laminate chip; and (7) providing first and second external electrodes on both end faces of the stacked laminate chips, respectively.

作 用 この発明では、内部電極となるべき導電膜を内
部に形成してなるセラミツクグリーンシートの積
層体を切断するにあたり、外部電極が形成されな
い側面においては、当該導電膜を積極的に露出さ
せるように切断面を形成した上で、この切断面を
後でセラミツクスラリによつて覆う、という工程
がとられる。したがつて、第12図に示したよう
なギヤツプマージンGを見込んで導電膜を形成す
る必要がない。
Effect: In this invention, when cutting a laminate of ceramic green sheets in which a conductive film to be an internal electrode is formed, the conductive film is actively exposed on the side surface where the external electrode is not formed. The process involves forming a cut surface on the surface and then covering the cut surface with ceramic slurry. Therefore, it is not necessary to form the conductive film taking into account the gap margin G shown in FIG.

実施例 第1図ないし第7図は、この発明の実施例に従
つて積層セラミツクコンデンサを製造するための
各工程を順次示したものである。
Embodiment FIGS. 1 to 7 sequentially illustrate each process for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention.

まず、第1図に示すようなセラミツクグリーン
シート11が複数枚用意される。各セラミツクグ
リーンシート11には、内部電極となるべき複数
の導電膜12が、各々ギヤツプ13を介して互い
に離隔された状態で第1の方向すなわち横方向に
並んで、たとえば印刷により形成される。この実
施例では、後で述べる説明から明らかなように、
多数の積層セラミツクコンデンサを同時に得るた
め、各導電膜12は、縦方向に帯状に延びる状態
で形成されている。
First, a plurality of ceramic green sheets 11 as shown in FIG. 1 are prepared. A plurality of conductive films 12 to serve as internal electrodes are formed on each ceramic green sheet 11 by printing, for example, in a manner that they are spaced apart from each other via gaps 13 and lined up in a first direction, that is, in a horizontal direction. In this example, as will be clear from the explanation given later,
In order to obtain a large number of laminated ceramic capacitors at the same time, each conductive film 12 is formed to extend vertically in a strip shape.

印刷された導電膜12を乾燥した後、第2図に
示すような位置関係をもつて、複数のセラミツク
グリーンシート11が積層される。この実施例で
は、同じパターンをもつて形成された導電膜12
を有する同じセラミツクグリーンシート11を交
互に水平面内において180度回転させることによ
り向き変えながら、所定枚数積み重ねられる。こ
の積み重ね状態おいて、或るセラミツクグリーン
シート11上のギヤツプ13と他のセラミツクグ
リーンシート11上の導電膜12(この例では導
電膜12のほぼ中央部)とが積層方向に整列する
ようになる。さらに、このように積層されたセラ
ミツクグリーンシート11の上面および下面に、
必要に応じて、導電膜が形成されていないセラミ
ツクグリーンシートが所定枚数積み重ねられる。
After drying the printed conductive film 12, a plurality of ceramic green sheets 11 are stacked in a positional relationship as shown in FIG. In this embodiment, conductive films 12 formed with the same pattern are used.
A predetermined number of ceramic green sheets 11 having the same shape are stacked while changing their orientation by alternately rotating them by 180 degrees in a horizontal plane. In this stacked state, the gap 13 on one ceramic green sheet 11 and the conductive film 12 on another ceramic green sheet 11 (approximately the center of the conductive film 12 in this example) become aligned in the stacking direction. . Furthermore, on the upper and lower surfaces of the ceramic green sheets 11 laminated in this way,
If necessary, a predetermined number of ceramic green sheets on which no conductive film is formed are stacked.

このように積み重ねられたセラミツクグリーン
シート11は、プレスして互いに圧着されたと
き、第3図に示すような積層体14を構成する。
この積層体14内には、それぞれの導電膜12お
よびギヤツプ13の位置関係が図解的に示されて
いる。
When the ceramic green sheets 11 stacked in this manner are pressed and bonded together, they form a laminate 14 as shown in FIG. 3.
In this laminated body 14, the positional relationship of each conductive film 12 and gap 13 is schematically shown.

第3図に示す積層体14は、次に、第1図に示
した横方向に向く切断線15によつて厚さ方向に
切断され、それによつて、第4図に示すような長
手の積層体ブロツク16が形成される。この積層
体ブロツク16の側面をなす切断線15に沿う切
断面17には、導電膜12が露出している。
The laminate 14 shown in FIG. 3 is then cut through its thickness by the laterally oriented cutting line 15 shown in FIG. 1, thereby creating a longitudinal laminate as shown in FIG. A body block 16 is formed. The conductive film 12 is exposed at a cut surface 17 along the cutting line 15 forming the side surface of the laminate block 16.

次に、積層体ブロツク16の両切断面17に
は、第5図に示すように、セラミツクスラリ18
が塗布される。このセラミツクスラリ18の厚み
は、50〜100μm程度に選ばれ、特に50μm程度が
好ましい。
Next, as shown in FIG. 5, ceramic slurry 18 is applied to both cut surfaces 17 of the laminate block 16.
is applied. The thickness of this ceramic slurry 18 is selected to be about 50 to 100 μm, and particularly preferably about 50 μm.

上述したセラミツクスラリ18は、セラミツク
グリーンシート11と同じセラミツク材料からな
ることが望ましい。すなわち、セラミツクグリー
ンシート11とセラミツクスラリ18とが同じセ
ラミツク材料から構成されていれば、後で述べる
焼成工程において、同一条件で両者を焼成するこ
とができるとともに、セラミツクグリーンシート
11とセラミツクスラリ18との境界で異常な反
応が起こらないためである。
The ceramic slurry 18 described above is preferably made of the same ceramic material as the ceramic green sheet 11. That is, if the ceramic green sheet 11 and the ceramic slurry 18 are made of the same ceramic material, they can be fired under the same conditions in the firing process described later, and the ceramic green sheet 11 and the ceramic slurry 18 can be fired under the same conditions. This is because no abnormal reactions occur at the boundary.

またセラミツクスラリ18に含まれる結合剤
は、セラミツクグリーンシート11で用いられた
結合剤との関係で、有機溶剤系または水溶性のい
ずれかの結合剤に特定する方が好ましい。すなわ
ち、セラミツクスラリ18に用いる結合剤として
は、セラミツクグリーンシート11がポリビニル
アルコール、ポリビニルブチラールなどの有機溶
剤系の結合剤を用いていれば、ポリビニルアセテ
ートなどの水溶性の結合剤を用い、逆に、セラミ
ツクグリーンシート11に水溶性の結合剤を用い
ていれば、セラミツクスラリ18には有機溶剤系
の結合剤を用いる方が好ましい。なぜなら、セラ
ミツクスラリ18の結合剤がセラミツクグリーン
シート11の結合剤を溶解しないようにするため
である。
Further, the binder contained in the ceramic slurry 18 is preferably specified as either an organic solvent-based binder or a water-soluble binder, in relation to the binder used in the ceramic green sheet 11. That is, as the binder used in the ceramic slurry 18, if the ceramic green sheet 11 uses an organic solvent-based binder such as polyvinyl alcohol or polyvinyl butyral, a water-soluble binder such as polyvinyl acetate may be used. If a water-soluble binder is used for the ceramic green sheet 11, it is preferable to use an organic solvent-based binder for the ceramic slurry 18. This is to prevent the binder of the ceramic slurry 18 from dissolving the binder of the ceramic green sheet 11.

次に、第5図に示した積層体ブロツク16は、
第1図および第3図に示した切断線19、すなわ
ち前述の第1の方向である横方向に向く切断線1
5と交差する第2の方向である縦方向に向く切断
線によつて、ギヤツプ13を通る位置において厚
さ方向に切断される。それによつて、第6図に拡
大して示すような積層体チツプ20が得られる。
この積層体チツプ20の両端面をなす切断面21
の各々には、内部電極となるべき導電膜12が露
出する。なお、2つの切断面21のそれぞれに
は、異なる導電膜12が露出している。
Next, the laminate block 16 shown in FIG.
The cutting line 19 shown in FIGS. 1 and 3, i.e. the cutting line 1 pointing in the transverse direction, which is the first direction mentioned above.
A cut is made in the thickness direction at a position passing through the gap 13 by a cutting line oriented in the longitudinal direction, which is the second direction intersecting the gap 13. As a result, a laminate chip 20 as shown enlarged in FIG. 6 is obtained.
Cut surfaces 21 forming both end surfaces of this laminate chip 20
A conductive film 12, which is to become an internal electrode, is exposed in each of the electrodes. Note that different conductive films 12 are exposed on each of the two cut surfaces 21.

第6図に示すような積層体チツプ20は、焼成
される。そして、焼成された積層体チツプ20の
各端面には、外部電極22,23が形成される。
外部電極22,23は金属ペーストを塗布、焼き
付ける方法、あるいはめつきなどにより形成する
ことができる。このように外部電極22,23が
形成されたとき、積層体チツプ20内部に形成さ
れている導電膜12をもつて与えられた内部電極
の第1グループのものが第1の外部電極22に接
続され、同じく第2グループのものが第2の外部
電極23に接続されて、積層セラミツクコンデン
サが構成される。
A laminate chip 20 as shown in FIG. 6 is fired. Then, external electrodes 22 and 23 are formed on each end face of the fired laminate chip 20.
The external electrodes 22 and 23 can be formed by applying or baking a metal paste, or by plating. When the external electrodes 22 and 23 are formed in this way, the first group of internal electrodes provided with the conductive film 12 formed inside the stacked chip 20 are connected to the first external electrode 22. Similarly, the second group of capacitors are connected to the second external electrode 23 to form a multilayer ceramic capacitor.

以上、この発明を好ましい実施例に関連して説
明したが、この発明の範囲内において他の実施例
も可能である。
Although the invention has been described in connection with preferred embodiments, other embodiments are possible within the scope of the invention.

たとえば、第4図に示した積層体ブロツク16
を形成する工程において、積層体ブロツク16の
両側面はそれぞれ切断線15に沿つて切断された
切断面17によつて形成されたが、積層体ブロツ
ク16の一方の側面のみを切断を結果として得ら
れた切断面で構成し、他方の側面をセラミツクグ
リーンシートの端縁そのもので構成してもよい。
また、この他方の側面を切断面によつて構成しな
がらも、そこに内部電極となるべき導電膜を露出
させないような位置で切断を行なつてもよい。こ
のような実施例によれば、ちようど第13図に示
した内部電極7のような形成状態が得られるが、
これによつても、少なくとも一方のギヤツプマー
ジンG(第12図)がなくなり、従来のように内
部電極の両側にギヤツプマージンGがある場合に
比べれば、静電容量の取得効率が向上するととも
に、静電容量のばらつきも比較的少なくなる。な
お、積層体ブロツクの一方側面にのみ導電膜を露
出させる場合には、もちろん、セラミツクスラリ
も、この導電膜が露出する側面にのみ塗布される
だけでよい。
For example, the laminate block 16 shown in FIG.
In the step of forming the laminate block 16, both sides of the laminate block 16 were formed by cut surfaces 17 cut along the cutting line 15, but it was possible to cut only one side of the laminate block 16 as a result. The ceramic green sheet may be constructed of a cut surface with a cut surface, and the other side surface may be constructed of the edge itself of the ceramic green sheet.
Further, while the other side surface is formed by a cut surface, the cut may be made at a position where the conductive film to be an internal electrode is not exposed there. According to such an embodiment, a formation state like that of the internal electrode 7 shown in FIG. 13 can be obtained, but
With this, at least one gap margin G (Fig. 12) is eliminated, and compared to the conventional case where there is a gap margin G on both sides of the internal electrode, the capacitance acquisition efficiency is improved and the electrostatic capacitance is Variations in capacity are also relatively small. Note that when the conductive film is exposed only on one side of the laminate block, it is of course necessary to apply the ceramic slurry only to the side where the conductive film is exposed.

発明の効果 以上のように、この発明によれば、要すれば、
積層体チツプの全幅にわたつて内部電極を形成す
ることができるので、積層体チツプの体積に対す
る静電容量の取得効率が向上するとともに、静電
容量の製品間でのばらつきもごく少なくすること
ができる。このことを、第8図および第9図を参
照しながらより具体的に説明する。
Effects of the Invention As described above, according to this invention, in short,
Since the internal electrodes can be formed over the entire width of the stacked chip, the efficiency of acquiring capacitance relative to the volume of the stacked chip is improved, and variations in capacitance between products can be minimized. can. This will be explained in more detail with reference to FIGS. 8 and 9.

第8図および第9図は、ともに、セラミツク部
分24と内部電極25との大きさの関係を平面的
に示したもので、同じ外形寸法を有する積層セラ
ミツクコンデンサでの比較を明確にするために、
セラミツク部分24における平面形状の寸法は同
一に表わされている。内部電極25が形成されて
いる領域は、ハツチングで示され、セラミツク部
分24の内部に隠れる内部電極25は点線で示さ
れている。なお、第8図および第9図に記入した
寸法を表わす数字の単位[mm]であり、第8図に
示すものが従来例であり、第9図に示すものがこ
の発明によるものである。
8 and 9 are two-dimensional diagrams showing the relationship in size between the ceramic portion 24 and the internal electrode 25, in order to clarify the comparison between multilayer ceramic capacitors having the same external dimensions. ,
The planar dimensions of the ceramic portion 24 are shown to be identical. The region where the internal electrode 25 is formed is shown by hatching, and the internal electrode 25 hidden inside the ceramic portion 24 is shown by a dotted line. Note that the numbers representing the dimensions shown in FIGS. 8 and 9 are in mm [mm]; the one shown in FIG. 8 is a conventional example, and the one shown in FIG. 9 is according to the present invention.

外形の平面形状での寸法が1.5×0.8mmといつた
小型の積層セラミツクコンデンサを得ようとする
場合、従来においては、第8図に示すように、印
刷精度および切断精度の点から、ギヤツプマージ
ンとして0.25mmを見込んで製造されていた。した
がつて、セラミツク部分24の全面積に対する内
部電極25の重なり部分の面積の比は、 (1.0×0.3)/(1.5×0.8)=0.25 すなわち、25%にしか達することがなかつた。こ
れに、第14図に示すような内部電極7の重なり
のずれをさらに考慮すると、実質22〜23%しか前
述の比が達していないのが現状であつた。
When trying to obtain a small multilayer ceramic capacitor with external planar dimensions of 1.5 x 0.8 mm, conventionally, as shown in Figure 8, gap margins have been set in terms of printing accuracy and cutting accuracy. It was manufactured with 0.25mm in mind. Therefore, the ratio of the area of the overlapping portion of the internal electrode 25 to the total area of the ceramic portion 24 was (1.0×0.3)/(1.5×0.8)=0.25, that is, only reached 25%. In addition, if we further take into account the overlapping deviation of the internal electrodes 7 as shown in FIG. 14, the above-mentioned ratio has actually reached only 22 to 23%.

これに対して、第9図では、セラミツクスラリ
18の厚みに相当する0.05mmしかギヤツプマージ
ンに相当する部分が存在せず、前述の比は、 (1.0×0.7)/(1.5×0.8)=0.58 となり、一挙に2.5倍の静電容量を取得すること
ができる。
On the other hand, in FIG. 9, there is only a gap margin of 0.05 mm, which corresponds to the thickness of the ceramic slurry 18, and the aforementioned ratio is (1.0 x 0.7) / (1.5 x 0.8) = 0.58. , it is possible to obtain 2.5 times the capacitance at once.

また、静電容量のばらつきについても、3CVに
おいて、従来30%であつたのが、7〜8%にまで
少なくすることができる。
Furthermore, the variation in capacitance can be reduced from 30% in the past to 7 to 8% at 3CV.

このように、この発明によれば、特に、最近、
IC、LSIなどのデカツプリング素子やバイパスコ
ンデンサとして要求されている、低定格電圧で、
超小型で、大容量の積層セラミツクコンデンサを
容易に得ることができる。
Thus, according to this invention, especially recently,
Low rated voltage required for decoupling elements and bypass capacitors in ICs, LSIs, etc.
Ultra-small, large-capacity multilayer ceramic capacitors can be easily obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第7図は、この発明の一実施例に
従つた製造工程を順次示すもので、第1図は、セ
ラミツクグリーンシート11を示し、第2図は、
セラミツクグリーンシート11の積み重ね状態を
示し、第3図は、積層体14を示し、第4図は、
積層体ブロツク16を示し、第5図は、セラミツ
クスラリ18が付与された積層体ブロツク16を
示し、第6図は、積層体チツプ20を示し、第7
図は、外部電極22,23が付与された積層体チ
ツプ20を示す。第8図および第9図は、従来技
術との対比でこの発明の効果をより具体的に説明
するための、セラミツク部分24と内部電極25
との大きさの関係を示す図である。第10図は、
従来の方法で用いるセラミツクグリーンシート1
を示す。第11図および第12図は、従来の積層
セラミツクコンデンサの縦断面図および横断面図
である。第13図および第14図は、従来の欠点
を説明するための積層体チツプ6の横断面図であ
る。 図において、11はセラミツクグリーンシー
ト、12は導電膜、13はギヤツプ、14は積層
体、15は切断線(第1の方向)、16は積層体
ブロツク、17は第1の切断面、18はセラミツ
クスラリ、19は切断線(第2の方向)、20は
積層体チツプ、21は第2の切断面、22,23
は外部電極である。
1 to 7 sequentially show the manufacturing process according to an embodiment of the present invention. FIG. 1 shows a ceramic green sheet 11, and FIG.
FIG. 3 shows a stacked state of ceramic green sheets 11, FIG. 3 shows a laminate 14, and FIG.
FIG. 5 shows the laminate block 16 with ceramic slurry 18 applied thereto, FIG. 6 shows the laminate chip 20, and FIG.
The figure shows a laminate chip 20 provided with external electrodes 22, 23. 8 and 9 show ceramic portions 24 and internal electrodes 25 in order to more specifically explain the effects of the present invention in comparison with the prior art.
It is a figure showing the relationship of the size with. Figure 10 shows
Ceramic green sheet used in conventional method 1
shows. FIGS. 11 and 12 are a vertical cross-sectional view and a cross-sectional view of a conventional multilayer ceramic capacitor. FIGS. 13 and 14 are cross-sectional views of a laminate chip 6 for explaining the conventional drawbacks. In the figure, 11 is a ceramic green sheet, 12 is a conductive film, 13 is a gap, 14 is a laminate, 15 is a cutting line (first direction), 16 is a laminate block, 17 is a first cut surface, and 18 is a Ceramic slurry, 19 is a cutting line (second direction), 20 is a laminate chip, 21 is a second cutting surface, 22, 23
is the external electrode.

Claims (1)

【特許請求の範囲】 1 内部にセラミツク層を介して互いに対向した
内部電極を介在させてなる積層体の各端面にそれ
ぞれ第1および第2の外部電極が形成され、当該
各端面において、内部電極の第1のグループのも
のが第1の外部電極に、かつ同じく第2グループ
のものが第2の外部電極に、それぞれ接続されて
なる、積層セラミツクコンデンサの製造方法にお
いて、 前記内部電極となるべき複数の導電膜が各々ギ
ヤツプを介して互いに離隔された状態で第1の方
向に並んで形成された、複数のセラミツクグリー
ンシートを用意し、 或るセラミツクグリーンシート上の前記ギヤツ
プと他のセラミツクグリーンシート上の前記導電
膜とが積層方向に整列するように、前記複数のセ
ラミツクグリーンシートを積層してなる積層体を
形成し、 前記積層体を前記第1の方向に向く少なくとも
1つの切断線によつて厚さ方向に切断して積層体
ブロツクを形成し、それによつて積層体ブロツク
の少なくとも一方側面をなす当該第1の切断面に
前記導電膜が露出する状態とし、 前記第1の切断面をセラミツクスラリによつて
覆い、 前記セラミツクスラリが付与された前記積層体
ブロツクを前記第1の方向と交差する第2の方向
に向く少なくとも2つの切断線によつて前記ギヤ
ツプの間を通る位置において厚さ方向に切断して
積層体チツプを形成し、それによつて積層体チツ
プの両端面をなす当該第2の切断面の各々に前記
第1グループの内部電極となるべき導電膜と前記
第2グループの内部電極となるべき導電膜とをそ
れぞれ露出させ、次いで、 前記積層体チツプを焼成し、 前記焼成された積層体チツプの両端面にそれぞ
れ前記第1および第2の外部電極を付与する、 各工程を備えることを特徴とする、積層セラミツ
クコンデンサの製造方法。 2 前記積層体ブロツクを形成する工程におい
て、前記積層体を2つの切断線によつて切断し、
それによつて積層体ブロツクの相対向する2つの
側面に前記導電膜が露出する状態とし、 前記セラミツクスラリは前記2つの側面を覆う
ように形成される、特許請求の範囲第1項記載の
積層セラミツクコンデンサの製造方法。 3 前記セラミツクスラリは、前記セラミツクグ
リーンシートと同じセラミツク材料からなる、特
許請求の範囲第1項または第2項記載の積層セラ
ミツクコンデンサの製造方法。 4 前記セラミツクグリーンシート内に含まれる
結合剤と前記セラミツクスラリ内に含まれる結合
剤とは、一方が有機溶剤系であり、他方が水溶性
である、特許請求の範囲第1項ないし第3項のい
ずれかに記載の積層セラミツクコンデンサの製造
方法。
[Claims] 1. First and second external electrodes are formed on each end face of a laminate with internal electrodes facing each other interposed therebetween via a ceramic layer, and on each end face, an internal electrode is formed. A method for manufacturing a multilayer ceramic capacitor, in which a first group of capacitors are connected to a first external electrode, and a second group of capacitors are connected to a second external electrode, wherein A plurality of ceramic green sheets are prepared in which a plurality of conductive films are formed in a line in a first direction while being separated from each other through gaps, and the gap on one ceramic green sheet and the other ceramic green forming a laminate by laminating the plurality of ceramic green sheets so that the conductive films on the sheets are aligned in the lamination direction; and cutting the laminate along at least one cutting line facing in the first direction. Therefore, a laminate block is formed by cutting in the thickness direction, so that the conductive film is exposed on the first cut surface forming at least one side surface of the laminate block, and the first cut surface covered with a ceramic slurry, and the laminate block to which the ceramic slurry has been applied is placed at a position passing between the gaps by at least two cutting lines oriented in a second direction intersecting the first direction. A laminate chip is formed by cutting in the thickness direction, and a conductive film to be the internal electrode of the first group and the second exposing conductive films to become internal electrodes of each group, then firing the laminate chip, and applying the first and second external electrodes to both end faces of the fired laminate chip, respectively; A method for manufacturing a multilayer ceramic capacitor, characterized by comprising each step. 2. In the step of forming the laminate block, cutting the laminate along two cutting lines,
The laminated ceramic according to claim 1, wherein the conductive film is exposed on two opposing side surfaces of the laminate block, and the ceramic slurry is formed to cover the two side surfaces. How to manufacture capacitors. 3. The method of manufacturing a multilayer ceramic capacitor according to claim 1 or 2, wherein the ceramic slurry is made of the same ceramic material as the ceramic green sheet. 4. Claims 1 to 3, wherein one of the binders contained in the ceramic green sheet and the binder contained in the ceramic slurry is organic solvent-based and the other is water-soluble. A method for manufacturing a multilayer ceramic capacitor according to any one of the above.
JP60089329A 1985-04-25 1985-04-25 Manufacture of laminate ceramic capacitor Granted JPS61248413A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60089329A JPS61248413A (en) 1985-04-25 1985-04-25 Manufacture of laminate ceramic capacitor
US06/852,141 US4771520A (en) 1985-04-25 1986-04-15 Method of producing laminated ceramic capacitors
DE19863613958 DE3613958A1 (en) 1985-04-25 1986-04-24 CERAMIC CAPACITOR CONSTRUCTED IN LAYERS AND METHOD FOR THE PRODUCTION THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60089329A JPS61248413A (en) 1985-04-25 1985-04-25 Manufacture of laminate ceramic capacitor

Publications (2)

Publication Number Publication Date
JPS61248413A JPS61248413A (en) 1986-11-05
JPH047574B2 true JPH047574B2 (en) 1992-02-12

Family

ID=13967637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60089329A Granted JPS61248413A (en) 1985-04-25 1985-04-25 Manufacture of laminate ceramic capacitor

Country Status (1)

Country Link
JP (1) JPS61248413A (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108306A (en) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd Manufacture of multilayer capacitor
JP5332475B2 (en) * 2008-10-03 2013-11-06 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
KR101523630B1 (en) 2009-12-11 2015-05-28 가부시키가이샤 무라타 세이사쿠쇼 Lamination type ceramic electronic part
WO2011071143A1 (en) 2009-12-11 2011-06-16 株式会社村田製作所 Lamination type ceramic electronic part
WO2011071146A1 (en) 2009-12-11 2011-06-16 株式会社村田製作所 Laminated ceramic capacitor
JP5362033B2 (en) 2009-12-11 2013-12-11 株式会社村田製作所 Multilayer ceramic capacitor
JP5429067B2 (en) * 2010-06-17 2014-02-26 株式会社村田製作所 Ceramic electronic component and manufacturing method thereof
KR101141434B1 (en) 2010-12-15 2012-05-04 삼성전기주식회사 Multi-layer ceramic condenser and fabricating method using thereof
KR101188032B1 (en) * 2011-03-09 2012-10-08 삼성전기주식회사 A multilayer ceramic capacitor and a method for manufacturing the same
JP5780169B2 (en) 2011-03-14 2015-09-16 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP5678905B2 (en) 2011-03-14 2015-03-04 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP5621925B2 (en) 2011-06-15 2014-11-12 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP5590054B2 (en) 2012-02-07 2014-09-17 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP5900449B2 (en) 2012-12-28 2016-04-06 株式会社村田製作所 Method for manufacturing ceramic electronic component and ceramic electronic component
JP6179480B2 (en) 2013-09-20 2017-08-16 株式会社村田製作所 Capacitor element manufacturing method and manufacturing apparatus
JP6439551B2 (en) 2014-05-21 2018-12-19 株式会社村田製作所 Multilayer ceramic capacitor
JP6665438B2 (en) 2015-07-17 2020-03-13 株式会社村田製作所 Multilayer ceramic capacitors
JP7122818B2 (en) 2017-11-30 2022-08-22 太陽誘電株式会社 Laminated ceramic electronic component and manufacturing method thereof
KR20210067334A (en) 2019-11-29 2021-06-08 삼성전기주식회사 Multi-layered ceramic capacitor and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920781A (en) * 1971-04-02 1975-11-18 Sprague Electric Co Method of forming a ceramic dielectric body
JPS59222917A (en) * 1983-06-02 1984-12-14 松下電器産業株式会社 Method of producing laminated ceramic capacitor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5663040U (en) * 1979-10-20 1981-05-27

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920781A (en) * 1971-04-02 1975-11-18 Sprague Electric Co Method of forming a ceramic dielectric body
JPS59222917A (en) * 1983-06-02 1984-12-14 松下電器産業株式会社 Method of producing laminated ceramic capacitor

Also Published As

Publication number Publication date
JPS61248413A (en) 1986-11-05

Similar Documents

Publication Publication Date Title
JPH047574B2 (en)
US4771520A (en) Method of producing laminated ceramic capacitors
US8773839B2 (en) Multilayer ceramic electronic component
JPH0613259A (en) Multilayered ceramic capacitor and its manufacture
JPH09153433A (en) Manufacture of laminated electronic component
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JP2000340448A (en) Laminated ceramic capacitor
JPS62211974A (en) Laminated piezoelectric element and manufacture thereof
JPH0563007B2 (en)
JPS6115315A (en) Method of producing laminated ceramic capacitor
JP2000243647A (en) Multilayer ceramic capacitor
JP2002299149A (en) Laminated ceramic capacitor
JP3642462B2 (en) Manufacturing method of laminated parts
JPS61253811A (en) Manufacture of laminate ceramic capacitor
KR100846079B1 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JPH06314630A (en) Ceramic-lamination electronic component
JPH1140449A (en) Laminated ceramic electronic parts, and manufacture assembly and thereof
JPH03105905A (en) Manufacture of laminated ceramic capacitor
JPH0684690A (en) Multilayer capacitor
JPS6312119A (en) Manufacture of laminated ceramic capacitor
JPH047577B2 (en)
JPS60124813A (en) Method of producing laminated ceramic capacitor
JPH0684689A (en) Multilayer capacitor
JPH0338812A (en) Laminated capacitor
JPH0412018B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term