JPH0475532B2 - - Google Patents
Info
- Publication number
- JPH0475532B2 JPH0475532B2 JP15052483A JP15052483A JPH0475532B2 JP H0475532 B2 JPH0475532 B2 JP H0475532B2 JP 15052483 A JP15052483 A JP 15052483A JP 15052483 A JP15052483 A JP 15052483A JP H0475532 B2 JPH0475532 B2 JP H0475532B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- shunt regulator
- constant
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000003079 width control Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 14
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は電源装置に係り、特に不安定な電圧特
性を有する電流源から定電圧直流電源を供給する
ことができる定電流入力・定電圧出力電源装置に
関するものである。
性を有する電流源から定電圧直流電源を供給する
ことができる定電流入力・定電圧出力電源装置に
関するものである。
従来技術と問題点
不安定な電圧特性を有する定電流源から定電圧
直流電源を供給する電源装置は、例えば複数個の
中継器電源を直列に接続して遠方給電を行う場合
に用いられるものである。
直流電源を供給する電源装置は、例えば複数個の
中継器電源を直列に接続して遠方給電を行う場合
に用いられるものである。
従来この種の電源装置は第１図に示すように定
電流入力源に直列にシヤントレギユレータを接続
して定電圧出力を発生し、このシヤントレギユレ
ータ出力側に定電圧DC−DC変換器を接続するこ
とによつて、所要の定電圧出力を得るようになつ
ている。
電流入力源に直列にシヤントレギユレータを接続
して定電圧出力を発生し、このシヤントレギユレ
ータ出力側に定電圧DC−DC変換器を接続するこ
とによつて、所要の定電圧出力を得るようになつ
ている。
第１図において、、は定電流入力の受電端
子、、は定電圧出力の送出端子であつて、１
はシヤントレギユレータ、２はDC−DC変換器で
ある。シヤントレギユレータ１において、DZは
シヤントレギユレータの基準電圧発生用の定電圧
ダイオード、R1は定電圧ダイオードDZに対する
直列抵抗、R2，R3はシヤントレギユレータの出
力電圧検出用の分圧抵抗、IC1は電圧比較器、
TR1はシヤントレギユレータの分流用トランジス
タである。またDC−DC変換器２において、C1は
入力コンデンサ、TR2はDC−DC変換器の主スイ
ツチ用トランジスタ、Ｔは電圧変換用トランス、
D1は出力整流用ダイオード、C2は出力平滑用コ
ンデンサ、M1は出力電圧比較検出器、M2はパル
ス幅制御回路である。シヤントレギユレータ１と
DC−DC変換器２とは入力コンデンサC1の逆放電
防止用のダイオードD2を介して接続されている。
子、、は定電圧出力の送出端子であつて、１
はシヤントレギユレータ、２はDC−DC変換器で
ある。シヤントレギユレータ１において、DZは
シヤントレギユレータの基準電圧発生用の定電圧
ダイオード、R1は定電圧ダイオードDZに対する
直列抵抗、R2，R3はシヤントレギユレータの出
力電圧検出用の分圧抵抗、IC1は電圧比較器、
TR1はシヤントレギユレータの分流用トランジス
タである。またDC−DC変換器２において、C1は
入力コンデンサ、TR2はDC−DC変換器の主スイ
ツチ用トランジスタ、Ｔは電圧変換用トランス、
D1は出力整流用ダイオード、C2は出力平滑用コ
ンデンサ、M1は出力電圧比較検出器、M2はパル
ス幅制御回路である。シヤントレギユレータ１と
DC−DC変換器２とは入力コンデンサC1の逆放電
防止用のダイオードD2を介して接続されている。
第１図において、電圧比較器IC1は定電圧ダイ
オードDZによつて発生した基準電圧と、抵抗
R2，R3によつて分圧された出力電圧とを比較し、
誤差電圧に応じた出力を発生して分流用トランジ
スタTR1のベースに入力する。トランジスタTR1
はこれによつてそのコレクタ電流を制御されるこ
とによつて、コレタタ−エミツタ間電圧降下すな
わちシヤントレギユレータ１の出力電圧を一定に
保つように動作する。
オードDZによつて発生した基準電圧と、抵抗
R2，R3によつて分圧された出力電圧とを比較し、
誤差電圧に応じた出力を発生して分流用トランジ
スタTR1のベースに入力する。トランジスタTR1
はこれによつてそのコレクタ電流を制御されるこ
とによつて、コレタタ−エミツタ間電圧降下すな
わちシヤントレギユレータ１の出力電圧を一定に
保つように動作する。
シヤントレギユレータ１の出力は、ダイオード
D2を経てDC−DC変換器２に供給される。主ス
イツチ用トランジスタTR2はパルス幅制御回路
M2によつてそのベース入力パルス幅を制御され
て例えば方形電流をトランスＴの１次側を経て流
し、これによつてトランスＴの２次側に変換され
た電圧の方形波出力を発生する。この方形波出力
は整流用ダイオードD1、平滑用コンデンサC2を
介して直流下されて、送出端子、に定電圧出
力を発生する。出力電圧比較器M1は出力直流電
圧を内部基準電圧と比較して、誤差電圧に応じた
出力を発生してパルス幅制御回路M2に供給し、
パルス憤制御回路M2はこれによつて誤差電圧に
応じて主スイツチ用トランジスタTR2に対する入
力パルス幅を制御することによつて、DC−DC変
換器２はその出力電圧を一定に保つごとく制御さ
れる。
D2を経てDC−DC変換器２に供給される。主ス
イツチ用トランジスタTR2はパルス幅制御回路
M2によつてそのベース入力パルス幅を制御され
て例えば方形電流をトランスＴの１次側を経て流
し、これによつてトランスＴの２次側に変換され
た電圧の方形波出力を発生する。この方形波出力
は整流用ダイオードD1、平滑用コンデンサC2を
介して直流下されて、送出端子、に定電圧出
力を発生する。出力電圧比較器M1は出力直流電
圧を内部基準電圧と比較して、誤差電圧に応じた
出力を発生してパルス幅制御回路M2に供給し、
パルス憤制御回路M2はこれによつて誤差電圧に
応じて主スイツチ用トランジスタTR2に対する入
力パルス幅を制御することによつて、DC−DC変
換器２はその出力電圧を一定に保つごとく制御さ
れる。
このように従来の電源装置においては、シヤン
トレギユレータによつて定電圧DC−DC変換器の
電圧を一定にし、定電圧DC−DC変換器によりこ
れを変換して出力電圧を一定電圧に保つ機能しか
なく、従つて出力電力が減少した場合にシヤント
レギユレータの損失が増大し、変換効率が著しく
低下するという欠点があつた。
トレギユレータによつて定電圧DC−DC変換器の
電圧を一定にし、定電圧DC−DC変換器によりこ
れを変換して出力電圧を一定電圧に保つ機能しか
なく、従つて出力電力が減少した場合にシヤント
レギユレータの損失が増大し、変換効率が著しく
低下するという欠点があつた。
すなわちDC−DC変換器の出力電圧、電流を
E0，I0とすると、DC−DC変換器の入力電流I2は
次式でわされる。
E0，I0とすると、DC−DC変換器の入力電流I2は
次式でわされる。
I2＝E0×I0／Ei×η (1)
ここでＥ(九)はシヤントレギユレータの出力電圧で
あつて一定に保たれる。またηはDC−DC変換器
の効率である。
あつて一定に保たれる。またηはDC−DC変換器
の効率である。
いまシヤントレギユレータの電流I1として、出
力電力が100％のときにシヤントレギユレータが
動作するに十分な最小電流を流しておくものとす
ると、電源装置の入力電流Iiは定電流源の電流に
等しく Ii＝I1＋I2 (2) であるから、DC−DC変換器の出力電力が減少し
入力電流I2が減少した分だけシヤントレギユレー
タの電流I1が増大して入力電流Iiを一定に保ち定
電流源へ戻すことができる。
力電力が100％のときにシヤントレギユレータが
動作するに十分な最小電流を流しておくものとす
ると、電源装置の入力電流Iiは定電流源の電流に
等しく Ii＝I1＋I2 (2) であるから、DC−DC変換器の出力電力が減少し
入力電流I2が減少した分だけシヤントレギユレー
タの電流I1が増大して入力電流Iiを一定に保ち定
電流源へ戻すことができる。
しかしながなシヤントレギユレータの電圧降下
Eiは一定に設定されているため、100％負荷に比
較して出力電力が減少し電流I2が減少すると、シ
ヤントレギユレータの電力損失Ei×I1が増大し、
変換効率が低下した。
Eiは一定に設定されているため、100％負荷に比
較して出力電力が減少し電流I2が減少すると、シ
ヤントレギユレータの電力損失Ei×I1が増大し、
変換効率が低下した。
発明の目的
本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、出力電力
が減少した場合でも変換効率の低下を防止するこ
とができ、従つて常に高効率な定電流入力・定電
圧出力電源装置を提供することにある。
ようとするものであつて、その目的は、出力電力
が減少した場合でも変換効率の低下を防止するこ
とができ、従つて常に高効率な定電流入力・定電
圧出力電源装置を提供することにある。
発明の実施例
第２図は本発明の電源装置の一実施例の構成を
示している。同図において、第１図におけると同
じ符号で示されており、R4，R5は抵抗、D3はダ
イオードである。
示している。同図において、第１図におけると同
じ符号で示されており、R4，R5は抵抗、D3はダ
イオードである。
第２図において出力電圧比較検出器M1の誤差
電圧出力は、ダイオードD3を経て抵抗R4，R5の
接続点に供給される。一方、直列に接続された抵
抗R4，R5の両端には定電圧ダイオードDZの基準
電圧が印加されている。抵抗R4，R5の接続点は
電圧比較器IC1の一方の入力に接続されており、
電圧比較器IC1はこの点の電圧と抵抗R2とR3によ
つて分圧された出力電圧とを比較して、誤差電圧
に応じた出力を発生して分流用トランジスタTR1
のベースに入力する。トランジスタTR1はこれに
よつてそのコレクタ電流を制御されることによつ
て、コレクタ−エミツタ間に出力電圧を発生す
る。
電圧出力は、ダイオードD3を経て抵抗R4，R5の
接続点に供給される。一方、直列に接続された抵
抗R4，R5の両端には定電圧ダイオードDZの基準
電圧が印加されている。抵抗R4，R5の接続点は
電圧比較器IC1の一方の入力に接続されており、
電圧比較器IC1はこの点の電圧と抵抗R2とR3によ
つて分圧された出力電圧とを比較して、誤差電圧
に応じた出力を発生して分流用トランジスタTR1
のベースに入力する。トランジスタTR1はこれに
よつてそのコレクタ電流を制御されることによつ
て、コレクタ−エミツタ間に出力電圧を発生す
る。
DC−DC変換器２はシヤントレギユレータ１の
直流出力を変換して端子，に定電圧出力を発
生するが、出力電圧比較検出器M1の誤差出力に
応じてパルス幅制御回路M2を介して主スイツチ
用トランジスタにおける入力パルス幅が制御され
る結果、シヤントレギユレータ１の出力電圧が変
化しても、DC−DC変換器２の出力電圧は常に一
定に保たれる。
直流出力を変換して端子，に定電圧出力を発
生するが、出力電圧比較検出器M1の誤差出力に
応じてパルス幅制御回路M2を介して主スイツチ
用トランジスタにおける入力パルス幅が制御され
る結果、シヤントレギユレータ１の出力電圧が変
化しても、DC−DC変換器２の出力電圧は常に一
定に保たれる。
すなわち第２図の場合、DC−DC変換器の出力
電圧E0×I0と入力電圧Ei、入力電流I2との間には
第１図の場合と同様に(1)式の関係が成立し、シヤ
ントレギユレータの定電流入力Iiとシヤントレギ
ユレータの電流I1、出力電流I2との間には(2)式の
関係が成立するが、シヤントレギユレータにおい
て、定電圧ダイオードによつて定まる内部基準電
圧に出力電圧比較検出器の誤差出力を重畳して、
出力電圧に応じて基準電圧を変化させるように制
御されている結果、DC−DC変換器の出力電力が
低下したときは、これに応じてシヤントレギユレ
ータの出力電圧が低下し、従つてシヤントレギユ
レータの電力損失はその出力電圧が低下した分だ
け減少する。
電圧E0×I0と入力電圧Ei、入力電流I2との間には
第１図の場合と同様に(1)式の関係が成立し、シヤ
ントレギユレータの定電流入力Iiとシヤントレギ
ユレータの電流I1、出力電流I2との間には(2)式の
関係が成立するが、シヤントレギユレータにおい
て、定電圧ダイオードによつて定まる内部基準電
圧に出力電圧比較検出器の誤差出力を重畳して、
出力電圧に応じて基準電圧を変化させるように制
御されている結果、DC−DC変換器の出力電力が
低下したときは、これに応じてシヤントレギユレ
ータの出力電圧が低下し、従つてシヤントレギユ
レータの電力損失はその出力電圧が低下した分だ
け減少する。
第３図は本発明の他の実施例の構成を示してい
る。同図において、第１図におけると同り部分は
同じ符号によつて示されている。
る。同図において、第１図におけると同り部分は
同じ符号によつて示されている。
第３図において、直列に接続された抵抗R2，
R3の両端にはシヤントレギユレータ出力電圧が
印加されており、抵抗R2，R3の接続点には出力
電圧比較器M1の誤差電圧出力がダイオードD3を
経て加えられている。電圧比較器IC1は抵抗R2，
R3の接続点の電位と定電圧ダイオードDZの基準
電圧との差に応じた出力を発生する。分流用トラ
ンジスタTR1は、電圧比較器IC1の出力によつて
そのコレクタ電流を制御されて、コレクタ−エミ
ツタ間に出力電圧を発生する結果、シヤントレギ
ユレータ１の出力電圧はDC−DC変換器の出力電
力が低下したときこれに応じて低下し、従つてシ
ヤントレギユレータの電力損失はその出力電圧が
低下した分だけ減少する。
R3の両端にはシヤントレギユレータ出力電圧が
印加されており、抵抗R2，R3の接続点には出力
電圧比較器M1の誤差電圧出力がダイオードD3を
経て加えられている。電圧比較器IC1は抵抗R2，
R3の接続点の電位と定電圧ダイオードDZの基準
電圧との差に応じた出力を発生する。分流用トラ
ンジスタTR1は、電圧比較器IC1の出力によつて
そのコレクタ電流を制御されて、コレクタ−エミ
ツタ間に出力電圧を発生する結果、シヤントレギ
ユレータ１の出力電圧はDC−DC変換器の出力電
力が低下したときこれに応じて低下し、従つてシ
ヤントレギユレータの電力損失はその出力電圧が
低下した分だけ減少する。
発明の効果
以上説明したように本発明の定電流入力・定電
圧出力電源装置では、定電圧DC−DC変換器の出
力電圧と内部基準電圧との誤差電圧をシヤントレ
ギユレータの出力検出電圧または基準電圧に重畳
して、DC−DC変換器出力の変化に応じてシヤン
トレギユレータにおける検出電圧または基準電圧
を可変するようにしたので、DC−DC変換器の出
力電力が低下したときはこれに応じてシヤントレ
ギユレータの出力電圧が低下し、シヤントレギユ
レータの電力損失を出力電圧低下分だけ低減する
ことができる。従つて本発明によれば定電流入
力・定電圧出力電源装置を高効率化するとともに
消費電力を低減することができ、さらに電力損失
を低減できる結果、装置の小形化を図ることが可
能となる。
圧出力電源装置では、定電圧DC−DC変換器の出
力電圧と内部基準電圧との誤差電圧をシヤントレ
ギユレータの出力検出電圧または基準電圧に重畳
して、DC−DC変換器出力の変化に応じてシヤン
トレギユレータにおける検出電圧または基準電圧
を可変するようにしたので、DC−DC変換器の出
力電力が低下したときはこれに応じてシヤントレ
ギユレータの出力電圧が低下し、シヤントレギユ
レータの電力損失を出力電圧低下分だけ低減する
ことができる。従つて本発明によれば定電流入
力・定電圧出力電源装置を高効率化するとともに
消費電力を低減することができ、さらに電力損失
を低減できる結果、装置の小形化を図ることが可
能となる。
第１図は従来の電源装置の構成を示す図、第２
図および第３図は本発明の定電流入力・定電圧出
力電源装置の構成を示す図である。 １…シヤントレギユレータ、２…DC−DC変換
器、DZ…定電圧ダイオード、R1，R2，R3，R4，
R5…抵抗、C1，C2…コンデンサ、IC1…電圧比較
器、TR1…分流用トランジスタ、TR2…主スイツ
チ用トランジスタ、Ｔ…電圧変換用トランス、
M1…出力電圧比較検出器、M2…パルス幅制御回
路、D1…出力整流用ダイオード、D2，D3…ダイ
オード。
図および第３図は本発明の定電流入力・定電圧出
力電源装置の構成を示す図である。 １…シヤントレギユレータ、２…DC−DC変換
器、DZ…定電圧ダイオード、R1，R2，R3，R4，
R5…抵抗、C1，C2…コンデンサ、IC1…電圧比較
器、TR1…分流用トランジスタ、TR2…主スイツ
チ用トランジスタ、Ｔ…電圧変換用トランス、
M1…出力電圧比較検出器、M2…パルス幅制御回
路、D1…出力整流用ダイオード、D2，D3…ダイ
オード。
Claims (1)
- 【特許請求の範囲】 １ 定電流入力源に直列にシヤントレギユレータ
を接続して定電圧出力を発生し、該シヤントレギ
ユレータの出力側に並列に定電圧DC−DC変換器
を接続した電源装置において、 前記シヤントレギユレータは、基準電圧発生用
の定電圧ダイオードDZ、前記シヤントレギユレ
ータの出力電圧検出用の分圧抵抗R2，R3、電圧
比較器IC1、入力ラインに直列に接続された分流
用トランジスタTR1を具え、 前記DC−DC変換器は、主スイツチ用トランジ
スタTR2、電圧変換用トランスＴ、出力整流用ダ
イオードD1、出力平滑用コンデンサC2、出力電
圧比較検出器M1、パルス幅制御回路M2を具え、 前記シヤントレギユレータとDC−DC変換器と
はダイオードを介して接続され、前記出力電圧比
較検出器M1は、DC−DC変換器の出力直流電圧
と内部基準電圧とを比較し誤差電圧を発生するも
のであり、 前記DC−DC変換器の出力電圧と出力電圧比較
器M1の内部基準電圧との誤差電圧を前記シヤン
トレギユレータの出力電圧検出用の前記分圧抵抗
の接続点または前記基準電圧発生用ダイオード
DZの基準電圧に重畳する手段を設け、シヤント
レギユレータの出力電力の変化に応じてシヤント
レギユレータにおける前記検出電圧または基準電
圧を可変することを特徴とする定電流入力・定電
圧出力電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15052483A JPS6043717A (ja) | 1983-08-18 | 1983-08-18 | 定電流入力・定電圧出力電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15052483A JPS6043717A (ja) | 1983-08-18 | 1983-08-18 | 定電流入力・定電圧出力電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043717A JPS6043717A (ja) | 1985-03-08 |
| JPH0475532B2 true JPH0475532B2 (ja) | 1992-12-01 |
Family
ID=15498745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15052483A Granted JPS6043717A (ja) | 1983-08-18 | 1983-08-18 | 定電流入力・定電圧出力電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043717A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3629912B2 (ja) * | 1997-08-26 | 2005-03-16 | ローム株式会社 | Ｄｃ／ｄｃコンバータ及びそれを用いた通信装置 |
-
1983
- 1983-08-18 JP JP15052483A patent/JPS6043717A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043717A (ja) | 1985-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373730B1 (en) | Switching power supply | |
| JP3517849B2 (ja) | 直流電源装置 | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JPH0475532B2 (ja) | ||
| JPH0646535A (ja) | 充電器 | |
| JPS64917B2 (ja) | ||
| JPS6118416B2 (ja) | ||
| JP2795232B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH03851Y2 (ja) | ||
| JP2676982B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH06327149A (ja) | 電源回路 | |
| JP2017169297A (ja) | 電源装置 | |
| JPH0537664Y2 (ja) | ||
| JPH0353597Y2 (ja) | ||
| JP2728682B2 (ja) | 電算機用無停電付電源装置 | |
| JPS6233831B2 (ja) | ||
| JPH028552Y2 (ja) | ||
| JPH0324091B2 (ja) | ||
| JPH0636650B2 (ja) | スイッチングレギュレ−タの過電圧保護回路 | |
| JPH0624436B2 (ja) | スイツチングレギユレ−タの電流制限回路 | |
| GB2095439A (en) | Twin transformer inverter | |
| JPH0315428B2 (ja) | ||
| JPS59168716A (ja) | パルス発生変換回路 |