JPH0473319B2 - - Google Patents
Info
- Publication number
- JPH0473319B2 JPH0473319B2 JP58018817A JP1881783A JPH0473319B2 JP H0473319 B2 JPH0473319 B2 JP H0473319B2 JP 58018817 A JP58018817 A JP 58018817A JP 1881783 A JP1881783 A JP 1881783A JP H0473319 B2 JPH0473319 B2 JP H0473319B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- electroplating
- electronic circuit
- leads
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は電子回路用基板に係り、特に電子回路
用基板の電気メツキ方法に関する。
用基板の電気メツキ方法に関する。
従来、基板に搭載する電子部品の、電気的に使
用しない端子に対応する基板側接続部は、外部へ
電気的接続されておらず、単に電子回路部品支持
の役目しか果たさず、電気的には孤立した浮きパ
ツドであつた。このため半田濡れ性向上のための
メツキに電気メツキを用いると、上記浮きパツド
だけメツキされず、接続にあずかるパツドの分布
が非対称となつて接続信頼度上問題である。
用しない端子に対応する基板側接続部は、外部へ
電気的接続されておらず、単に電子回路部品支持
の役目しか果たさず、電気的には孤立した浮きパ
ツドであつた。このため半田濡れ性向上のための
メツキに電気メツキを用いると、上記浮きパツド
だけメツキされず、接続にあずかるパツドの分布
が非対称となつて接続信頼度上問題である。
この問題の解決法に無電解メツキがあるが、無
電解メツキの厚さは原理上約0.5μm以下と限られ
ているため、接続信頼性上不充分な場合がある。
電解メツキの厚さは原理上約0.5μm以下と限られ
ているため、接続信頼性上不充分な場合がある。
また、特開昭56−166392号公報により基板に設
けられた複数のリード１本１本に対してコの字形
のばね電極１つ１つを接触させることにより電気
メツキを行なう方法が知られている。
けられた複数のリード１本１本に対してコの字形
のばね電極１つ１つを接触させることにより電気
メツキを行なう方法が知られている。
しかし、上記従来技術では、リード数と同数の
コの字形ばね電極を備えた治具を用意しなければ
ならないという問題があつた。
コの字形ばね電極を備えた治具を用意しなければ
ならないという問題があつた。
本発明の目的は、特別な治具を用いることな
く、基板表面の全ての接続パツドに均等な厚さの
電気メツキを施すことのできる電子回路用基板の
電気メツキ方法を提供することにある。
く、基板表面の全ての接続パツドに均等な厚さの
電気メツキを施すことのできる電子回路用基板の
電気メツキ方法を提供することにある。
本発明の特徴は、一端に複数の外部リードが成
形されたリードフレームの切り離す前のフレーム
部を複数の外部リードに対する共通の電極として
基板に電気メツキを施し、その後、フレーム部を
切断するものである。
形されたリードフレームの切り離す前のフレーム
部を複数の外部リードに対する共通の電極として
基板に電気メツキを施し、その後、フレーム部を
切断するものである。
以下本発明の一実施例を説明する。第１図はセ
ラミツク基板１上にチツプキヤリヤ２を６個実装
したモジユールを示したものである。このモジユ
ールではモジユールとしてのビツト構成上１チツ
プキヤリヤあたり例えば２個の未使用端子（搭載
用支持パツド）があるがこれらの未使用端子もス
ルーホール４及び配線５を介して外部端子の空き
ピンに接続されている（第２図）。外部リード６
はセラミツク基板に取付け後必要な長さに切断さ
れるまでは基板辺毎に一体のフレーム部９でつな
がつているので、切断前に第３図のように配線１
１を介してメツキ用金属板８に接続し、メツキを
行なうことにより、セラミツク基板表面層の部品
搭載支持用パツド１０ｂ、部品接続用パツド１０
ａ全パターンは少ない接続点数で電気メツキされ
る。電気メツキの場合電極はクリツプ等ではさむ
ことにより取られるが通常このような部分にはメ
ツキが付かず問題となる。しかし本実施例の場
合、電極は後に切断されるフレーム部９で取られ
るので問題とならない。また電気メツキを行なう
時間を選ぶことにより、接続信頼性の面から見て
最適な厚さのメツキを施すことができた。
ラミツク基板１上にチツプキヤリヤ２を６個実装
したモジユールを示したものである。このモジユ
ールではモジユールとしてのビツト構成上１チツ
プキヤリヤあたり例えば２個の未使用端子（搭載
用支持パツド）があるがこれらの未使用端子もス
ルーホール４及び配線５を介して外部端子の空き
ピンに接続されている（第２図）。外部リード６
はセラミツク基板に取付け後必要な長さに切断さ
れるまでは基板辺毎に一体のフレーム部９でつな
がつているので、切断前に第３図のように配線１
１を介してメツキ用金属板８に接続し、メツキを
行なうことにより、セラミツク基板表面層の部品
搭載支持用パツド１０ｂ、部品接続用パツド１０
ａ全パターンは少ない接続点数で電気メツキされ
る。電気メツキの場合電極はクリツプ等ではさむ
ことにより取られるが通常このような部分にはメ
ツキが付かず問題となる。しかし本実施例の場
合、電極は後に切断されるフレーム部９で取られ
るので問題とならない。また電気メツキを行なう
時間を選ぶことにより、接続信頼性の面から見て
最適な厚さのメツキを施すことができた。
第４図は本発明の他の実施例を示したものであ
る。この場合、モジユール外形は第１図と同様で
あるが第１の例に比べて外部端子数に余裕がな
く、空きピンを利用して浮きパツドを外部と接続
する方法は不可能であつた。そこで電源層１２を
利用して外部端子に引き出した。本例ではスルー
ホール４により表面パツド７を電源層１２に接続
しているが、表面層の接続パターン１４で接続す
る方法（第５図）でも良い。
る。この場合、モジユール外形は第１図と同様で
あるが第１の例に比べて外部端子数に余裕がな
く、空きピンを利用して浮きパツドを外部と接続
する方法は不可能であつた。そこで電源層１２を
利用して外部端子に引き出した。本例ではスルー
ホール４により表面パツド７を電源層１２に接続
しているが、表面層の接続パターン１４で接続す
る方法（第５図）でも良い。
上記２例では搭載部品がチツプキヤリヤである
場合を示したが、同様な方法がフリツプチツプ等
の場合にも適用できることはもちろんである。
場合を示したが、同様な方法がフリツプチツプ等
の場合にも適用できることはもちろんである。
本発明によれば、特別な治具を用いることな
く、基板上の全接続パツドに対し均等に電気メツ
キができてかつその厚さが容易に制御できるの
で、搭載部品の接続信頼性が向上する効果があ
る。
く、基板上の全接続パツドに対し均等に電気メツ
キができてかつその厚さが容易に制御できるの
で、搭載部品の接続信頼性が向上する効果があ
る。
第１図は第１の実施例（で示したモジユール）
の概観図、第２図は上記モジユールの断面図、第
３図はメツキ作業の概観図、第４図は第２の実施
例の断面図、第５図は第４図の表面層の概観図で
ある。 １…セラミツク基板、２…チツプキヤリヤ、３
…半田フイレツト、４…スルーホール、５…配線
層、６…リードフレーム、７…表面層パツド、８
…メツキ用金属板、９…切断前リードフレーム、
１０ａ…基板側接続パツド、１０ｂ…部品搭載支
持用パツド、１１…メツキ用配線、１２…電源
層、１３…基板側浮きパツド、１４…接続用配
線、１５…電源端子。
の概観図、第２図は上記モジユールの断面図、第
３図はメツキ作業の概観図、第４図は第２の実施
例の断面図、第５図は第４図の表面層の概観図で
ある。 １…セラミツク基板、２…チツプキヤリヤ、３
…半田フイレツト、４…スルーホール、５…配線
層、６…リードフレーム、７…表面層パツド、８
…メツキ用金属板、９…切断前リードフレーム、
１０ａ…基板側接続パツド、１０ｂ…部品搭載支
持用パツド、１１…メツキ用配線、１２…電源
層、１３…基板側浮きパツド、１４…接続用配
線、１５…電源端子。
Claims (1)
- 【特許請求の範囲】 １ 表面に電子回路部品搭載用の複数のパツド
と、裏面に前記電子回路部品搭載用の複数のパツ
ドと電気的に接続されたリード接続用の複数のパ
ツドとを有する電子回路用基板の電気メツキ方法
において、 一端に複数の外部リードが成形されたリードフ
レームの前記外部リード部を、前記リード接続用
の複数のパツドに接続し、前記リードフレームの
フレーム部を前記複数の外部リードに対する共通
の電極として、前記電子回路部品搭載用の複数の
パツドに電気メツキを施し、該電気メツキ後に前
記フレーム部を切断することを特徴とする電子回
路用基板の電気メツキ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018817A JPS59145591A (ja) | 1983-02-09 | 1983-02-09 | 電子回路用基板の電気メッキ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018817A JPS59145591A (ja) | 1983-02-09 | 1983-02-09 | 電子回路用基板の電気メッキ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59145591A JPS59145591A (ja) | 1984-08-21 |
| JPH0473319B2 true JPH0473319B2 (ja) | 1992-11-20 |
Family
ID=11982122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018817A Granted JPS59145591A (ja) | 1983-02-09 | 1983-02-09 | 電子回路用基板の電気メッキ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145591A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166392A (en) * | 1980-05-28 | 1981-12-21 | Hitachi Ltd | Partial plating jig |
-
1983
- 1983-02-09 JP JP58018817A patent/JPS59145591A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166392A (en) * | 1980-05-28 | 1981-12-21 | Hitachi Ltd | Partial plating jig |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59145591A (ja) | 1984-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326347B1 (ko) | Ni-b도금층을가진c4기판접점패드 | |
| US5069626A (en) | Plated plastic castellated interconnect for electrical components | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| US5314606A (en) | Leadless ceramic package with improved solderabilty | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH02100392A (ja) | 回路板と半田付けの方法 | |
| JPH01235170A (ja) | マイクロ入出力ピンおよびその製造方法 | |
| JPH05144995A (ja) | 半導体パツケージ | |
| US6609915B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
| JPH0473319B2 (ja) | ||
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| US6376054B1 (en) | Surface metallization structure for multiple chip test and burn-in | |
| JP3582111B2 (ja) | プリント配線板の製造方法 | |
| JPH06101492B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| JPH0818188A (ja) | コネクタレスプリント基板接続機構 | |
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| US6897378B2 (en) | Technique for surface mounting electrical components to a circuit board | |
| JP2942401B2 (ja) | メッキ用治具 | |
| JPH0696815A (ja) | コネクタ | |
| JPS60218900A (ja) | 印刷配線板 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2000328299A (ja) | 配線基板のメッキ方法及びそれに用いるメッキ用冶具 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH1041356A (ja) | 半導体装置用テープキャリア |