JPH0472408B2 - - Google Patents
Info
- Publication number
- JPH0472408B2 JPH0472408B2 JP58117566A JP11756683A JPH0472408B2 JP H0472408 B2 JPH0472408 B2 JP H0472408B2 JP 58117566 A JP58117566 A JP 58117566A JP 11756683 A JP11756683 A JP 11756683A JP H0472408 B2 JPH0472408 B2 JP H0472408B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparison
- input
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、変化する２つの比較信号の大小の比
較に利用する比較回路に関するものである。
較に利用する比較回路に関するものである。
従来例の構成とその問題点
第１図は従来の比較回路で、１は比較する基準
電圧を入力する基準入力端子、２は基準入力と比
較する比較入力を入力する比較入力端子、３，４
はヒステリシス特性持たせるための帰還抵抗、５
は増幅器、６は比較出力端子である。
電圧を入力する基準入力端子、２は基準入力と比
較する比較入力を入力する比較入力端子、３，４
はヒステリシス特性持たせるための帰還抵抗、５
は増幅器、６は比較出力端子である。
上記構成において、基準入力端子１、比較入力
端子２に加わる電圧をそれぞれV1，V2、増幅器
５のプラス入力電圧をV3、出力電圧の高い時の
値をVH、低い時の値をVL、帰還抵抗３，４の値
をそれぞれR1，R2とする。端子６の比較出力が
変化する瞬間、すなわちVHからVL，VLからVHに
変化する瞬間はV1とV3が同じ電圧になると考え
られる。
端子２に加わる電圧をそれぞれV1，V2、増幅器
５のプラス入力電圧をV3、出力電圧の高い時の
値をVH、低い時の値をVL、帰還抵抗３，４の値
をそれぞれR1，R2とする。端子６の比較出力が
変化する瞬間、すなわちVHからVL，VLからVHに
変化する瞬間はV1とV3が同じ電圧になると考え
られる。
いま、端子６の比較出力がVHからVLに変わる
直前、V3＝V1であるから帰還抵抗４を流れる電
流は（VH−V1）／R2となる。増幅器５の入力バ
イアス電流を無視するとこの電流はそのまま帰還
抵抗４を流れるので、V2は(1)式で表わすことが
できる。
直前、V3＝V1であるから帰還抵抗４を流れる電
流は（VH−V1）／R2となる。増幅器５の入力バ
イアス電流を無視するとこの電流はそのまま帰還
抵抗４を流れるので、V2は(1)式で表わすことが
できる。
V2＝V1−ΔV- …(1)
ただし ΔV-＝R1／R2（VH−V1） …(2)
つぎに、比較出力６がVLからVHに変る直前、
帰還抵抗４を流れる電流はその方向に逆になり
（V1−VL）／R2となる。V2は同様に(3)式で表わ
すことができる。
帰還抵抗４を流れる電流はその方向に逆になり
（V1−VL）／R2となる。V2は同様に(3)式で表わ
すことができる。
V2＝V1＋ΔV+ …(3)
ただし ΔV+＝R1／R2（V1−VL） …(4)
第２図はV2と比較出力の理想の状態における
ヒステリシス特性を表わしている。
ヒステリシス特性を表わしている。
上記(2)，(4)式からわかるように、従来例におい
てはV1の電圧値が小さい場合、第３図に示すよ
うにΔV+は小さくΔV-は大きくなり、逆にV1が
大きい場合には、第４図に示すようにΔV+は大
きくΔV-は小さくなるという欠点がある。
てはV1の電圧値が小さい場合、第３図に示すよ
うにΔV+は小さくΔV-は大きくなり、逆にV1が
大きい場合には、第４図に示すようにΔV+は大
きくΔV-は小さくなるという欠点がある。
発明の目的
本発明は上記従来の欠点を除去するものであ
り、比較入力電圧の大小にかかわらず、安定した
ヒステリシスを得ることを目的とするものであ
る。
り、比較入力電圧の大小にかかわらず、安定した
ヒステリシスを得ることを目的とするものであ
る。
発明の構成
本発明は、上記目的を達成するために、帰還さ
れる電圧を一定電圧にクランプすることにより比
較入力に依存しないヒステリシスを得るようにし
たものである。
れる電圧を一定電圧にクランプすることにより比
較入力に依存しないヒステリシスを得るようにし
たものである。
実施例の説明
以下に本発明の一実施例について第５図ととも
に説明する。第５図において、１〜６は第１図と
同様であり、７は基準入力端子１の電圧V1から
２つのレベルシフトした電圧を発生させる電圧発
生回路で、緩衝増幅器７１、ダイオードなどから
なるレベルシフト用の定電圧素子７３，７４、抵
抗７２，７５から成つている。なお定電圧素子７
３の電圧をV5（第１の発生電圧）、定電圧素子７
４の電圧をV6（第２の発生電圧）とする。また、
８は帰還する電圧をクランプする電圧クランプ回
路で、ダイオード８１，８２、緩衝抵抗８３から
成つている。
に説明する。第５図において、１〜６は第１図と
同様であり、７は基準入力端子１の電圧V1から
２つのレベルシフトした電圧を発生させる電圧発
生回路で、緩衝増幅器７１、ダイオードなどから
なるレベルシフト用の定電圧素子７３，７４、抵
抗７２，７５から成つている。なお定電圧素子７
３の電圧をV5（第１の発生電圧）、定電圧素子７
４の電圧をV6（第２の発生電圧）とする。また、
８は帰還する電圧をクランプする電圧クランプ回
路で、ダイオード８１，８２、緩衝抵抗８３から
成つている。
電圧発生回路７は、V1から（V1＋V5）と（V1
−V6）の２つの電圧を作り、それぞれダイオー
ド８１のアノード、ダイオード８２のカソードに
接続している。さらにダイオード８１，８２の他
端はともに緩衝抵抗８３に接続されているため、
この接続点の電圧は端子６の比較出力の電圧が
VHのときに（V1＋V5＋Vf）、VLのときに（V1−
V6−Vf）におさえられる。ただしVH＞（V1＋V5
＋Vf）、VL＜（V1−V6−Vf）、Vfはダイオード８
１，８２の順方向降下電圧である。したがつて比
較入力に正帰還される電圧は、VHは（V1＋V5＋
Vf）、VLは（V1−V6−Vf）に置き換えられ、こ
れを(2)，(4)式に代入すると(5)，(6)式に示すように
それぞれ第１のクランプ電圧（V5＋Vf）、第２の
クランプ電圧（V6＋Vf）が得られる。
−V6）の２つの電圧を作り、それぞれダイオー
ド８１のアノード、ダイオード８２のカソードに
接続している。さらにダイオード８１，８２の他
端はともに緩衝抵抗８３に接続されているため、
この接続点の電圧は端子６の比較出力の電圧が
VHのときに（V1＋V5＋Vf）、VLのときに（V1−
V6−Vf）におさえられる。ただしVH＞（V1＋V5
＋Vf）、VL＜（V1−V6−Vf）、Vfはダイオード８
１，８２の順方向降下電圧である。したがつて比
較入力に正帰還される電圧は、VHは（V1＋V5＋
Vf）、VLは（V1−V6−Vf）に置き換えられ、こ
れを(2)，(4)式に代入すると(5)，(6)式に示すように
それぞれ第１のクランプ電圧（V5＋Vf）、第２の
クランプ電圧（V6＋Vf）が得られる。
ΔV-＝R1／R2（V5＋Vf） …(5)
ΔV+＝R1／R2（V6＋Vf） …(6)
結果として、ΔV-、ΔV+はV5，V6，VFという
固定した電圧にだけ依存しているので、基準入力
V1の大きさにより変化することはなくなる。
固定した電圧にだけ依存しているので、基準入力
V1の大きさにより変化することはなくなる。
発明の効果
本発明は上記のような構成であり、ヒステリシ
スの電圧は比較入力の大きさにより変化すること
がなくなるため、２つの信号の大小の比較を安定
に行なうことができる利点を有する。
スの電圧は比較入力の大きさにより変化すること
がなくなるため、２つの信号の大小の比較を安定
に行なうことができる利点を有する。
第１図は従来の比較回路の回路図、第２図、第
３図、第４図は第１図の比較回路のヒステリシス
特性を示す特性図、第５図は本発明の一実施例に
おける比較回路の回路図である。 １……基準入力端子、２……比較入力端子、
３，４……帰還抵抗、５……増幅器、６……比較
出力端子、７……電圧発生回路、８……電圧クラ
ンプ回路。
３図、第４図は第１図の比較回路のヒステリシス
特性を示す特性図、第５図は本発明の一実施例に
おける比較回路の回路図である。 １……基準入力端子、２……比較入力端子、
３，４……帰還抵抗、５……増幅器、６……比較
出力端子、７……電圧発生回路、８……電圧クラ
ンプ回路。
Claims (1)
- １ 基準入力に対し比較入力を比較し、その差に
対応して高、低２種類の比較出力を得る増幅器
と、上記基準入力に第１、第２の直流電圧を重畳
させた電圧を発生させる電圧発生手段と、上記比
較出力を上記電圧発生手段によつて得られた電圧
に制限する電圧クランプ手段と、その電圧クラン
プ手段によつて得られた電圧を上記比較入力に正
帰還する手段とを有する比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117566A JPS609216A (ja) | 1983-06-28 | 1983-06-28 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117566A JPS609216A (ja) | 1983-06-28 | 1983-06-28 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609216A JPS609216A (ja) | 1985-01-18 |
| JPH0472408B2 true JPH0472408B2 (ja) | 1992-11-18 |
Family
ID=14714982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117566A Granted JPS609216A (ja) | 1983-06-28 | 1983-06-28 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609216A (ja) |
-
1983
- 1983-06-28 JP JP58117566A patent/JPS609216A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS609216A (ja) | 1985-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US6204646B1 (en) | Power supply device | |
| US4728815A (en) | Data shaping circuit | |
| US4051428A (en) | Current control circuit with current proportional circuit | |
| JPH0472408B2 (ja) | ||
| US3946253A (en) | Pulse train generator | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0438591Y2 (ja) | ||
| JPH0328603Y2 (ja) | ||
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH06177718A (ja) | エミツタ結合論理回路 | |
| JPS6338889B2 (ja) | ||
| JPS60236324A (ja) | 半導体論理集積回路 | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JPH0336152Y2 (ja) | ||
| JPH0831783B2 (ja) | 波形整形回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0122288Y2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JPH0528833Y2 (ja) | ||
| JPH0735453Y2 (ja) | 同期信号の極性一定化回路 | |
| JPS62183612A (ja) | 検波回路 |