JPH0471275A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0471275A JPH0471275A JP18480290A JP18480290A JPH0471275A JP H0471275 A JPH0471275 A JP H0471275A JP 18480290 A JP18480290 A JP 18480290A JP 18480290 A JP18480290 A JP 18480290A JP H0471275 A JPH0471275 A JP H0471275A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- type fet
- electrode
- mis type
- diffused layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000005421 electrostatic potential Methods 0.000 claims abstract description 5
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMIS型FETの高速化の為の新らしい構造に
関する。
関する。
従来、MIS型FETはソース拡散層及びドレイン拡散
層に挾まれたゲート領域を形成するのが通例であり、と
りたててドレイン拡散層下に埋め込み拡散層を設けると
云う事はなかった。
層に挾まれたゲート領域を形成するのが通例であり、と
りたててドレイン拡散層下に埋め込み拡散層を設けると
云う事はなかった。
しかし、上記従来技術によると、ドレイン拡散層容量が
大きく、動作速度が遅くなると云う課題があった。
大きく、動作速度が遅くなると云う課題があった。
本発明は、かかる従来技術の課題を解決し、MIs型F
ETの高速動作化ができる新しいMIS型FETの構造
・構成を提供する事を目的とする。
ETの高速動作化ができる新しいMIS型FETの構造
・構成を提供する事を目的とする。
上記課題を解決する為に本発明は、半導体装置に関し、
MIS型FETの少なくともドレイン下に埋込み拡散層
を設け、該埋込み拡散層にMIS型FETのドレイン電
圧と同期した同電位か又は約半分の静電位を付与する手
段をとる。
MIS型FETの少なくともドレイン下に埋込み拡散層
を設け、該埋込み拡散層にMIS型FETのドレイン電
圧と同期した同電位か又は約半分の静電位を付与する手
段をとる。
以下、実施例により本発明を詳述する。
第1図は、本発明の一実施例を示すMIS型FETの断
面図である。すなわち、S五基板1の表面にはフィール
ド酸化膜2、ソース拡散層3、ドレイン拡散層4に挾ま
れたゲート膜5とその上のゲート電極6から成るゲート
領域から成るMIS型FETが形成されて成り、前記ド
レイン拡散層4の少なくとも下部を含むフィールド酸化
映2迄の領域には埋込み拡散層7が形成されて成り、各
々、ソース電極S5ゲート電極G1 ドレイン電極り及
びバッファー電極Bと結線されて成る。いま、このMI
S型FETを5vで動作させるに当り、埋め込み拡散層
7にバッファ電極13よりMIS型FETの動作周期に
同期させて5V電位を付与させる事により、動作速度を
向上させる事ができる。又埋込み拡散層7にバッファ電
極Bより5v〜2.5Vの静電位を付与しても動作速度
を向上することができる。
面図である。すなわち、S五基板1の表面にはフィール
ド酸化膜2、ソース拡散層3、ドレイン拡散層4に挾ま
れたゲート膜5とその上のゲート電極6から成るゲート
領域から成るMIS型FETが形成されて成り、前記ド
レイン拡散層4の少なくとも下部を含むフィールド酸化
映2迄の領域には埋込み拡散層7が形成されて成り、各
々、ソース電極S5ゲート電極G1 ドレイン電極り及
びバッファー電極Bと結線されて成る。いま、このMI
S型FETを5vで動作させるに当り、埋め込み拡散層
7にバッファ電極13よりMIS型FETの動作周期に
同期させて5V電位を付与させる事により、動作速度を
向上させる事ができる。又埋込み拡散層7にバッファ電
極Bより5v〜2.5Vの静電位を付与しても動作速度
を向上することができる。
第2図は本発明の他の実施例を示すMIS型FETの断
面図である。すなわち、Si基板11の上に埋込み拡散
層17及びSi基板としてのエピタキシャル層を形成し
、該エピタキシャル層から成るSi基板11′の表面に
は、フィールド酸化膜12、ソース拡散層13、ドレイ
ン拡散層14、ゲートH15、ゲート電極16から成る
MIS型FETが形成されて成り、ソース電極S1ゲー
ト電極G1 ドレイン電極り及び埋込み拡散層17は基
板となす場合にはn+基板となり、基板電極と結線する
かあるいは埋込み層の場合はバッファ電極Bと結線して
成り、エピタキシャル層から成るSi基板11′は図中
のp4拡散層が接地されて成る。この様に、埋め込み拡
散層を基板となすか、図の如く全面に敷きつめても、第
1図の例と同様にMIS型FETのドレイン容量を低減
でき、高速化を計る事ができる。
面図である。すなわち、Si基板11の上に埋込み拡散
層17及びSi基板としてのエピタキシャル層を形成し
、該エピタキシャル層から成るSi基板11′の表面に
は、フィールド酸化膜12、ソース拡散層13、ドレイ
ン拡散層14、ゲートH15、ゲート電極16から成る
MIS型FETが形成されて成り、ソース電極S1ゲー
ト電極G1 ドレイン電極り及び埋込み拡散層17は基
板となす場合にはn+基板となり、基板電極と結線する
かあるいは埋込み層の場合はバッファ電極Bと結線して
成り、エピタキシャル層から成るSi基板11′は図中
のp4拡散層が接地されて成る。この様に、埋め込み拡
散層を基板となすか、図の如く全面に敷きつめても、第
1図の例と同様にMIS型FETのドレイン容量を低減
でき、高速化を計る事ができる。
本発明により、MIS型FETの動作速度を高速化する
ことができる効果がある。
ことができる効果がある。
第1図及び第2図は、本発明の実施例を示すMIs型F
ETの断面図である。 1.11.11′ ・Si基板 2.12・・・・・フィールド酸化膜 3.13・・・・・ソース拡散層 14争 15・ 16拳 17・ ドレイン拡散層 ゲート膜 ゲート電極 埋込み拡散層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他1名)/ 第1図 第2図
ETの断面図である。 1.11.11′ ・Si基板 2.12・・・・・フィールド酸化膜 3.13・・・・・ソース拡散層 14争 15・ 16拳 17・ ドレイン拡散層 ゲート膜 ゲート電極 埋込み拡散層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部(他1名)/ 第1図 第2図
Claims (1)
- MIS型FETの少くともドレイン下には埋込み拡散層
を設け、該埋込み拡散層にはMIS型FETのドレイン
電圧と同期した同電位か又は約半分の静電位を付与する
事を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18480290A JPH0471275A (ja) | 1990-07-12 | 1990-07-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18480290A JPH0471275A (ja) | 1990-07-12 | 1990-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0471275A true JPH0471275A (ja) | 1992-03-05 |
Family
ID=16159552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18480290A Pending JPH0471275A (ja) | 1990-07-12 | 1990-07-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0471275A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907174A (en) * | 1993-10-21 | 1999-05-25 | Hyundai Electronics Industries Co., Ltd. | Electrostatic discharge protecting transistor |
-
1990
- 1990-07-12 JP JP18480290A patent/JPH0471275A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907174A (en) * | 1993-10-21 | 1999-05-25 | Hyundai Electronics Industries Co., Ltd. | Electrostatic discharge protecting transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY130168A (en) | Semiconductor device and manufacturing method thereof | |
MY128651A (en) | Semiconductor device and manufacturing method thereof | |
CA2208762A1 (en) | Flat panel imaging system | |
JPS5656677A (en) | Semiconductor memory device | |
EP0461362A3 (en) | Thin film semiconductor device and process for preparing the same | |
IE802615L (en) | Thin film transistor | |
JPH0471275A (ja) | 半導体装置 | |
EP0401113A3 (en) | Semiconductor device and production method thereof | |
JPS63142851A (ja) | 半導体装置 | |
JPH02133967A (ja) | 半導体装置 | |
JPS62274662A (ja) | Mis型半導体装置 | |
JPH03291972A (ja) | Mos型薄膜トランジスタ | |
JPS60236267A (ja) | 薄膜トランジスタ | |
KR910010647A (ko) | Sog를 이용한 soi소자 제조방법 | |
CA2150679A1 (en) | Improved Structure for CdSe TFT | |
JPS61174673A (ja) | 薄膜トランジスタ | |
KR960043292A (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
KR930015084A (ko) | 박막 트랜지스터의 구조와 그 제조방법 | |
KR910002014A (ko) | 밀착형 이미지센서 및 그 제조방법 | |
JPH02114680A (ja) | 電界効果型ジョセフソン・トランジスタ | |
JPS641275A (en) | Semiconductor device | |
JP2532471B2 (ja) | 半導体装置 | |
JPS54100270A (en) | Semiconductor device | |
KR890004443A (ko) | 자기정렬 비정질규소 박막 트랜지스터 제조방법 | |
KR940016753A (ko) | 박막트랜지스터 및 그 제조방법 |