JPH0470209A - スイッチング素子駆動方法及びその装置 - Google Patents
スイッチング素子駆動方法及びその装置Info
- Publication number
- JPH0470209A JPH0470209A JP18299390A JP18299390A JPH0470209A JP H0470209 A JPH0470209 A JP H0470209A JP 18299390 A JP18299390 A JP 18299390A JP 18299390 A JP18299390 A JP 18299390A JP H0470209 A JPH0470209 A JP H0470209A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- pulse signal
- timing
- group
- drive command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 241001417534 Lutjanidae Species 0.000 description 1
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 description 1
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング素子駆動方法及びその装置に係り
、特に、自己消弧機能を有するスイッチング素子２例え
ばＧＴＯの駆動を制御するに好適なスイッチング素子駆
動方法及びその装置に関する。
、特に、自己消弧機能を有するスイッチング素子２例え
ばＧＴＯの駆動を制御するに好適なスイッチング素子駆
動方法及びその装置に関する。
インバータ、コンバータなどの電力変換装置にはスイッ
チング性能の優れた変換素子としてＧＴＯが用いられて
いる。このＧＴＯはダイオードと逆並列接続されて一相
分のアームを構成するようになっている。モして三相イ
ンバータの場合には正極アームを構成するＧＴＯと負極
アームを構成するＧＴＯをそれぞれ直列接続し、直列接
続されたＧＴＯを３組互いに並列接続して電力変換器を
構成するようになっている。各ＧＴＯには、このＧＴＯ
と並列にスナバ回路が設けられている。そして各ＧＴＯ
を駆動するに際しては、各ＧＴＯのゲートに駆動指令パ
ルス信号を印加してＧＴＯをオンオフ制御する構成が採
用されている。
チング性能の優れた変換素子としてＧＴＯが用いられて
いる。このＧＴＯはダイオードと逆並列接続されて一相
分のアームを構成するようになっている。モして三相イ
ンバータの場合には正極アームを構成するＧＴＯと負極
アームを構成するＧＴＯをそれぞれ直列接続し、直列接
続されたＧＴＯを３組互いに並列接続して電力変換器を
構成するようになっている。各ＧＴＯには、このＧＴＯ
と並列にスナバ回路が設けられている。そして各ＧＴＯ
を駆動するに際しては、各ＧＴＯのゲートに駆動指令パ
ルス信号を印加してＧＴＯをオンオフ制御する構成が採
用されている。
上記従来技術においては１アームを構成するスイッチン
グ素子を複数本互いに直列接続して大容量化（高電圧／
大電流）にしたときの駆動方法については何ら配慮され
ていない。すなわち、複数のＧＴＯを互いに直列接続し
て各ＧＴＯで電圧を分担した構成を採用した場合、同一
グループに属するＧＴＯに同じ動作タイミングの駆動指
令パルス信号を印加しても、ＧＴＯのスイッチング時間
のばらつきや回路部品定数のばらつきによってはＧＴＯ
間の電圧分担に差が生じ、電圧分担の協調が取りにくく
なる。そして電圧分担差が大きくなるとＧＴＯによって
は、ＧＴＯの耐圧を越えた電圧が印加される恐れがある
。
グ素子を複数本互いに直列接続して大容量化（高電圧／
大電流）にしたときの駆動方法については何ら配慮され
ていない。すなわち、複数のＧＴＯを互いに直列接続し
て各ＧＴＯで電圧を分担した構成を採用した場合、同一
グループに属するＧＴＯに同じ動作タイミングの駆動指
令パルス信号を印加しても、ＧＴＯのスイッチング時間
のばらつきや回路部品定数のばらつきによってはＧＴＯ
間の電圧分担に差が生じ、電圧分担の協調が取りにくく
なる。そして電圧分担差が大きくなるとＧＴＯによって
は、ＧＴＯの耐圧を越えた電圧が印加される恐れがある
。
本発明の目的は、動作タイミングが同一グループに属す
るスイッチング素子間の電圧分担差を零に抑制すること
ができるスイッチング素子駆動方法及びその装置を提供
することにある。
るスイッチング素子間の電圧分担差を零に抑制すること
ができるスイッチング素子駆動方法及びその装置を提供
することにある。
前記目的を達成するために、本発明は、第１の方法とし
て、動作タイミングが同一グループに属する素子として
互いに直列接続されたスイッチング素子群を駆動するに
際して、駆動指令パルス信号を生成し、このパルス信号
を各スイッチング素子に対応させて分配し、分配された
各パルス信号のオンタイミングとオフタイミングのうち
少なくとも一方のタイミングを各スイッチング素子毎に
指定のタイミングに調整し、タイミング調整されたパル
ス信号を各スイッチング素子へ印加することを特徴とす
るスイッチング素子駆動方法を採用したものである。
て、動作タイミングが同一グループに属する素子として
互いに直列接続されたスイッチング素子群を駆動するに
際して、駆動指令パルス信号を生成し、このパルス信号
を各スイッチング素子に対応させて分配し、分配された
各パルス信号のオンタイミングとオフタイミングのうち
少なくとも一方のタイミングを各スイッチング素子毎に
指定のタイミングに調整し、タイミング調整されたパル
ス信号を各スイッチング素子へ印加することを特徴とす
るスイッチング素子駆動方法を採用したものである。
第２の方法として、動作タイミングが同一グループに属
する素子として、互いに並列接続されたスイッチング素
子群を駆動するに際して、駆動指令パルス信号を生成し
、このパルス信号を各スイッチング素子に対応させて分
配し、分配された各パルス信号のオンタイミングとオフ
タイミングのうち少なくとも一方のタイミングを各スイ
ッチング素子毎に指定のタイミングに調整し、タイミン
グ調整されたパルス信号を各スイッチング素子へ印加す
ることを特徴とするスイッチング素子駆動方法を採用し
たものである。
する素子として、互いに並列接続されたスイッチング素
子群を駆動するに際して、駆動指令パルス信号を生成し
、このパルス信号を各スイッチング素子に対応させて分
配し、分配された各パルス信号のオンタイミングとオフ
タイミングのうち少なくとも一方のタイミングを各スイ
ッチング素子毎に指定のタイミングに調整し、タイミン
グ調整されたパルス信号を各スイッチング素子へ印加す
ることを特徴とするスイッチング素子駆動方法を採用し
たものである。
第３の方法として、互いに並列接続されたスイッチング
素子群を複数組直列接続したものを１グループとして、
これらスイッチング素子群を複数グループ有し、スイッ
チング素子の動作タイミングがグループ毎に相異なる複
数グループのスイッチング素子群を駆動するに際して、
各グループ固有の駆動指令パルス信号を生成し、生成さ
れた各グループのパルス信号をそれぞれ各グループの各
スイッチング素子に対応させて分配し、分配された各パ
ルス信号のオンタイミングとオフタイミングのうち少な
くとも一方のタイミングを各スイッチング素子毎に指定
のタイミングに調整し、タイミング調整されたパルス信
号を各スイッチング素子へ印加することを特徴とするス
イッチング素子駆動方法を採用したものである。
素子群を複数組直列接続したものを１グループとして、
これらスイッチング素子群を複数グループ有し、スイッ
チング素子の動作タイミングがグループ毎に相異なる複
数グループのスイッチング素子群を駆動するに際して、
各グループ固有の駆動指令パルス信号を生成し、生成さ
れた各グループのパルス信号をそれぞれ各グループの各
スイッチング素子に対応させて分配し、分配された各パ
ルス信号のオンタイミングとオフタイミングのうち少な
くとも一方のタイミングを各スイッチング素子毎に指定
のタイミングに調整し、タイミング調整されたパルス信
号を各スイッチング素子へ印加することを特徴とするス
イッチング素子駆動方法を採用したものである。
第３の方法を含む第４の方法として、各グループのパル
ス信号のタイミングを調整するに際して、自己のグルー
プのスイッチング素子群と共に電源に直列接続される他
のグループのスイッチング素子群に印加されるパルス信
号群と自己のグループに属するスイッチング素子群に出
力するパルス信号群との間にオン期間の重複を避けたデ
ッドタイムを設けることを特徴とするスイッチング素子
駆動方法を採用したものである。
ス信号のタイミングを調整するに際して、自己のグルー
プのスイッチング素子群と共に電源に直列接続される他
のグループのスイッチング素子群に印加されるパルス信
号群と自己のグループに属するスイッチング素子群に出
力するパルス信号群との間にオン期間の重複を避けたデ
ッドタイムを設けることを特徴とするスイッチング素子
駆動方法を採用したものである。
第１．第２．第３又は第４の方法を含む第５の方法とし
て、各スイッチング素子の動作電圧を計測し、動作タイ
ミングの同じグループに属する各スイッチング素子間の
分担電圧差を零に抑制するためのタイミングを前記計測
値に従ってスイッチング素子毎に指定することを特徴と
するスイッチング素子駆動方法を採用したものである。
て、各スイッチング素子の動作電圧を計測し、動作タイ
ミングの同じグループに属する各スイッチング素子間の
分担電圧差を零に抑制するためのタイミングを前記計測
値に従ってスイッチング素子毎に指定することを特徴と
するスイッチング素子駆動方法を採用したものである。
第６の方法として電源と負荷とを結ぶ＠路中に複数のス
イッチング素子が互いに直列接続されて挿入され、各ス
イッチング素子に各スイッチング素子オフ時の逆起電力
を吸収するスナバ回路が設けられているものにおいて、
各スイッチング素子に動作タイミングを特定する駆動指
令パルス信号を与えて各スイッチング素子を駆動すると
共に。
イッチング素子が互いに直列接続されて挿入され、各ス
イッチング素子に各スイッチング素子オフ時の逆起電力
を吸収するスナバ回路が設けられているものにおいて、
各スイッチング素子に動作タイミングを特定する駆動指
令パルス信号を与えて各スイッチング素子を駆動すると
共に。
各スイッチング素子の動作タイミングを各スナバ回路中
のスナバコンデンサの容量を変えて調整することを特徴
とするスイッチング素子駆動方法を採用したものである
６ 第１の装置として、電源と負荷とを結ぶ回路中に、動作
タイミングが同一グループに属する素子として、互いに
直列接続されて挿入されたスイッチング素子群を駆動す
るものにおいて、前記スイッチング素子群の動作タイミ
ングを特定した駆動指令パルス信号を発生するパルス信
号発生回路と、各スイッチング素子に対応して設けられ
、パルス信号発生回路から発生した駆動指令パルス信号
のオンタイミングとオフタイミングのうち少なくとも一
方のタイミングを各スイッチング素子に対応させて指定
のタイミングに調整し、タイミング調整された駆動指令
パルス信号を各スイッチング素子へ出力する複数の位相
調整回路とを有することを特徴とするスイッチング素子
駆動装置を構成したものである。
のスナバコンデンサの容量を変えて調整することを特徴
とするスイッチング素子駆動方法を採用したものである
６ 第１の装置として、電源と負荷とを結ぶ回路中に、動作
タイミングが同一グループに属する素子として、互いに
直列接続されて挿入されたスイッチング素子群を駆動す
るものにおいて、前記スイッチング素子群の動作タイミ
ングを特定した駆動指令パルス信号を発生するパルス信
号発生回路と、各スイッチング素子に対応して設けられ
、パルス信号発生回路から発生した駆動指令パルス信号
のオンタイミングとオフタイミングのうち少なくとも一
方のタイミングを各スイッチング素子に対応させて指定
のタイミングに調整し、タイミング調整された駆動指令
パルス信号を各スイッチング素子へ出力する複数の位相
調整回路とを有することを特徴とするスイッチング素子
駆動装置を構成したものである。
第２の装置として、電源と負荷とを結ぶ回路中に、動作
タイミングが同一グループに属する素子として、互いに
並列接続された複数のスイッチング素子が複数組直列接
続されて挿入された複数のスイッチング素子群を駆動す
るものにおいて、前記スイッチング素子群の動作タイミ
ングを特定した駆動指令パルス信号を発生するパルス信
号発生回路と、各スイッチング素子に対応して設けられ
、前記パルス信号発生回路から発生した駆動指令パルス
信号のオンタイミングとオフタイミングのうち少なくと
も一方のタイミングを各スイッチング素子に対応させて
特定のタイミングに調整し、タイミング調整された駆動
指令パルス信号を各スイッチング素子へ出力する複数の
位相調整回路とを有することを特徴とするスイッチング
素子駆動装置を構成したものである。
タイミングが同一グループに属する素子として、互いに
並列接続された複数のスイッチング素子が複数組直列接
続されて挿入された複数のスイッチング素子群を駆動す
るものにおいて、前記スイッチング素子群の動作タイミ
ングを特定した駆動指令パルス信号を発生するパルス信
号発生回路と、各スイッチング素子に対応して設けられ
、前記パルス信号発生回路から発生した駆動指令パルス
信号のオンタイミングとオフタイミングのうち少なくと
も一方のタイミングを各スイッチング素子に対応させて
特定のタイミングに調整し、タイミング調整された駆動
指令パルス信号を各スイッチング素子へ出力する複数の
位相調整回路とを有することを特徴とするスイッチング
素子駆動装置を構成したものである。
第３の装置として、電源と負荷とを結ぶ回路中に、互い
に並列接続された複数のスイッチング素子が複数組直列
接続されて挿入されたスイッチング素子群を１グループ
として、これらスイッチング素子群を複数グループ有し
、スイッチング素子の動作タイミングがグループ毎に相
異なる複数グループのスイッチング素子群を駆動するも
のにおいて、前記各グループのスイッチング素子群の動
作タイミングを特定した複数の駆動指令パルス信号を発
生するパルス信号発生回路と、各グループの各スイッチ
ング素子に対応して設けられ、パルス信号発生回路から
発生した駆動指令パルス信号のオンタイミングとオフタ
イミングのうち少なくとも一方のタイミングを各スイッ
チング素子に対応させて指定のタイミングに調整し、タ
イミング調整された駆動指令パルス信号を各スイッチン
グ素子へ出力する複数の位相調整回路とを有することを
特徴とするスイッチング素子駆動装置を構成したもので
ある。
に並列接続された複数のスイッチング素子が複数組直列
接続されて挿入されたスイッチング素子群を１グループ
として、これらスイッチング素子群を複数グループ有し
、スイッチング素子の動作タイミングがグループ毎に相
異なる複数グループのスイッチング素子群を駆動するも
のにおいて、前記各グループのスイッチング素子群の動
作タイミングを特定した複数の駆動指令パルス信号を発
生するパルス信号発生回路と、各グループの各スイッチ
ング素子に対応して設けられ、パルス信号発生回路から
発生した駆動指令パルス信号のオンタイミングとオフタ
イミングのうち少なくとも一方のタイミングを各スイッ
チング素子に対応させて指定のタイミングに調整し、タ
イミング調整された駆動指令パルス信号を各スイッチン
グ素子へ出力する複数の位相調整回路とを有することを
特徴とするスイッチング素子駆動装置を構成したもので
ある。
第３の装置を含む第４の装置として、各位相調整回路は
、自己の回路から発生するパルス信号と、このパルス信
号が印加されるスイッチング素子と共に電源に直列接続
される他のグループのスイッチング素子群に印加される
パルス信号との間にオン期間の重複を避けたデッドタイ
ムを設けてなるスイッチング素子駆動装置を構成したも
のである。
、自己の回路から発生するパルス信号と、このパルス信
号が印加されるスイッチング素子と共に電源に直列接続
される他のグループのスイッチング素子群に印加される
パルス信号との間にオン期間の重複を避けたデッドタイ
ムを設けてなるスイッチング素子駆動装置を構成したも
のである。
各スイッチング素子に駆動指令パルス信号を印加するに
際して、各スイッチング素子の動作特性及び回路定数の
ばらつきなどを考慮して、駆動指令パルス信号のタイミ
ングを各スイッチング素子毎に指定のタイミングに調整
し、タイミング調整されたパルス信号を各スイッチング
素子へ印加するようにしているため、各スイッチング素
子間の電圧分担差を零に抑制することが可能となり、ス
イッチング素子間の電圧分担の協調を容易にとることが
可能となる。
際して、各スイッチング素子の動作特性及び回路定数の
ばらつきなどを考慮して、駆動指令パルス信号のタイミ
ングを各スイッチング素子毎に指定のタイミングに調整
し、タイミング調整されたパルス信号を各スイッチング
素子へ印加するようにしているため、各スイッチング素
子間の電圧分担差を零に抑制することが可能となり、ス
イッチング素子間の電圧分担の協調を容易にとることが
可能となる。
また各駆動指令パルス信号のタイミングを設定するに際
して、他のグループのスイッチング素子に印加されるパ
ルス信号との間にオン期間の重複を避けたデッドタイム
を設けているため、グループの異なるスイッチング素子
が同時にオンになって電源が短絡するのを防止すること
ができる。
して、他のグループのスイッチング素子に印加されるパ
ルス信号との間にオン期間の重複を避けたデッドタイム
を設けているため、グループの異なるスイッチング素子
が同時にオンになって電源が短絡するのを防止すること
ができる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図において、三相インバータは正極アーム１ｏと負
極アーム１２を備えており、アーム１０が端子１４．１
６間に挿入され、アーム１２が端子１６，１８間に挿入
されている。端子１４はプラス電源に接続され、端子１
６は負荷に接続され、端子１８はマイナス電源に接続さ
れている。なお、第１図においては三相インバータのう
ち一相分のみの構成が示されている。
極アーム１２を備えており、アーム１０が端子１４．１
６間に挿入され、アーム１２が端子１６，１８間に挿入
されている。端子１４はプラス電源に接続され、端子１
６は負荷に接続され、端子１８はマイナス電源に接続さ
れている。なお、第１図においては三相インバータのう
ち一相分のみの構成が示されている。
アーム１０はスイッチング素子として２本のＧＴ○２０
．２２を備えており、ＧＴＯ２０，２２が互いに直列接
続され、ＧＴ○２ｏがリアクトル２４を介して端子１４
に接続され、ＧＴＯ２２が端子１６に接続されている。
．２２を備えており、ＧＴＯ２０，２２が互いに直列接
続され、ＧＴ○２ｏがリアクトル２４を介して端子１４
に接続され、ＧＴＯ２２が端子１６に接続されている。
またＧＴ○２０，２２にはそれぞれダイオード２６．２
８が逆並列接続されていると共にスナバ回路３０．３２
が並列接続されている。各スナバ回路３０．３２はスナ
バコンデンサ３４，３６、ダイオード３８，４０、抵抗
４２．４４を備えて構成されており、ＧＴＯ２０，２２
のオフ時に各ＧＴＯ２０，２２から発生する逆起電力を
吸収するようになっている。またＧＴＯ２０，２２はパ
ワ一部４６．４８を介して位相調整回路５０．５２に接
続されている。位相調整回路５０．５２にはパルス信号
発生回路５４から各ＧＴ○２０，２２の動作タイミング
を特定した駆動指令パルス信号が入力されている。そし
て位相調整回路５０．５２は駆動指令パルス信号のオン
タイミングとオフタイミングのいずれか一方のタイミン
グを特定のタイミングに調整し。
８が逆並列接続されていると共にスナバ回路３０．３２
が並列接続されている。各スナバ回路３０．３２はスナ
バコンデンサ３４，３６、ダイオード３８，４０、抵抗
４２．４４を備えて構成されており、ＧＴＯ２０，２２
のオフ時に各ＧＴＯ２０，２２から発生する逆起電力を
吸収するようになっている。またＧＴＯ２０，２２はパ
ワ一部４６．４８を介して位相調整回路５０．５２に接
続されている。位相調整回路５０．５２にはパルス信号
発生回路５４から各ＧＴ○２０，２２の動作タイミング
を特定した駆動指令パルス信号が入力されている。そし
て位相調整回路５０．５２は駆動指令パルス信号のオン
タイミングとオフタイミングのいずれか一方のタイミン
グを特定のタイミングに調整し。
タイミング調整したパルス信号をパワ一部４６゜４８へ
出力するようになっている。パワ一部４６゜４８は位相
調整回路５０，５２とＧＴＯ２０，２２とを絶縁すると
共に位相調整回路５０．５２からのパルス信号を増幅し
、増幅したパルス信号をＧＴ○２０．２２のゲートへ印
加するようになっでいる。
出力するようになっている。パワ一部４６゜４８は位相
調整回路５０，５２とＧＴＯ２０，２２とを絶縁すると
共に位相調整回路５０．５２からのパルス信号を増幅し
、増幅したパルス信号をＧＴ○２０．２２のゲートへ印
加するようになっでいる。
ところで、パワ一部４６．４８から同じタイミングの駆
動指令パルス信号を各ＧＴ○２０．２２に印加しても、
ＧＴＯ２０，２２のスイッチング時間のばらつきやスナ
バコンデンサ３４．３６の容量のばらつきなどによって
、各ＧＴＯ２０，２２のオフ時間に差が生じることがあ
る。
動指令パルス信号を各ＧＴ○２０．２２に印加しても、
ＧＴＯ２０，２２のスイッチング時間のばらつきやスナ
バコンデンサ３４．３６の容量のばらつきなどによって
、各ＧＴＯ２０，２２のオフ時間に差が生じることがあ
る。
オフ時間に差が生じた場合には、各ＧＴＯ２０゜２２の
オフ時間差により、各ＧＴＯ２０，２２に印加される電
圧の差は次の（１）式によって表わされる。
オフ時間差により、各ＧＴＯ２０，２２に印加される電
圧の差は次の（１）式によって表わされる。
■ ×Δ ｔ
ΔＶ：ＧＴＯ２０，２２に印加される電圧の差Ｉ ：Ｇ
ＴＯ２０，２２の通電電流 Δｔ ：ＧＴＯ２０，２２のオフ時間差Ｃ５：スナパコ
ンデンサ３４．３６の容量（１）式に示されるような電
圧差が各ＧＴＯ２０。
ＴＯ２０，２２の通電電流 Δｔ ：ＧＴＯ２０，２２のオフ時間差Ｃ５：スナパコ
ンデンサ３４．３６の容量（１）式に示されるような電
圧差が各ＧＴＯ２０。
２２間に生じると、各ＧＴＯ２０，２２の分担電圧に差
が生じ、一方のＧＴＯに耐圧を越えた電圧が印加される
恐れがある。このような場合には、ＧＴＯ２０，２２と
して耐圧の高いものを用いなければならず、装置の大容
量化に対してデメリットとなる。
が生じ、一方のＧＴＯに耐圧を越えた電圧が印加される
恐れがある。このような場合には、ＧＴＯ２０，２２と
して耐圧の高いものを用いなければならず、装置の大容
量化に対してデメリットとなる。
そこで、本実施例においては、各ＧＴＯ２０。
２２のオフ時間差を零に抑制するために、位相調整回路
５０．５２において駆動指令パルス信号のタイミングを
調整することとしており１位相調整回路５０．５２の具
体的構成が第２図に示されている。
５０．５２において駆動指令パルス信号のタイミングを
調整することとしており１位相調整回路５０．５２の具
体的構成が第２図に示されている。
第２図において、位相調整回路５０．５２はタイマＩＣ
Ｉ、ＩＣ２、ＮＡＮＤゲートＩＣ３，ＩＣ４、タイミン
グ調整用の抵抗Ｒ１，Ｒ２，コンデンサＣ１，Ｃ２を備
えて構成されている。
Ｉ、ＩＣ２、ＮＡＮＤゲートＩＣ３，ＩＣ４、タイミン
グ調整用の抵抗Ｒ１，Ｒ２，コンデンサＣ１，Ｃ２を備
えて構成されている。
タイマＩＣ２は、ＧＴＯ２０，２２のオンタイミングを
特定した駆動指令パルス信号１００の立ち上がりに応答
して一定時間ｔ１遅延したパルス信号１０４を出力し、
タイマＩＣＩはＧＴＯ２０゜２２のオフタイミングを特
定した駆動指令パルス信号１００の立ち下がりに応答し
て、一定時間ｔ２遅延したパルス信号１０２を出力する
ようになっている。タイマＩＣ２の時間ｔ１は抵抗Ｒ２
とコンデンサＣ２から定まる時定数によって決定され、
タイマＩＣ１の時間ｔ２は抵抗Ｒ１とコンデンサＣ１か
ら定まる時定数によって決定されるようになっている。
特定した駆動指令パルス信号１００の立ち上がりに応答
して一定時間ｔ１遅延したパルス信号１０４を出力し、
タイマＩＣＩはＧＴＯ２０゜２２のオフタイミングを特
定した駆動指令パルス信号１００の立ち下がりに応答し
て、一定時間ｔ２遅延したパルス信号１０２を出力する
ようになっている。タイマＩＣ２の時間ｔ１は抵抗Ｒ２
とコンデンサＣ２から定まる時定数によって決定され、
タイマＩＣ１の時間ｔ２は抵抗Ｒ１とコンデンサＣ１か
ら定まる時定数によって決定されるようになっている。
そして各時間ｔｌ、ｔ２を設定するに際しては、パルス
発生回路５４からの駆動指令パルス信号１００に従った
パルス信号を各ＧＴ０２０．２２に印加し、各ＧＴＯ２
０，２２のオンオフ状態を監視し、各ＧＴ○２０．２２
の電圧分担差が零となるような値に設定されている。
発生回路５４からの駆動指令パルス信号１００に従った
パルス信号を各ＧＴ０２０．２２に印加し、各ＧＴＯ２
０，２２のオンオフ状態を監視し、各ＧＴ○２０．２２
の電圧分担差が零となるような値に設定されている。
そしてパルス信号１０２はＮＡＮＤゲートＩＣ４に供給
され、パルス信号１０４はＮＡＮＤゲートＩＣ３に供給
される。これによりＮＡＮＤゲートＩＣ４からは、第３
図の（Ｅ）に示されるように。
され、パルス信号１０４はＮＡＮＤゲートＩＣ３に供給
される。これによりＮＡＮＤゲートＩＣ４からは、第３
図の（Ｅ）に示されるように。
駆動指令パルス信号１００の立ち上がりから時間ｔ１遅
れて立ち上がり、駆動指令パルス信号１゜Ｏの立ち下が
りから時間ｔ２遅延したパルス信号１０８が出力される
。すなわち駆動指令パルス信号１００のオンタイミング
とオフタイミングを共に指定のタイミングで調整したパ
ルス信号１０８がＧＴＯ２０に印加されることになる。
れて立ち上がり、駆動指令パルス信号１゜Ｏの立ち下が
りから時間ｔ２遅延したパルス信号１０８が出力される
。すなわち駆動指令パルス信号１００のオンタイミング
とオフタイミングを共に指定のタイミングで調整したパ
ルス信号１０８がＧＴＯ２０に印加されることになる。
なお、ＧＴＯ２２にも位相調整回路５２からタイミング
調整されたパルス信号が印加されることになる。
調整されたパルス信号が印加されることになる。
各ＧＴＯ２０，２２にタイミング調整されたパルス信号
を印加すると、第４図に示されるように。
を印加すると、第４図に示されるように。
ＧＴＯ２０，２２のスイッチング時間にばらつきがあっ
たり、コンデンサ３４．３６の容量にばらつきがあった
りしても、ＧＴＯ２０，２２が同時にオンオフし、各Ｇ
Ｔ○２０．２２が共にオフになったときには各ＧＴＯ２
０，２２の電圧分担差がほぼ零となる。このためＧＴＯ
２０，２２間で電圧分担の協調を容易にとることができ
ると共に。
たり、コンデンサ３４．３６の容量にばらつきがあった
りしても、ＧＴＯ２０，２２が同時にオンオフし、各Ｇ
Ｔ○２０．２２が共にオフになったときには各ＧＴＯ２
０，２２の電圧分担差がほぼ零となる。このためＧＴＯ
２０，２２間で電圧分担の協調を容易にとることができ
ると共に。
装置の大容量化に対して各ＧＴ○２０．２２に耐圧の高
いものを用いる必要がなくなり、装置の小型化に寄与す
ることができる。
いものを用いる必要がなくなり、装置の小型化に寄与す
ることができる。
またＧＴＯ２０，２２に印加するパルス信号のタイミン
グを調整するに際しては、第５図に示されるように、負
極アーム１２のＧＴＯに印加されるパルス信号との間に
、各アーム１０．１２のＧＴｏが共にオンになるのを避
けるための最小デッドタイムＴ１を設ければ、アーム１
０、アーム１２のＧＴＯが同時にオンになって電源を短
絡したり、各ＧＴ○を破壊したりするのを防止すること
ができる。
グを調整するに際しては、第５図に示されるように、負
極アーム１２のＧＴＯに印加されるパルス信号との間に
、各アーム１０．１２のＧＴｏが共にオンになるのを避
けるための最小デッドタイムＴ１を設ければ、アーム１
０、アーム１２のＧＴＯが同時にオンになって電源を短
絡したり、各ＧＴ○を破壊したりするのを防止すること
ができる。
次に、第６図に示されるように、大容量化を図るために
、ＧＴＯ２０にＧＴＯ２２を並列接続した場合でも、前
記実施例と同様に、各ＧＴＯ２０゜２２に印加するパル
ス信号のタイミングを調整すれば、ＧＴＯ２０，２２の
オン時オフ時における電流のバランスを一定に保つこと
ができる。
、ＧＴＯ２０にＧＴＯ２２を並列接続した場合でも、前
記実施例と同様に、各ＧＴＯ２０゜２２に印加するパル
ス信号のタイミングを調整すれば、ＧＴＯ２０，２２の
オン時オフ時における電流のバランスを一定に保つこと
ができる。
前記実施例においては、三相インバータに適用したもの
について述べたが、複数のスイッチング素子が直列接続
されたもの、あるいは複数のスイッチング素子が互いに
並列接続されたもので負荷の駆動を制御するようにした
ものに、本実施例を適用することができる。さらに、複
数のスイッチング素子が互いに並列接続されたものを複
数組互いに直列接続したものを１グループとし、このグ
ループのような構成のものを複数グループ有するものに
も本実施例を適用することは可能である。
について述べたが、複数のスイッチング素子が直列接続
されたもの、あるいは複数のスイッチング素子が互いに
並列接続されたもので負荷の駆動を制御するようにした
ものに、本実施例を適用することができる。さらに、複
数のスイッチング素子が互いに並列接続されたものを複
数組互いに直列接続したものを１グループとし、このグ
ループのような構成のものを複数グループ有するものに
も本実施例を適用することは可能である。
また前記実施例において、駆動指令パルス信号のタイミ
ングを調整する場合、オンタイミングとオフタイミング
を共に調整するものについて述べたが、回路構成又は回
路定数等によっては一方のタイミングのみを調整するこ
とも可能であり、また駆動指令パルス信号のタイミング
を調整する代りに、コンデンサ３４と３６の容量を可変
としてもＧＴＯ２０，２２間の分担電圧差を零に抑制す
ることも可能である。
ングを調整する場合、オンタイミングとオフタイミング
を共に調整するものについて述べたが、回路構成又は回
路定数等によっては一方のタイミングのみを調整するこ
とも可能であり、また駆動指令パルス信号のタイミング
を調整する代りに、コンデンサ３４と３６の容量を可変
としてもＧＴＯ２０，２２間の分担電圧差を零に抑制す
ることも可能である。
以上説明したように、本発明によれば、各スイッチング
素子に印加すべき駆動指令パルス信号のタイミングを各
スイッチング素子の回路構成及び特性に合わせて指定の
タイミングに調整するようにしたため、動作タイミング
が同一グループに属するスイッチング素子間の電圧分担
差を零に抑制することができ、スイッチング素子間の電
圧分担の協調を容易にとることができると共に素子の利
用率を高め、装置の大容量化に寄与することができる。
素子に印加すべき駆動指令パルス信号のタイミングを各
スイッチング素子の回路構成及び特性に合わせて指定の
タイミングに調整するようにしたため、動作タイミング
が同一グループに属するスイッチング素子間の電圧分担
差を零に抑制することができ、スイッチング素子間の電
圧分担の協調を容易にとることができると共に素子の利
用率を高め、装置の大容量化に寄与することができる。
またスナバ回路を有するスイッチング素子の場合には、
スナバコンデンサの容量を可変としてもスイッチング素
子間の電圧分担差を零に抑制することができ、装置の大
容量化に寄与することができる。
スナバコンデンサの容量を可変としてもスイッチング素
子間の電圧分担差を零に抑制することができ、装置の大
容量化に寄与することができる。
また動作タイミングが異なる他のグループのスイッチン
グ素子群に印加するパルス信号群との間にデッドタイム
を設ければ、他のグループのスイッチング素子群と自己
のグループのスイッチング素子群が同時にオンになるの
を防止することができ、装置の信頼性の向上に寄与する
ことができる。
グ素子群に印加するパルス信号群との間にデッドタイム
を設ければ、他のグループのスイッチング素子群と自己
のグループのスイッチング素子群が同時にオンになるの
を防止することができ、装置の信頼性の向上に寄与する
ことができる。
第１図は本発明の一実施例を示す構成図、第２図は位相
調整回路の構成図、第３図は位相調整回路の動作を説明
するための波形図、第４図はＧＴｏの動作波形図、第５
図はデッドタイムの設定方法を説明するための波形図、
第６図は本発明の他の実施例を示す構成図である。 １０・・・正極アーム、１２・・・負極アーム。 ２０．２２−ＧＴｏ。 ２６．２８，３８，４０・・・ダイオード。 ３０．３２・・・スナバ回路。 ３４．３６・・・スナバコンデンサ、 ４２．４４・・・抵抗、４６．４８・・・パワー一部。 ５０．５２・・・位相調整回路。 ５４・・・パルス信号発生回路、 ＩＣＩ、ＩＣ２・・・タイマ、 ＩＣ３，ＩＣ４・・・ＮＡＮＤゲート。 第１図
調整回路の構成図、第３図は位相調整回路の動作を説明
するための波形図、第４図はＧＴｏの動作波形図、第５
図はデッドタイムの設定方法を説明するための波形図、
第６図は本発明の他の実施例を示す構成図である。 １０・・・正極アーム、１２・・・負極アーム。 ２０．２２−ＧＴｏ。 ２６．２８，３８，４０・・・ダイオード。 ３０．３２・・・スナバ回路。 ３４．３６・・・スナバコンデンサ、 ４２．４４・・・抵抗、４６．４８・・・パワー一部。 ５０．５２・・・位相調整回路。 ５４・・・パルス信号発生回路、 ＩＣＩ、ＩＣ２・・・タイマ、 ＩＣ３，ＩＣ４・・・ＮＡＮＤゲート。 第１図
Claims (1)
- 【特許請求の範囲】 １、動作タイミングが同一グループに属する素子として
互いに直列接続されたスイッチング素子群を駆動するに
際して、駆動指令パルス信号を生成し、このパルス信号
を各スイッチング素子に対応させて分配し、分配された
各パルス信号のオンタイミングとオフタイミングのうち
少なくとも一方のタイミングを各スイッチング素子毎に
指定のタイミングに調整し、タイミング調整されたパル
ス信号を各スイッチング素子へ印加することを特徴とす
るスイッチング素子駆動方法。 ２、動作タイミングが同一グループに属する素子として
、互いに並列接続されたスイッチング素子群を駆動する
に際して、駆動指令パルス信号を生成し、このパルス信
号を各スイッチング素子に対応させて分配し、分配され
た各パルス信号のオンタイミングとオフタイミングのう
ち少なくとも一方のタイミングを各スイッチング素子毎
に指定のタイミングに調整し、タイミング調整されたパ
ルス信号を各スイッチング素子へ印加することを特徴と
するスイッチング素子駆動方法。 ３、互いに並列接続されたスイッチング素子群を複数組
直列接続したものを１グループとして、これらスイッチ
ング素子群を複数グループ有し、スイッチング素子の動
作タイミングがグループ毎に相異なる複数グループのス
イッチング素子群を駆動するに際して、各グループ固有
の駆動指令パルス信号を生成し、生成された各グループ
のパルス信号をそれぞれ各グループの各スイッチング素
子に対応させて分配し、分配された各パルス信号のオン
タイミングとオフタイミングのうち少なくとも一方のタ
イミングを各スイッチング素子毎に指定のタイミングに
調整し、タイミング調整されたパルス信号を各スイッチ
ング素子へ印加することを特徴とするスイッチング素子
駆動方法。 ４、各グループのパルス信号のタイミングを調整するに
際して、自己のグループのスイッチング素子群と共に電
源に直列接続される他のグループのスイッチング素子群
に印加されるパルス信号群と自己のグループに属するス
イッチング素子群に出力するパルス信号群との間にオン
期間の重複を避けたデッドタイムを設けることを特徴と
する請求項３記載のスイッチング素子駆動方法。 ５、各スイッチング素子の動作電圧を計測し、動作タイ
ミングの同じグループに属する各スイッチング素子間の
分担電圧差を零に抑制するためのタイミングを前記計測
値に従ってスイッチング素子毎に指定することを特徴と
する請求項１，２，３又は４記載のスイッチング素子駆
動方法。 ６、電源と負荷とを結ぶ回路中に複数のスイッチング素
子が互いに直列接続されて挿入され、各スイッチング素
子に各スイッチング素子オフ時の逆起電力を吸収するス
ナバ回路が設けられているものにおいて、各スイッチン
グ素子に動作タイミングを特定する駆動指令パルス信号
を与えて各スイッチング素子を駆動すると共に、各スイ
ッチング素子の動作タイミングを各スナバ回路中のスナ
バコンデンサの容量を変えて調整することを特徴とする
スイッチング素子駆動方法。 ７、電源と負荷とを結ぶ回路中に、動作タイミングが同
一グループに属する素子として、互いに直列接続されて
挿入されたスイッチング素子群を駆動するものにおいて
、 前記スイッチング素子群の動作タイミングを特定した駆
動指令パルス信号を発生するパルス信号発生回路と、 各スイッチング素子に対応して設けられ、パルス信号発
生回路から発生した駆動指令パルス信号のオンタイミン
グとオフタイミングのうち少なくとも一方のタイミング
を各スイッチング素子に対応させて指定のタイミングに
調整し、タイミング調整された駆動指令パルス信号を各
スイッチング素子へ出力する複数の位相調整回路とを有
することを特徴とするスイッチング素子駆動装置。 ８、電源と負荷とを結ぶ回路中に、動作タイミングが同
一グループに属する素子として、互いに並列接続された
複数のスイッチング素子が複数組直列接続されて挿入さ
れた複数のスイッチング素子群を駆動するものにおいて
、 前記スイッチング素子群の動作タイミングを特定した駆
動指令パルス信号を発生するパルス信号発生回路と、 各スイッチング素子に対応して設けられ、前記パルス信
号発生回路から発生した駆動指令パルス信号のオンタイ
ミングとオフタイミングのうち少なくとも一方のタイミ
ングを各スイッチング素子に対応させて特定のタイミン
グに調整し、タイミング調整された駆動指令パルス信号
を各スイッチング素子へ出力する複数の位相調整回路と
を有することを特徴とするスイッチング素子駆動装置。 ９、電源と負荷とを結ぶ回路中に、互いに並列接続され
た複数のスイッチング素子が複数組直列接続されて挿入
されたスイッチング素子群を１グループとして、これら
スイッチング素子群を複数グループ有し、スイッチング
素子の動作タイミングがグループ毎に相異なる複数グル
ープのスイッチング素子群を駆動するものにおいて、前
記各グループのスイッチング素子群の動作タイミングを
特定した複数の駆動指令パルス信号を発生するパルス信
号発生回路と、 各グループの各スイッチング素子に対応して設けられ、
パルス信号発生回路から発生した駆動指令パルス信号の
オンタイミングとオフタイミングのうち少なくとも一方
のタイミングを各スイッチング素子に対応させて指定の
タイミングに調整し、タイミング調整された駆動指令パ
ルス信号を各スイッチング素子へ出力する複数の位相調
整回路とを有することを特徴とするスイッチング素子駆
動装置。 １０、各位相調整回路は、自己の回路から発生するパル
ス信号と、このパルス信号が印加されるスイッチング素
子と共に電源に直列接続される他のグループのスイッチ
ング素子群に印加されるパルス信号との間にオン期間の
重複を避けたデッドタイムを設けてなる請求項９記載の
スイッチング素子駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18299390A JPH0470209A (ja) | 1990-07-11 | 1990-07-11 | スイッチング素子駆動方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18299390A JPH0470209A (ja) | 1990-07-11 | 1990-07-11 | スイッチング素子駆動方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470209A true JPH0470209A (ja) | 1992-03-05 |
Family
ID=16127880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18299390A Pending JPH0470209A (ja) | 1990-07-11 | 1990-07-11 | スイッチング素子駆動方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995025383A1 (de) * | 1994-03-15 | 1995-09-21 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur vergleichmässigung der spannungsaufteilung seriengeschalteter, gategesteuerter halbleiter |
| JPH09139660A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体スイッチ回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5465351A (en) * | 1977-11-01 | 1979-05-25 | Toshiba Corp | Parallel operating system of switching elements |
| JPS5533315A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Serial connection circuit for self-arc-extinguishing semiconductor element |
| JPS5846864A (ja) * | 1981-09-09 | 1983-03-18 | Toshiba Corp | ゲ−トタ−ンオフサイリスタのゲ−ト信号発生回路 |
| JPS62154815A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
-
1990
- 1990-07-11 JP JP18299390A patent/JPH0470209A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5465351A (en) * | 1977-11-01 | 1979-05-25 | Toshiba Corp | Parallel operating system of switching elements |
| JPS5533315A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Serial connection circuit for self-arc-extinguishing semiconductor element |
| JPS5846864A (ja) * | 1981-09-09 | 1983-03-18 | Toshiba Corp | ゲ−トタ−ンオフサイリスタのゲ−ト信号発生回路 |
| JPS62154815A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | ゲ−トタ−ンオフサイリスタのゲ−ト回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995025383A1 (de) * | 1994-03-15 | 1995-09-21 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur vergleichmässigung der spannungsaufteilung seriengeschalteter, gategesteuerter halbleiter |
| JPH09139660A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体スイッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Elgenedy et al. | A modular multilevel voltage-boosting Marx pulse-waveform generator for electroporation applications | |
| US4354223A (en) | Step-up/step down chopper | |
| US4186436A (en) | Booster circuit | |
| EP0152796B1 (en) | Control circuit for power converter apparatus | |
| US4748397A (en) | Control device for choppers parallel between a DC power source and a load for producing balanced chopper currents | |
| JPS6359764A (ja) | 直流−直流変換器及び直流−直流変換方法 | |
| Singh et al. | A novel 17-level reduced component single DC switched-capacitor-based inverter with reduced input spike current | |
| FI89119B (fi) | Foerfarande foer drift med laoga foerluster av en symmetrerings- och bromsstyrningsanordning foer frekvensomvandlare med hoeg mellankretsspaenning | |
| JP3185846B2 (ja) | 電力変換装置 | |
| JP3203464B2 (ja) | 交流電力変換装置 | |
| JPH0470209A (ja) | スイッチング素子駆動方法及びその装置 | |
| Menaka et al. | Novel symmetric and asymmetric multilevel inverter topologies with minimum number of switches for high voltage of electric ship propulsion system | |
| JP2020054071A (ja) | マルチレベル電力変換装置 | |
| JP2770099B2 (ja) | 直列多重インバータのゲート駆動回路 | |
| US4247887A (en) | AC--AC Converter device | |
| JP2595593B2 (ja) | 整流装置 | |
| JP2000324842A (ja) | 電力変換装置の制御装置 | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| RU2392729C1 (ru) | Преобразователь энергии электропривода с генераторным торможением | |
| JPH02131370A (ja) | インバータ回路 | |
| JP3251805B2 (ja) | Ｎｐｃインバータ装置及びその制御方法 | |
| JP3207275B2 (ja) | 電力変換装置 | |
| JP2522448B2 (ja) | インバ―タ装置 | |
| Verne et al. | Implementation of a High-Voltage DC+ AC Power Supply for a Macro-Fiber Composite Actuators Testbed | |
| JP2570490B2 (ja) | インバータ装置 |