JPH046796A - 遅延オフスイッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば電灯のオン・オフを行うスイッチに並
列に設けられ、スイッチをオフした後もしばらくの間電
灯をオン状態に保つ遅延オフスイッチ回路に関するもの
である。

〔従来の技術〕

家庭の居間や寝室には電灯が設けられ、この電灯のオン
・オフ制御は、居間や寝室の壁面に設けられている機械
接点式のスイッチをオン・オフ操作することにより行わ
れている。

〔発明が解決しようとする課題〕

しかしながら、従来のスイッチは、夜中に電灯を消して
寝床に入るときや、居間の電灯を消して外出するときに
、スイッチをオフすると直ちに電灯の明かりが消えてし
まい、暗闇の中で寝床まであるいは玄関まで辿り着かな
ければならないという不便があった。

このような不便を解消するために、電球の付いた照明器
具に電気式タイマやメカタイマスイッチを内蔵し、スイ
ッチをオフしてからしばらくの間点灯させておくものも
あるが、この種の装置は、照明器具にタイマを内蔵する
方式のものであるため、家庭の壁面等に設けられるスイ
ッチに手軽に取り付けることができないし又遅動スイッ
チと称するスイッチがあるが、これは従来スイッチと取
り変えなければならないという不便がある。

本発明は上記従来の課題を解決するためになされたもの
であり、その目的は、家庭にある通常の機械接点式スイ
ッチにそのまま手軽に取り付けて、スイッチをオフして
もしばらくの間電灯を付けたままにしておくことができ
る遅延オフスイッチ回路を提供することにある。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、次のように構成
されている。すなわち、本発明は、交流電源から負荷に
供給される負荷電流をオン−オフするスイッチに並列に
接続される遅延オフスイッチ回路であって、該遅延オフ
スイッチ回路は、前記スイッチに入力端側が並列に接続
されるダイオードブリッヂの全波整流回路と、この全波
整流回路の出力端間に一方側をアノード側とし他方側を
カソード側にして介設されスイッチオフした後に前記負
荷電流のオン−オフを制御するサイリスタと、前記全波
整流回路から出力される全波脈流電圧を受けてスイッチ
オフ時にサイリスタをオンするトリガ回路と、前記全波
脈流電圧を受けサイリスタがオンしてから所定の遅延時
間後にサイリスタをオフするサイリスタ制御回路とを有
することを特徴として構成されている。

Ｃ作用〕 本発明では、スイッチをオン状態にして交流電源から電
灯等の負荷に負荷電流を供給しているときには、ダイオ
ードのブリッヂからなる全波整流回路はその入力側が短
絡状態となり、全波整流回路による整流動作は行われず
、本発明の遅延オフスイッチ回路は動作しない。

これに対し、スイッチがオフされると、全波整流回路が
動作し、この全波整流回路は交流電源の交流電圧を整流
してその出力側に全波脈流電圧を出力する。この全波脈
流電圧を受けてトリガ回路はサイリスタのゲートに動作
電圧を加え、サイリスタをオンさせる。このサイリスタ
のオンにより、負荷電流は引き続き電灯に流れ、電灯は
消えないで点灯した状態を維持する。一方、サイリスタ
制御回路は、前記全波脈流電圧を受けて動作を行い、サ
イリスタがオンしてから所定の遅延時間を経た後に、サ
イリスタのゲート・カソード間を短絡し、サイリスタを
オフする。このサイリスタのオフ動作により、電灯に流
れる負荷電流のルートが遮断され、電灯の明かりは消え
る。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。第１
図には本発明に係る遅延オフスイッチ回路の第１の実施
例の回路図が示されている。同図において、負荷の電灯
ｌと、商用の交流電源２と、機械接点式のスイッチ３と
は直列回路を形成しており、スイッチ３を閉じることに
より、交流電源２から電灯１に負荷電流が流れ、電灯１
が点灯状態を維持する。前記スイッチ３には遅延オフス
イッチ回路が並列に（交流電源２に対しては直列に）接
続されている。

本実施例の遅延オフスイッチ回路は、４個のダイオード
４をブリッヂに組んで構成される全波整流回路５と、サ
イリスタ６と、トリガ回路７と、サイリスタ制御回路８
とによって構成されている。

前記全波整流回路５は第２図（ａ）に示すような交流波
形の電圧を全波整流して第２図（ｂ）に示すような全波
脈流電圧を作り出す。前記トリガ回路７はトリガ抵抗器
１０とコンデンサ１１との直列回路からなり、トリガ抵
抗器１０側はサイリスタ６のアノードとともに全波整流
回路５の出力端子１２ａに接続され、コンデンサＩｌ側
の端部はサイリスタ６のゲートに接続されている。

サイリスタ制御回路８は抵抗器１３〜１６と、トランジ
スタ１７と、コンデンサ１８とダイオード２０．２１と
により構成されている。サイリスタのカソードは同一方
向を向けて直列に接続されるダイオード２０、２１を介
して全波整流回路５の出力端子１２ｂに接続されている
。また、サイリスタのゲートも抵抗器１６を介して出力
端子１２ｂに接続されており、また、サイリスタのゲー
トにはトランジスタ１７のコレクタが接続されている。

トランジスタ１７のへ一スは抵抗器１５の一端側が接続
されており、この抵抗器１５の他端側には抵抗器１３．
１４とコンデンサ１８の一端側がそれぞれ接続されてお
り、抵抗器１４とコンデンサＩ８のそれぞれの他端側は
トランジスタ１７のエミッタとともに出力端子１２ｂに
接続されている。そして抵抗器１３の他端側は出力端子
１２ａに接続されている。前記抵抗器１３とコンデンサ
１８との接続回路はＲＣ時定数回路２２を構成している
。

第１の実施例は上記のように構成されており、以下、そ
の作用を説明する。

スイッチ３がオンしているときには、交流電源２から電
灯１に負荷電流が流れ、電灯１は点灯状態を維持してい
る。このとき、全波整流回路５の入力＠９ａ、９ｂ間は
短絡状態となり、負荷電流はスイッチ３を通りｉｌ、　
ｉｌ’　は流れない。このとき、全波整流回路５は整流
動作を停止した状態となるので、遅延オフスイッチ回路
は動作しない。

これに対し、スイッチ３が開かれると、全波整流回路５
は交流型ａＩ２の第２図（ａ）に示すような交流波形の
電圧を全波整流して、立ち下がりが０レベルとなる第２
図（ｂ）に示すような全波脈流電圧を作り出し、これを
出力端子１２ａ、１２ｂからサイリスタ６、トリガ回路
７およびサイリスタ制御回路８に加える。

トリガ回路７は前記全波脈流電圧を受けて抵抗器１０を
通しコンデンサ１１に電流が流れサイリスタ６のゲート
に動作電流が加わる。この結果、サイリスタ６がオンし
、第１図のＬ＋　１１′のルートで負荷電流が流れ、電
灯１の点灯状態を維持する。

一方、ＲＣ時定数回路２２に前記全波脈流電圧が加えら
れることにより、抵抗器１３を通してコンデンサ１８に
電流が流れ、コンデンサ１８の電荷が徐々に増加する。

そしてこの時定数によって決まる遅延時間が経過したと
きに、トランジスタ１７の動作レベルの電圧まで高まり
、この動作電圧がトランジスタ１７のベースに加えられ
ることにより、トランジスタ１７はオンし、コレクタ・
エミッタ間のインピーダンスが下がり、サイリスタ６の
ゲート・カソード間が短絡されてサイリスタ６がオフす
る。

このサイリスタ６のオフにより、前記＋１＋　ｊ１′の
ルートで流れていた負荷電流が遮断され、電灯１の明か
りが消える。そして次のスィッチ３０オン時に抵抗器１
４によってコンデンサ１８の電荷が放電され、初期の状
態に復帰しＲＣ時定数回路２２０時定数は一定に保たれ
、これに伴いサイリスタ６がオンしてからオフするまで
の遅延時間も一定に保たれる。なお、サイリスタ６のカ
ソード側に接続されているダイオード２０．２１はトラ
ンジスタ１７やサイリスタ６のゲートを制御するのに必
要な電圧を確保するために設けられる。すなわちゲート
非トリガ電圧（■。！ｌ）がコレクタ、エミッタ飽和電
圧ＶＣｔ（ｓ、ｔｌを上まわらないようにする。ダイオ
ードは一般に、第３図に示すような立ち上がり特性を有
しており、順方向電圧がある一定の立ち上がり電圧Ｖ、
となったときに電流が流れ始めるため負荷電流の大きさ
に関係なく一定電圧を得ることができる。本実施例のよ
うにダイオード２０．２１を２個直列に接続すれば、両
ダイオード２０．２１間（ダイオード２０のアノードと
ダイオード２１のカソード間）に発生する電圧は２Ｌと
なりトランジスタ１７を制御するために十分な電圧が確
保され、トランジスタ１７の動作を支障なく行うことが
できる。

第４図には本発明に係る遅延オフスイッチ回路の第２の
実施例が示されている。この第２の実施例が前記第１の
実施例と異なることは、サイリスタ６がオンしてからオ
フさせるまでの遅延時間を電子タイマ２３を用いて行う
ようにしたことであり、それ以外の構成は前記第１の実
施例と同様である。

この電子タイマ２３の電源側はダイオード２０．２１の
直列回路の両端側に接続されており、また、このダイオ
ード２０．２１の直列回路の両端間、つまり、出力端子
１２ｂとサイリスタ６のカソードとの間に平滑用コンデ
ンサ１９が接続されている。

この第２の実施例では、スイッチ３が開かれると、前記
第１の実施例と同様に、全波整流回路５で全波脈流電圧
が発生し、サイリスタ６がオンするが、このとき、前述
したように、ダイオード２０゜２１の直列回路の両端間
には比較的大きな駆動電圧が発生し、この駆動電圧によ
り電子タイマ２３が動作してタイムをカウントアツプし
、設定した時間が経過したときにタイムアツプ信号を出
力してサイリスタ６のゲートをオフし、電灯ｌを消灯さ
せる。そして、サイリスタ６のオフによって電子タイマ
２３に加わる電圧が０となり、電子タイマ２３はリセッ
トされるのである。この第２の実施例では、遅延時間を
電子タイマにより設定できるので、第１の実施例の場合
よりも遅延時間を長く設定することが可能となり、しか
も、遅延時間を高精度のもとで制御することが可能とな
る。

第５図には本発明の第３の実施例が示されている。この
第３の実施例は、電灯等の負荷に大電流が流れる仕様の
ときにおいても、遅延オフスイッチ回路は微小電流で回
路動作を行うことができるように構成したものである。

このため、第５図では、スイッチ３にトライアック２４
を並列に接続している。トライアック２４のゲートには
可変抵抗器２５の一端側が接続されており、可変抵抗器
２５の他端側とトライアック２４の端子７２間には前δ
己第１図又は第４図に示す遅延オフスイッチ回路２６が
接続されている。また、可変抵抗器２５の他端側、つま
り、遅延オフスイッチ回路２６の入力端子９ｂとトライ
アック２４の端子Ｔ、との間には抵抗器２７が接続され
ている。なお、第５図中、２８はヒユーズである。

この第５図に示す回路では、可変抵抗器２５の抵抗調整
によりトライアック２４に流れる電流と遅延オフスイッ
チ回路２６に流れる電流とのバランスがとられ、負荷１
′に大電流が流れる場合、その可変抵抗器２５の抵抗バ
ランスの調整により、トライアック２４側に大電流（負
荷電流の大部分の電流）を流し、遅延オフスイッチ回路
２６！Ｊには微小電流を流すように調整される。この結
果、負荷１′に大電流が流れる仕様の回路であっても、
遅延オフスイッチ回路２６は微小電流によりスイッチ３
の遅延オフ動作をコントロールすることができる。前記
第１および第２の実施例の回路では負荷に大電流が流れ
ると、遅延オフスイッチ回路にも大電流が流れ、遅延オ
フスイッチ回路に使用されているダイオード等の回路素
子を大容量のものにしなければならず、必然的に回路素
子が大型となり、装置が大型化してしまうという問題が
生しるが、この第３の実施例のように、トライアック２
４を設け、かつ、トライアック２４に流れる電流と遅延
オフスイッチ回路２６に流れる電流とをバランスをとっ
て分配することで、遅延オフスイッチ回路２６を微小電
流でコントロールすることができ、大電流負荷の仕様で
も装置を小型に構成できるという効果が得られる。

第６図には前記第３の実施例の大電流対応型の応用例が
示されている。この応用例は、前記第３の実施例と同様
に、交流電源２に対して並列にトライアック２４を接続
し、電灯等の負荷１′の手前側、つまり、負荷１′の交
流電源２側とスイッチ３との間に前記第１図又は第４図
に示す遅延オフスイッチ回路２６を介設し、この遅延オ
フスイッチ回路２６の入力端子９ａ側とトライアック２
４のゲートとの間に可変抵抗器２５を設けたものである
。この第６図に示す回路は、負荷１′が変動するような
場合、その負荷変動によって遅延オフスインチ回路２６
に流れる電流とトライアック２４に流れる電流とのバラ
ンスが変動しないように構成したものである。前記第５
図に示す回路では、負荷１′が変動すると、トライアッ
ク２４に流れる電流と遅延オフスイッチ回ｌ１１２６に
流れる電流とのバランスが崩れる広があり、このバラン
スが崩れた場合には、その都度可変抵抗器２５により抵
抗調整を行わなければならないが、この第６図の応用例
では、遅延オフスイッチ回路２６の入力端子の一端側９
ｂを負荷１′の手前側に接続しているので、負荷１′が
変動しても遅延オフスイッチ回路２６に流れる微小電流
とトライアック２４に流れる大電流とのバランスが変動
することはなく、負荷１′の変動が生しても可変抵抗器
２５のバランス調整をし直すことなく安定に遅延オフス
イッチ回路２６のコントロール動作を行わせることがで
きる。

なお、本発明は上記各実施例に限定されることはなく、
様々な実施の態様を採り得る。例えば、上記各実施例で
は、スイッチ３をオフしても、電灯１が付いたままとな
っているので、遅延オフスイッチ回路が動作しているの
に気づかずまごまごしているうちに遅延時間が経過して
電灯１が消えてしまうことが生じるが、例えば、ダイオ
ード２０゜２１０直列回路間に電子メロディＩＣや発光
ダイオードを接続し、ダイオード２０．２１の直列回路
に発生する電圧を利用して電子メロディＩＣからメロデ
ィを流すよう峠したり、あるいは発光ダイオードを発光
させるようにすれば、遅延オフスインチ回路が動作して
いることを感覚的に認識することが可能となり、使用の
上で、より便利である。

〔発明の効果〕

本発明の遅延スイッチ回路は、既存の機械接点式スイッ
チに並列に接続すればよいから、その取り付けが非常に
簡単である。またその取り付けに際しては、全波整流回
路がダイオードのブリッヂにより構成されているから、
取り付けの方向性、つまり、極性がなく、取り付は間違
いを全く起こすことなく極めて簡単に取り付けることが
可能である。

また、回路構成が簡易であるため、回路も非常に小型に
なり、既存のスイッチケース内に余裕を持って収容する
ことができる。また、前記のように、回路構成が簡易で
、かつ、小型であるため、回路のコストも非常に安価で
ある。

さらに、本発明の回路は、スイッチをオフしてから、サ
イリスタがオフするまでは負荷電流を利用しているが、
本発明の回路がオフした後、つまり、サイリスタがオフ
した後は負荷電流を必要とせず、負荷電流がＯとなるの
で、本発明の回路を動作させる消費電力も非常に小さく
、はとんど０に近い消費電力で足り、経済的である。

さらに、本発明の回路は、負荷の力率に関係なく動作で
きるから負荷を抵抗、インダクタンス、容量負荷等どの
ような負荷に対しても対応することができる。

さらに、本発明の回路は負荷と直列に接続されるから、
万が一１本発明の回路が故障したとしても、交流電源を
ショートするには至らず、非常に安全である。

さらに、本発明の回路は電子回路スイッチであるため、
機械接点式スイッチに見られるような機械的摩耗がなく
、半永久的に使用することができる。しかも、本発明の
回路を機械接点式スイッチに取り付けることにより、機
械接点式スイッチをオフしても、負荷電流が流れ続ける
ので、その機械接点式スイッチに火花が出ることがなく
、これにより機械接点式スイッチの接点の寿命を長くす
ることが可能となる。

【図面の簡単な説明】

第１図は本発明に係る遅延オフスイッチ回路の第１の実
施例を示す回路図、第２図は同実施例における全波整流
回路の整流波形を交流電源の波形とともに示す波形説明
図、第３図はダイオードの一般的な立ち上がり特性を示
す特性図、第４図は本発明に係る遅延オフスイッチ回路
の第２の実施例の回路図、第５図は本発明の第３の実施
例の回路図、第６図は第３の実施例の応用例を示す回路
図である。 １・・・電灯、ビ・・・負荷、２・・・交流電源、３・
・・スイッチ、４・・・ダイオード、５・−全波整流回
路、６・・・サイリスタ、７・・・トリガ回路、８・−
・サイリスタ制御回路、９ａ、９ｂ・・・入力端子、１
０・・・トリガ抵抗器、１１・・・コンデンサ、１２ａ
、１２ｂ・・・出力端子、１３、１４．１５．１６・・
・抵抗器、１７・・・トランジスタ、１８゜１９・・−
コンデンサ、２０．２１・・・ダイオード、２２・・・
ＲＣ時定数回路、２３・・・電子タイマ、２４・・・ト
ライアック、２５・−・可変抵抗器、２６・・・遅延オ
フスイッチ回路、２７・・−抵抗器、２８・・・ヒユー
ズ。

Claims (1)

【特許請求の範囲】
1. 交流電源から負荷に供給される負荷電流をオン・オフす
   るスイッチに並列に接続される遅延オフスイッチ回路で
   あって、該遅延オフスイッチ回路は、前記スイッチに入
   力端側が並列に接続されるダイオードブリッヂの全波整
   流回路と、この全波整流回路の出力端間に一方側をアノ
   ード側とし他方側をカソード側にして介設されスイッチ
   オフした後に前記負荷電流のオン・オフを制御するサイ
   リスタと、前記全波整流回路から出力される全波脈流電
   圧を受けてスイッチオフ時にサイリスタをオンするトリ
   ガ回路と、前記全波脈流電圧を受けサイリスタがオンし
   てから所定の遅延時間後にサイリスタをオフするサイリ
   スタ制御回路とを有する遅延オフスイッチ回路。