JPH04653A - バス調停方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概　要〕 通常時はプロセッサがバスの使用権を獲得し、他の回路
からの要求があったときのみバスを開放するようにした
バス調停方式に関し、 プロセッサに調停機能がない場合であってもバスの使用
権の調停を行うことが可能なバス調停方式の提供を目的
とし、 通常はバスの使用権を有するプロセッサと、プロセッサ
に動作クロックを供給するクロック発生手段と、プロセ
ッサとバスを接続して、データやアドレス及び各種の制
御信号の入出力を行う接続手段と、バスの使用に先立っ
て要求信号を出力し、許可信号が返送されてきたときム
こバスの使用権を獲得する周辺装置と、要求信号が入力
されたときに、クロック発生手段による動作クロックの
供給動作を停止してプロセッサの動作を停止させると共
に、接続手段に指示を送ってバスを開放し、更に周辺装
置に対して許可信号を返送するバス調停手段とを備える
ように構成する。

〔産業上の利用分野］ 本発明は、通常時はプロセッサがバスの使用権を獲得し
、他の回路からの要求があったときのみバスを開放する
ようにしたバス調停方式に関するものである。

［従来の技術］ 近年、コンピュータシステムにおける処理の高速化に伴
い、ＣＰＵ等のプロセッサとは別のデバイスがバスの使
用権を獲得してデータの入出力あるいはデータ処理を行
う技法が汎用されている。

例えば、通常はＣＰＵがバスの使用権を獲得し、割込み
等による要求があったときのみ直接メモリアクセス制御
部（ＤＭＡＣ）やディジタル信号処理プロセッサ（ＤＳ
Ｐ）等のデバイスにバスの使用権を与え、以後これらの
デバイスはバスを自由に使用してＲＯＭやＲＡＭなどと
の間でデータの入出力を行う。このようにしてバスをＣ
ＰＵと他のデバイスとの間で共用して処理を行うを場合
には、バスの競合制御を行ってバスの使用権の調停を行
う必要がある。

第７図に、バスの使用権の調停を行う従来例の構成を示
す。また、第８図に第７図に示した従来例の動作タイミ
ングを示す。

第７図において、７１１はＣＰＵを、７１３はクロック
発生部を、７２１はバスドライバ／レシーバ（ＤＲ／Ｒ
Ｖ）部を、７３１はデバイスを、７４１はアドレスバス
を、７４３はデータバスを、７４５はコントロールバス
をそれぞれ示している。

同図の構成は例えばザイログ社製型番Ｚ８０のＣＰＵ７
１１を用いた場合を示している。

通常時にバスマスクであるＣＰＵ７１１が獲得している
バス７４１〜７４５の使用権をデバイス７３１が獲得す
る場合、先ず、デバイス７３１はＣＰＵ７１１ヘバスリ
ク工スト信号を送る。すなわちＣＰＵ７１１の端子＊Ｂ
ＵＳＲＱに入力する信号の論理を′″１′から“Ｏ”′
に変更する。ＣＰＵ７１１は、バスリクエスト信号を受
は付けると、そのとき実行していた処理を終了させた後
、バスドライバ／レシーバ部７２１のバス側をハイイン
ピーダンス状態にしてバス７４１〜７４５を開放すると
共に、端子＊ＢＵＳＡＫの出力論理を０”にしてデバイ
ス７３１にバスアクノリッジ信号を返送する。デバイス
７３１は、パスアクノリッジ信号を受は取ることにより
バス７４１〜７４５の使用権を獲得してバスマスクとな
り、以後所定の処理を行う。また、処理が終了するとＣ
ＰＵ７１１に送っていたバスリクエスト信号の送出を停
止する。その後、ＣＰＵ７１１はバスアクノリッジ信号
の送出を停止すると共に、バス７４１〜７４５の使用権
を獲得して再びバスマスクとなる。

〔発明が解決しようとする課題］ ところで、上述した従来方式にあっては、ＣＰＵ７１１
がデバイス７３１との間でバスリクエスト信号及びパス
アクノリッジ信号のやりとりを行ってバス７４１〜７４
５の使用権の調停を行っており、このような調停機能が
ないＣＰＵを使用した場合にはバスの使用権の調停が行
えないという問題点があった。このような場合には、バ
スの使用権をデバイス７３１に与えることができないた
め、デバイス７３１がバス７４１〜７４５に接続されて
いるメモリ等（図示せず）を使用して独自に処理を行う
ことはできず、コンピュータシステム全体の処理の高速
化を行うこともできなくなる。

本発明は、このような点にかんがみて創作されたもので
あり、プロセッサ（ＣＰＵ）に調停機能がない場合であ
ってもバスの使用権の調停を行うことができるパス調停
方式を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明のバス調停方式の原理ブロック図であ
る。

図において、プロセッサ１１１は、通常はバス１９１の
使用権を有する。

クロック発生手段１２１は、プロセッサ１１１に動作ク
ロックを供給する。

接続手段１３１は、プロセッサ１１１とバス１９１を接
続して、データやアドレス及び各種の制御信号の入出力
を行う。

周辺装置１４１は、バス１９１の使用に先立って要求信
号を出力し、許可信号が返送されてきたときにバス１９
１の使用権を獲得する。

バス調停手段１５１は、要求信号が入力されたときに、
クロック発生手段１２１による動作クロックの供給動作
を停止してプロセッサ１１１の動作を停止させると共に
、接続手段１３１に指示を送ってバス１９１を開放し、
更に周辺装置１４１に対して許可信号を返送する。

従って、全体として、バス１９１のプロセッサ１１１か
らの開放をバス調停手段１５１が制御するように構成さ
れている。

〔作　用〕

周辺装置１４１は、バス１９１を使用する場合、先ず要
求信号を出力する。この要求信号を受は取ったバス調停
手段１５１は、クロック発生手段１２１からプロセッサ
１１１に対する動作クロックの供給を停止してプロセッ
サ１１１の動作を停止させると共に、接続手段１３１に
指示を送ってプロセンサ１１１とバス１９１との接続を
断ってバス１９１を開放する。その後、バス調停手段１
５１は周辺装置１４１に対して許可信号を返送し、周辺
装置１４１はこの許可信号を受は取ることによりバス１
９１の使用権を得る。

本発明にあっては、周辺装置１４１から要求信号が出力
されたときに、バス調停手段１５１によってプロセッサ
１１１の動作を停止させると共に接続手段１３１に対し
て指示を送ってバスの開放を行っており、プロセッサ１
１１に調停機能がない場合であってもバス１９１の使用
権の調停を行うことができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明のパス調停方式を適用した一実施例に
おけるコンピュータシステムの構成を示す。

図において、２１１はＣＰＵを、２２１はクロック発生
部を、２３１はバスドライバ／レシーバ部を、２４１は
バス調停回路を、２８１はデバイスを、２９１はデータ
バスを、２９３はアドレスバスを、２９５はコントロー
ルバスをそれぞれ示している。

ＣＰＵ２１１は、入力される動作クロックに同期した処
理を行うものである。ＣＰＵ２１１は、データバス２９
１との間でデータの入出力を行うデータ端子ＤＯ〜Ｄ７
と、アドレスバス２９３にアドレスを出力するアドレス
端子ＡＯ−ＡＩ５と、コントロールバス２９５に制御信
号を出力する各種制御端子と、マスク不可能な割込み要
求の受は付けを行う割込み端子＊ＮＭＩとを有している
。

クロック発生部２２１は、ＣＰＵ２１１に供給する動作
クロックを発生するものである。クロック発生部２２１
内にあって、２２３は発振器を、２２５はアンドケート
を示している。発振器２２３で発生したクロックはアン
ドゲート２２５を介してＣＰＵ２１１に入力される。

バスドライバ／レシーバ部２３１　ハ、ＣＰＵ２１１と
各種バス２９１〜２９５とを相互接続するものである。

バスドライバ／レシーバ部２３１内にあって、２３３は
片方向ドライバを、２３５は双方向ドライバ／レシーバ
を示している。

片方向ドライバ２３３は、イネーブル端子Ｅに入力され
る信号の論理がパ１″′であるときに動作が有効となっ
て、ＣＰＵ２１１から出力されるアドレス及び制御信号
をアドレスバス２９５及びコントロールバス２９５のそ
れぞれに送出する。

方、イネーブル端子Ｅに入力される信号の論理が“Ｏ”
である場合には上述したデータ、制御信号の送出動作は
行わず、バス側の出力端をハイインピーダンス状態にす
る。

また、双方向ドライバ／レシーバ２３５は、イネーブル
端子已に入力される信号の論理が１°“であるときに動
作が有効となって、ＣＰＵ２１１から出力されるデータ
をデータバス２９１にあるいはデータバス２９１を介し
て入力されるデータをＣＰＵ２１１に送出する。なお、
データの方向は図示しない信号線を介してＣＰＵ２１１
から指示されるものとする。一方、イネーブル端子Ｅに
入力される信号の論理が“°０“である場合には上述し
たデータの入出力動作は行わず、バス側の出力端子をハ
イインピーダンス状態にする。

デバイス２８１は、バスマスタとして動作可能な周辺回
路であり、例えば直接メモリアクセス制御部（ＤＭＡＣ
）やディジタル信号処理プロセッサ（ＤＳＰ）がこれに
相当する。テ゛バイス２８１は、出力したバスリクエス
ト信号に対応してバスアクノリッジ信号が返送されてき
た場合にバスマスタとして動作する。

バス調停回路２４１は、バスリクエスト信号が入力され
た際のバスアクノリッジ信号の生成動作とバス２９１〜
２９５の開放動作を制御する。バス調停回路２４１内に
あって、２５１はアドレスデコーダを、２５２，２５７
及び２５９はセットリセット型フリップフロップ（Ｒ３
−ＦＦ）を、２５３及び２５４はオアゲートを、２５５
，２５６及び２６１は遅延回路を、２５９はインバータ
を、２６０はナントゲートをそれぞれ示している。

アドレスデコーダ２５１はＣＰＵ２１１から出力される
アドレスをデコードするためのものであり、デコード結
果を出力する２つの出力端子を有している。Ｒ３−ＦＦ
２５２，２５７，２５８のそれぞれは負論理の入力信号
で動作する。すなわち、セット端子Ｓに入力される信号
の論理が“°１パから“０“に変わったときにセットさ
れ、リセット端子Ｒに入力される信号の論理がＩＩ　Ｉ
　ＩＩから０”に変わったときにリセットされる。遅延
回路２５５．２５６，２６１のそれぞれは、入力信号を
数クロック分遅延して出力するものである。

次に、上述した本発明実施例の動作を説明する。

第３図は、一実施例におけるバスの開放及びその復旧の
際の動作手順を示す。また、第４図はデバイス２８１か
らバスリクエスト信号が出力されてＣＰＵ２１１がバス
を開放する場合の動作タイミングを、第５図はデバイス
２８１のバスリクエスト信号の出力が停止してＣＰＵ２
１１が再びバスの使用権を獲得する場合の動作タイミン
グを示す。

以下第２図〜第４図を参照する。

通常時は、動作クロックがＣＰＵ２１１に入力されてお
り（第４図（ａ））　、ＣＰＵ２１１がバスマスクとし
て動作している。

■デバイス２８１がバス２９１〜２９５を使用する場合
は、バスの使用を要求する旨のバスリクエスト信号（負
論理）をバス調停回路２４１に送る（第４図（ｂ））。

バス調停回路２４１では、このバスリクエスト信号を内
部に取り込むと共に、そのままマスク不可能な割込みと
してＣＰＵ２１１の割込み端子＊ＮＭＩに入力する（第
４図（Ｃ））。

■ＣＰＬ１２１１は、この割込みに応じてバス２９１〜
２９５の使用権を放棄するための処理を開始する。

先ず、現在実行中の処理を終了して割込み処理を実行し
た後、所定のアドレスを出力してバスの使用権放棄をバ
ス調停回路２４１に通知する。次に、プログラムを格納
しているＲＯＭ（図示せず）から未処理命令を読み出し
、この読み出した未処理命令を実行する。

■バス調停回路２４１は、上述したＣＰＵ２１１の動作
と並行して、バス２９１〜２９５の開放動作及びバスア
クノリッジ信号の生成動作を行う。

先ず、ＣＰＵ２１１から所定のアドレスが出力されると
、アドレスデコーダ２５１は、このアドレスをデコード
して、一方の出力端子の出力論理を“′１”から°゛０
″に変更する（第４図（ｄ））。これによりＲ３，−Ｆ
Ｆ２５２がリセットされ、出力端子Ｑからは論理“０゛
の信号が出力される（第４図（ｅ））。

次に、ＣＰＵ２１１から未処理命令を読み出すためのア
ドレスが出力されると、アドレスデコーダ２５１は、こ
のアドレスをデコードして、他方の出力端子の出力論理
を“１”から“′０“に変更する（第４図げ））。この
デコード結果はオアゲート２５４の一方の入力端子に入
力される。

このようにして、バスリクエスト信号とＲ３−ＦＦ２５
２の出力が各入力端子に入力されるオアゲート２５３の
出力論理は′″０”になり、更に、このオアゲート２５
３の出力が他方の入力端子に入力されるオアゲート２５
４の出力論理は０″になる（第４図（→）。

オアゲート２５４の出力は、更に遅延回路２５５を介し
てＲ３，−ＦＦ２５５のリセット端子Ｒに入力される（
第４図Ｑ−１））。すなわち、上述した未処理命令の読
み出しが指示されると同時にオアゲ−Ｉ−２５４の出力
論理が“０′”になり、その後所定時間経過してＣＰＵ
２１１がこの未処理命令を実行中にＲ３−ＦＦ２５７が
リセットされる。

このリセット動作によってＲ３−ＦＦ２５７の出力論理
が“０”になり（第４図（ｉ））、クロ・ツク発生部２
２１内のアンドゲート２２５を介した動作クロックの供
給動作が停止すると共に、ノ＼スドライバ／レシーバ部
２３１を介したデータ等の入出力動作が無効になってバ
ス２９１〜２９５が開放される（第４図（ａ）、　（ｊ
））。

また、遅延回路２５５の出力は、更に遅延回路２５６を
介してＲ３−ＦＦ２５Ｂのリセット端子Ｒに入力される
。すなわち、Ｒ３−ＦＦ２５７がリセットされて所定時
間後にＲ３−ＦＦ２５Ｂがリセットされ、出力端子Ｑか
ら出力される信号の論理が“０”となることにより負論
理のバスアクノリッジ信号がデバイス２８１に送られる
（第４図（ｋ））。

■パスアクノリッジ信号を受は取ったデバイス２８１は
、以後バスマスタとなってバス２９１〜２９５を使用し
た動作を行う。

■バス２９１〜２９５を使用した動作が終了すると、デ
バイス２８１は、バス調停回路２４１に送っていたバス
リクエスト信号の送出を停止する（第５１１９（ｂ））
。このバスリクエスト信号の停止に伴って、バス調停回
路２４１からＣＰＵ２１１の割込み端子＊ＮＭＩに対す
る割込みの入力も停止する（第５図（Ｃ））。

０次に、バス調停回路２４１は、バスリクエスト信号の
停止を受けてパスアクノリッジ信号の出力を停止する。

バスリクエスト信号の入力が停止（バスリクエスト信号
を供給するための信号線の論理が００パから“１”に変
化）すると、インバータ２５９の出力論理がＩＩ　Ｉ　
ＩＩから“０′”に変わるためＲ３−ＦＦ２５８がセッ
トされ、出力端子Ｑから出力される信号の論理が“′０
”から“１”に変化することによりパスアクノリッジ信
号の送出を停止する（第５図（ｄ））。

バスリクエスト信号及びパスアクノリッジ信号の出力が
共に停止されると、ナントゲート２６０の２人力の論理
が共に“１°”になるため、ナントゲート２６１からは
論理“′０パの信号が出力され、この信号は更に遅延回
路２６１を介してＲ３−ＦＦ２５２，２５７の各セット
端子Ｓに入力される。従って、パスアクノリッジ信号の
出力を停止して所定時間経過後にＲ３−ＦＦ２５７がセ
ットされて、クロック発生部２２１による動作クロック
の供給動作が再開されると共に、バスドライバ／レシー
バ部２３１を介したＣＰＵ２１１とバス２９１〜２９５
との間のデータ等の入出力動作が有効になる（第５図（
ｅ）、　（ｆ））。

■以後、ＣＰＵ２１１は、動作クロックの供給が停止し
て中断していた未処理命令の実行を再開し、その後通常
処理に復旧する。

このように、デバイス２８１からバスリクエスト信号が
出力されると、バス調停回路２４１は、先ずＣＰＵ２１
１に対して割込みを送って実行中の処理を終了させ、次
に動作クロックの供給を停止してＣＰＵ２１１の動作を
停止させると共にバスドライバ／レシーバ部２３１に指
示を送ってバス２９１〜２９５をＣＰＵ２１１から開放
した状態にする。その後、デバイス２８１にバスアクノ
リッジ信号を送って、バスの使用権を与える。

また、デバイス２８１がバスの使用を終了してバスリク
エスト信号の出力を停止すると、バス調停回路２４１は
、先ずバスアクノリッジ信号の出力を停止し、次にＣＰ
Ｕ２１１に対する動作クロックの供給動作を再開すると
共にバスドライバ／レシーバ部２３１に指示を送ってバ
ス２９１〜２９５をＣＰＵ２１１に接続する。以後、Ｃ
ＰＵ２１１にバスの使用権が戻って通常動作が再開され
る。

第６図に、別実施例の構成を示す。第２図に示した実施
例ではバスリクエスト信号を受は取った際のＣＰＵ２１
１への通知を割込みで行っていたのに対し、第６図に示
した別実施例においてはレジスタにその旨のデータを書
き込むことによりＣＰＵ２１１に対して通知を行う。従
って、第６図に示したバス調停回路２７１は、ＣＰＵ２
１１のデータ端子ＤＯ〜Ｄ７に接続されたレジスタ２７
３を有しており、バス調停回路２７１にバスリクエスト
信号が人力されるとこのレジスタ２７３の全ビットが例
えば“０″にセントされる。ＣＰＵ２１１は、定期的に
レジスタ２７３の内容を読み取っており、全ビットが“
０”にセットされると、以後、通常動作の終了、未処理
命令の実行等の上述した実施例と同様の処理を行う。ま
た、バス調停回路２７１の動作についてもバス調停回路
２４１と同様であり、詳細な説明は省略する。

なお、上述した本発明実施例にあっては、コンピュータ
システムにおけるバスの使用権の調停について説明した
が、ＣＰＵ等のプロセッサによってバスを使用するシス
テムであれば、通信装置等の他のシステムであっても本
発明を適用することができる。

〔発明の効果〕

上述したように、本発明によれば、周辺装置から要求信
号が出力されたときに、バス調停手段によって動作クロ
ックの供給を止めてプロセッサの動作を停止させると共
に接続手段に対して指示を送ってバスの開放を行ってお
り、プロセッサに調停機能がない場合であってもバスの
使用権の調停を行うことができるので、実用的には極め
て有用である。

【図面の簡単な説明】

第１図は本発明のバス調停方式の原理ブロック図、第２
図は本発明の一実施例の構成図、 第３図は一実施例の動作説明図、 第４図及び第５図は一実施例の動作タイミング図、第６
図は別実施例の構成図、 第７図は従来例の構成図、 第８図は従来例の動作タイミング図である。 図において、 １１１はプロセッサ、 １２１はクロック発生手段、 １３１は接続手段、 １４１は周辺装置、 １５１はバス調停手段、 １９１はバス、 ２１１はＣＰＵ。 ２２１はクロック発生部、 ２３１はバスドライバ／レシーバ部、 ２４１．２７１はバス調停回路、 ２８１はデバイス、 ２９１はデータバス、 ２９３はアドレスバス、 ２９５はコントロールバスである。 不燈明（厚坦艷）口、７７図 第１図

Claims (1)

【特許請求の範囲】
1. （１）通常はバス（１９１）の使用権を有するプロセッ
   サ（１１１）と、 前記プロセッサ（１１１）に動作クロックを供給するク
   ロック発生手段（１２１）と、 前記プロセッサ（１１１）と前記バス（１９１）を接続
   して、データやアドレス及び各種の制御信号の入出力を
   行う接続手段（１３１）と、 前記バス（１９１）の使用に先立って要求信号を出力し
   、許可信号が返送されてきたときに前記バス（１９１）
   の使用権を獲得する周辺装置（１４１）と、 前記要求信号が入力されたときに、前記クロック発生手
   段（１２１）による動作クロックの供給動作を停止して
   前記プロセッサ（１１１）の動作を停止させると共に、
   前記接続手段（１３１）に指示を送って前記バス（１９
   １）を開放し、更に前記周辺装置（１４１）に対して前
   記許可信号を返送するバス調停手段（１５１）と、 を備えるように構成したことを特徴とするバス調停方式
   。