JPH0464176B2 - - Google Patents
Info
- Publication number
- JPH0464176B2 JPH0464176B2 JP58131667A JP13166783A JPH0464176B2 JP H0464176 B2 JPH0464176 B2 JP H0464176B2 JP 58131667 A JP58131667 A JP 58131667A JP 13166783 A JP13166783 A JP 13166783A JP H0464176 B2 JPH0464176 B2 JP H0464176B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dry etching
- conductive film
- etching
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001312 dry etching Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 111
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 26
- 238000002161 passivation Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
この発明は、MOSIC等の半導体素子のパツシ
ベーシヨン（表面安定化）等の絶縁層ドライエツ
チングの終点検出方法に関する。
ベーシヨン（表面安定化）等の絶縁層ドライエツ
チングの終点検出方法に関する。
(ロ) 従来の技術
従来、パツシベーシヨン・ドライエツチング
は、電極層上で、終点の判定が困難であるところ
から、その代替策として、スクライブラインのエ
ツチング状況を顕微鏡で見て、終点を判定してい
た。すなわち第１図に示すように、基体（Si層）
１に、SiO2層２を介して形成される電極３（た
とえばＡで形成）上に、CVDSiO2層４をパツ
シベーシヨン層として形成し、次に電極３上の
CVDSiO2層４にドライエツチングを施し、開口
部５を設ける際に、下地すなわち基体１がむき出
しになつている部分６にもドライエツチングを施
し、開口部７を作成し、エツチングが進行する
と、CVDSiO2層４から基体１へと処理面が進む。
このSi基体１のエツチングが進むと表面が荒れる
ので、この荒れ具合を顕微鏡で確認して、電極３
上のドライエツチングの終点を判定していた。
は、電極層上で、終点の判定が困難であるところ
から、その代替策として、スクライブラインのエ
ツチング状況を顕微鏡で見て、終点を判定してい
た。すなわち第１図に示すように、基体（Si層）
１に、SiO2層２を介して形成される電極３（た
とえばＡで形成）上に、CVDSiO2層４をパツ
シベーシヨン層として形成し、次に電極３上の
CVDSiO2層４にドライエツチングを施し、開口
部５を設ける際に、下地すなわち基体１がむき出
しになつている部分６にもドライエツチングを施
し、開口部７を作成し、エツチングが進行する
と、CVDSiO2層４から基体１へと処理面が進む。
このSi基体１のエツチングが進むと表面が荒れる
ので、この荒れ具合を顕微鏡で確認して、電極３
上のドライエツチングの終点を判定していた。
(ハ) 発明が解決しようとする課題
上記従来の終点検出方法では、素子自体のバラ
ツキにより、Si基体に生じる荒れ状態が区々とな
り、またスクライブラインもラフなものである
上、顕微鏡による肉眼判定であるところから精度
の高い判定がなせず、判定ミスが起こりやすいと
いう問題があつた。
ツキにより、Si基体に生じる荒れ状態が区々とな
り、またスクライブラインもラフなものである
上、顕微鏡による肉眼判定であるところから精度
の高い判定がなせず、判定ミスが起こりやすいと
いう問題があつた。
この発明は、上記問題点に着目してなされたも
のであつて、上記従来のドライエツチの終点検出
方法の欠点を解消し、肉眼視判定が不要であり、
しかも精度の高い終点検出が可能な絶縁層ドライ
エツチの終点検出方法を提供することを目的とし
ている。
のであつて、上記従来のドライエツチの終点検出
方法の欠点を解消し、肉眼視判定が不要であり、
しかも精度の高い終点検出が可能な絶縁層ドライ
エツチの終点検出方法を提供することを目的とし
ている。
(ニ) 課題を解決するための手段及び作用
この発明の絶縁層ドライエツチの終点検出方法
は、電極層上に絶縁層を形成する以前に、電極層
に並設して所定パターンの前記電極層、絶縁層よ
りもエツチングレートの大なる導電性皮膜層を形
成しておき、その後前記電極層、導電性皮膜層上
より絶縁層を形成し、続いてこの絶縁層にドライ
エツチングを施し、前記電極層への開口部を設け
る際に、導電性皮膜層への開口部をも形成し、こ
の導電性皮膜層へのドライエツチングにより、導
電性皮膜層がエツチングされるのを電気的に検出
するようにし、この電気的な検出出力により前記
絶縁層のドライエツチングの終点を検出するよう
にしている。
は、電極層上に絶縁層を形成する以前に、電極層
に並設して所定パターンの前記電極層、絶縁層よ
りもエツチングレートの大なる導電性皮膜層を形
成しておき、その後前記電極層、導電性皮膜層上
より絶縁層を形成し、続いてこの絶縁層にドライ
エツチングを施し、前記電極層への開口部を設け
る際に、導電性皮膜層への開口部をも形成し、こ
の導電性皮膜層へのドライエツチングにより、導
電性皮膜層がエツチングされるのを電気的に検出
するようにし、この電気的な検出出力により前記
絶縁層のドライエツチングの終点を検出するよう
にしている。
このドライエツチの終点検出方法では、電極層
及び導電性皮膜層（例えばポリシリコン層）上に
絶縁層（例えばパツシベーシヨン層）を形成した
後、電極層及び絶縁層上より、開口のためドライ
エツチングを開始する。ドライエツチングが進行
し、電極層及び導電性皮膜層まで開口が達する
と、導電性皮膜層のエツチングレートが電極層、
絶縁層のそれに比し大きいので、急速にエツチン
グが進行し、導電性皮膜層が細り、そして２分さ
れる。これを電気的に検出することにより、電極
層上の絶縁層のドライエツチ終点が検出される。
及び導電性皮膜層（例えばポリシリコン層）上に
絶縁層（例えばパツシベーシヨン層）を形成した
後、電極層及び絶縁層上より、開口のためドライ
エツチングを開始する。ドライエツチングが進行
し、電極層及び導電性皮膜層まで開口が達する
と、導電性皮膜層のエツチングレートが電極層、
絶縁層のそれに比し大きいので、急速にエツチン
グが進行し、導電性皮膜層が細り、そして２分さ
れる。これを電気的に検出することにより、電極
層上の絶縁層のドライエツチ終点が検出される。
(ホ) 実施例
以下、実施例により、この発明を詳細に説明す
る。
る。
第２図はこの発明が実施される半導体素子の断
面図である。同図において１１はSi基体、１２は
SiO2層、１３は第１のCVD（SiO2）層、１４はＡ
（アルミ）で形成される電極層、１５はSiO2
層１２上に形成されるポリシリコン層（導電性皮
膜層）である。１６はCVDSiO2層すなわちパツ
シベーシヨン層（絶縁層）である。なお１７はレ
ジストパターンである。
面図である。同図において１１はSi基体、１２は
SiO2層、１３は第１のCVD（SiO2）層、１４はＡ
（アルミ）で形成される電極層、１５はSiO2
層１２上に形成されるポリシリコン層（導電性皮
膜層）である。１６はCVDSiO2層すなわちパツ
シベーシヨン層（絶縁層）である。なお１７はレ
ジストパターンである。
ここに示した半導体素子では、図で明らかなよ
うにCVDSiO2層１６を形成する以前に、ドライ
エツチングモニタ用、すなわち終点検出用のとポ
リシリコン層１５を形成しており、マスク法によ
るドライエツチングにより、電極層１４上に、
CVDSiO2層１６を除去して開口部１８を形成す
る際に、ポリシリコン層１５上のCVDSiO2層１
６も除去して開口部１９を形成するようにしてい
る。そしてポリシリコン層１５及び開口部１８の
平面パターンは、第３図に示すように形成されて
いる。なお１４ａ，１４ｂはポリシリコン層１５
用の電極、１４ｃは他の半導体素子本来の電極で
ある。
うにCVDSiO2層１６を形成する以前に、ドライ
エツチングモニタ用、すなわち終点検出用のとポ
リシリコン層１５を形成しており、マスク法によ
るドライエツチングにより、電極層１４上に、
CVDSiO2層１６を除去して開口部１８を形成す
る際に、ポリシリコン層１５上のCVDSiO2層１
６も除去して開口部１９を形成するようにしてい
る。そしてポリシリコン層１５及び開口部１８の
平面パターンは、第３図に示すように形成されて
いる。なお１４ａ，１４ｂはポリシリコン層１５
用の電極、１４ｃは他の半導体素子本来の電極で
ある。
今、CVDSiO2層１６形成後のドライエツチン
グを行う場合を考えると、電極層１４，１４ａ，
１４ｂ，１４ｃ上のCVDSiO2層１６の除去が進
行し、開口部１８，１８ａ，１８ｂ，１８ｃが
徐々に形成される。と同時に、ポリシリコン層１
５上のCVDSiO2層１６，１３の除去も進行し、
開口部１９も徐々に形成される。エツチングによ
るCVDSiO2層１６，１３の除去が進行して、エ
ツチング面がそれぞれ電極層１４，SiO2層１２、
ポリシリコン層１５に達すると、ドライエツチン
グのエツチングレートはポリシリコン＞SiO2＞
Ａなので、ポリシリコン層１５のエツチングが
急激に進行し、第３図に示したポリシリコン層１
５は左右に分断される。従つて、通常エツチング
が終了するとされる所定時間エツチングを施した
後、電極１４ａ，１４ｂの電気抵抗を計測し、抵
抗値が大となつていれば、ドライエツチが終了し
ていると判定する。電気抵抗を計測する代わり
に、電極１４ａ，１４ｂ間に電流を流し、この電
流値を計測してもよい。
グを行う場合を考えると、電極層１４，１４ａ，
１４ｂ，１４ｃ上のCVDSiO2層１６の除去が進
行し、開口部１８，１８ａ，１８ｂ，１８ｃが
徐々に形成される。と同時に、ポリシリコン層１
５上のCVDSiO2層１６，１３の除去も進行し、
開口部１９も徐々に形成される。エツチングによ
るCVDSiO2層１６，１３の除去が進行して、エ
ツチング面がそれぞれ電極層１４，SiO2層１２、
ポリシリコン層１５に達すると、ドライエツチン
グのエツチングレートはポリシリコン＞SiO2＞
Ａなので、ポリシリコン層１５のエツチングが
急激に進行し、第３図に示したポリシリコン層１
５は左右に分断される。従つて、通常エツチング
が終了するとされる所定時間エツチングを施した
後、電極１４ａ，１４ｂの電気抵抗を計測し、抵
抗値が大となつていれば、ドライエツチが終了し
ていると判定する。電気抵抗を計測する代わり
に、電極１４ａ，１４ｂ間に電流を流し、この電
流値を計測してもよい。
第４図はこの発明を実施するためのCDE（ケミ
カル、ドライ、エツチヤ）装置の概略図である。
前述した実施例では、所定時間をかけてのドライ
エツチングの後、ポリシリコン層のモニタ電極間
の抵抗あるいは電流等を計測して終点検出を行う
ものであるが、第４図に示したCDE装置では、
ドライエツチングの進行と同時に終点検出をなし
得るものである。
カル、ドライ、エツチヤ）装置の概略図である。
前述した実施例では、所定時間をかけてのドライ
エツチングの後、ポリシリコン層のモニタ電極間
の抵抗あるいは電流等を計測して終点検出を行う
ものであるが、第４図に示したCDE装置では、
ドライエツチングの進行と同時に終点検出をなし
得るものである。
第４図においてCDE装置２０は、ドライエツ
チングを進行する本体部２１とリアクトチヤンバ
２２とから構成されており、リアクトチヤンバ２
２内にはモニタホルダ（図示せず）が設けられ
て、モニタ用のポリシリコン層を含むウエハ２３
が収納されており、ポリシリコン層の両電極が予
めモニタホルダにより本体部２１に接続されてお
り、ドライエツチング開始と同時にポリシリコン
層に電流が流れるようになつている。
チングを進行する本体部２１とリアクトチヤンバ
２２とから構成されており、リアクトチヤンバ２
２内にはモニタホルダ（図示せず）が設けられ
て、モニタ用のポリシリコン層を含むウエハ２３
が収納されており、ポリシリコン層の両電極が予
めモニタホルダにより本体部２１に接続されてお
り、ドライエツチング開始と同時にポリシリコン
層に電流が流れるようになつている。
このCDE装置２０を用いてドライエツチング
を進めると、エツチング進行でポリシリコン層の
パターンが切断される。パターンが切断されると
電流が流れなくなるので、これにより本体部２１
の作動を停止し、ドライエツチングを自動的に終
了させる。
を進めると、エツチング進行でポリシリコン層の
パターンが切断される。パターンが切断されると
電流が流れなくなるので、これにより本体部２１
の作動を停止し、ドライエツチングを自動的に終
了させる。
なお、上記実施例のモニタ用のポリシリコン層
は、ウエハ内のモニタ用チツプのみに設けてもよ
いし、また全てのチツプに設けてもよい。
は、ウエハ内のモニタ用チツプのみに設けてもよ
いし、また全てのチツプに設けてもよい。
また、上記実施例のポリシリコン層はMOSIC
の場合ゲート用にポリシリコン層を形成する工程
があるので、ゲート用とともにモニタ用のポリシ
リコン層のパターンを形成できるので、特にモニ
タ用のポリシリコン層を形成するための工程を増
加する必要がない。
の場合ゲート用にポリシリコン層を形成する工程
があるので、ゲート用とともにモニタ用のポリシ
リコン層のパターンを形成できるので、特にモニ
タ用のポリシリコン層を形成するための工程を増
加する必要がない。
(ヘ) 発明の効果
以上のように、この発明によれば、絶縁層を形
成する以前に、電極層とともに、電極層、絶縁層
よりエツチングレートの大きい導電性皮膜層を形
成しておき、電極層部への開口部をドライエツチ
ングで形成する際に、導電性皮膜層へのドライエ
ツチングを行い、エツチングの進行により導電性
皮膜層がエツチングされるのを電気的に検出する
ものであるから、目視による判断等を要せず、確
実に終点を検出することができ、パツシベーシヨ
ン層等、絶縁層のエツチング不良の検出精度が向
上する。
成する以前に、電極層とともに、電極層、絶縁層
よりエツチングレートの大きい導電性皮膜層を形
成しておき、電極層部への開口部をドライエツチ
ングで形成する際に、導電性皮膜層へのドライエ
ツチングを行い、エツチングの進行により導電性
皮膜層がエツチングされるのを電気的に検出する
ものであるから、目視による判断等を要せず、確
実に終点を検出することができ、パツシベーシヨ
ン層等、絶縁層のエツチング不良の検出精度が向
上する。
また、従来方法では、パツシベーシヨン層が一
層の場合、精度はともかく終点検出が可能である
が、多層配線素子の場合には、層間絶縁層とパツ
シベーシヨン層とをSiO2層で形成しなければな
らないが、Si基体が一回のドライエツチングで荒
れてしまうので、２層目以上のSiO2層のエツチ
ングについては、終点検出が不可能であつたが、
この発明によれば、層毎にエツチングし切断する
ポリシリコン層を予め形成しておけば、実現可能
である。
層の場合、精度はともかく終点検出が可能である
が、多層配線素子の場合には、層間絶縁層とパツ
シベーシヨン層とをSiO2層で形成しなければな
らないが、Si基体が一回のドライエツチングで荒
れてしまうので、２層目以上のSiO2層のエツチ
ングについては、終点検出が不可能であつたが、
この発明によれば、層毎にエツチングし切断する
ポリシリコン層を予め形成しておけば、実現可能
である。
なお、２層配線素子では、層間絶縁層が１層の
みでよいためパツシベーシヨン層のエツチングに
対する終点検出用ポリシリコン層も基体上に形成
されるSiO2層上に形成してもよい。
みでよいためパツシベーシヨン層のエツチングに
対する終点検出用ポリシリコン層も基体上に形成
されるSiO2層上に形成してもよい。
第１図は従来のパツシベーシヨン・ドライエツ
チの終点検出方法を説明するための図、第２図は
この発明が実施される半導体素子の断面図、第３
図は同半導体素子のポリシリコン層等のパターン
例を示す図、第４図はこの発明の実施に使用され
るケミカルドライエツチヤ装置の概略図である。 １２……SiO2層、１４……電極層、１５……
ポリシリコン層、１６……CVDSiO2層、１８，
１９……開口部。
チの終点検出方法を説明するための図、第２図は
この発明が実施される半導体素子の断面図、第３
図は同半導体素子のポリシリコン層等のパターン
例を示す図、第４図はこの発明の実施に使用され
るケミカルドライエツチヤ装置の概略図である。 １２……SiO2層、１４……電極層、１５……
ポリシリコン層、１６……CVDSiO2層、１８，
１９……開口部。
Claims (1)
- １ 電極層上に絶縁層を形成する以前に、電極層
に並設して所定パターンの前記電極層、絶縁層よ
りもエツチングレートの大なる導電性皮膜層を形
成しておき、その後前記電極層、導電性皮膜層上
より絶縁層を形成し、続いてこの絶縁層にドライ
エツチングを施し、前記電極層への開口部を設け
る際に、導電性皮膜層への開口部をも形成し、こ
の導電性皮膜層へのドライエツチングにより、導
電性皮膜層がエツチングされるのを電気的に検出
するようにし、この電気的な検出出力により前記
絶縁層のドライエツチングの終点を検出するよう
にした絶縁層ドライエツチの終点検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13166783A JPS6022323A (ja) | 1983-07-18 | 1983-07-18 | 絶縁層ドライエツチの終点検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13166783A JPS6022323A (ja) | 1983-07-18 | 1983-07-18 | 絶縁層ドライエツチの終点検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022323A JPS6022323A (ja) | 1985-02-04 |
| JPH0464176B2 true JPH0464176B2 (ja) | 1992-10-14 |
Family
ID=15063409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13166783A Granted JPS6022323A (ja) | 1983-07-18 | 1983-07-18 | 絶縁層ドライエツチの終点検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022323A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1486412B1 (en) | 2003-06-10 | 2014-05-07 | Campagnolo S.R.L. | Bicycle pedal crank |
| EP2110302A1 (en) | 2003-06-11 | 2009-10-21 | CAMPAGNOLO S.r.l. | Bicycle component |
| ATE523419T1 (de) | 2006-02-14 | 2011-09-15 | Campagnolo Srl | Fahrradtretkurbel und herstellungsmethode für eine derartige tretkurbel |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587437A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of detecting completion of dry etching |
| JPS5713745A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Detecting method for ion etching finishing point |
| JPS57118644A (en) * | 1981-01-16 | 1982-07-23 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1983
- 1983-07-18 JP JP13166783A patent/JPS6022323A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587437A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of detecting completion of dry etching |
| JPS5713745A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Detecting method for ion etching finishing point |
| JPS57118644A (en) * | 1981-01-16 | 1982-07-23 | Seiko Epson Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6022323A (ja) | 1985-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121156A (en) | Contact monitor, method of forming same and method of analyzing contact-, via-and/or trench-forming processes in an integrated circuit | |
| US7772590B2 (en) | Metal comb structures, methods for their fabrication and failure analysis | |
| US5788869A (en) | Methodology for in situ etch stop detection and control of plasma etching process and device design to minimize process chamber contamination | |
| JPH0464176B2 (ja) | ||
| US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
| US6518591B1 (en) | Contact monitor, method of forming same and method of analizing contact-, via- and/or trench-forming processes in an integrated circuit | |
| US6274396B1 (en) | Method of manufacturing calibration wafers for determining in-line defect scan tool sensitivity | |
| JPH01119037A (ja) | 半導体装置の故障解析方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JP2880974B2 (ja) | 半導体装置の製造方法 | |
| JP4569058B2 (ja) | 陽極接合基板の評価方法 | |
| JPS6057225B2 (ja) | 半導体装置の試験方法 | |
| KR100486219B1 (ko) | 반도체제조공정모니터링패턴 | |
| KR100293828B1 (ko) | 반도체 소자의 패턴 손상 검출방법 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JP2576245B2 (ja) | 半導体圧力センサの製造方法 | |
| JP3751396B2 (ja) | 絶縁膜の評価方法 | |
| KR100536804B1 (ko) | 폴리이미드 패시베이션 공정의 모니터링 방법 | |
| JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| JP2003229427A (ja) | 模擬配線パターンとこれを用いた半導体素子の評価試験方法 | |
| JPH0364915A (ja) | 絶縁膜のエッチング方法 | |
| JP2003258048A (ja) | 電気的異物検出方法及び半導体装置 | |
| CN100514058C (zh) | 酸槽与反应槽稳定度的侦测方法 | |
| KR20050066170A (ko) | 반도체 소자의 불량분석 방법 |