JPS6022323A - 絶縁層ドライエツチの終点検出方法 - Google Patents
絶縁層ドライエツチの終点検出方法Info
- Publication number
- JPS6022323A JPS6022323A JP13166783A JP13166783A JPS6022323A JP S6022323 A JPS6022323 A JP S6022323A JP 13166783 A JP13166783 A JP 13166783A JP 13166783 A JP13166783 A JP 13166783A JP S6022323 A JPS6022323 A JP S6022323A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dry etching
- passivation
- etching
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＭＯＳ Ｉ Ｃ等の半導体素子のパッシベ
ーション（表面安定化）のドライエツチングの終点検出
方法に関する。
ーション（表面安定化）のドライエツチングの終点検出
方法に関する。
従来、パッシベーション・ドライエツチングは、電極層
上で、終点の判定が困難であるところから、その代替策
として、スクライブラインのエツチング状況を顕微鏡で
見て、終点を判定していた。すなわち第１図に示すよう
に、基体（３１層）１ムこ、Ｓｉ０２層２を介して形成
される電極３ （たとえｌばＡＡで形成）上に、ＣＶＤ
５ｊ０２層４をパッシベーション層として形成し、次に
電極３上のＣＶＤＳｉ０２層４にドライエンチングを施
し、開口部５を設ける際に、下地すなわち基体１がむき
出しになっている部分６にもドライエンチングを施し、
開口部７を作成し、エツチングが進行すると、ＣＶＤ５
ｉ０２層４から基体１へと処理面が進む。このＳｉ基体
１のエツチングが進むと表面が荒れるので、この荒れ具
合を顕微鏡で確認して、電極３上のドライエツチングの
終点を判定していた。
上で、終点の判定が困難であるところから、その代替策
として、スクライブラインのエツチング状況を顕微鏡で
見て、終点を判定していた。すなわち第１図に示すよう
に、基体（３１層）１ムこ、Ｓｉ０２層２を介して形成
される電極３ （たとえｌばＡＡで形成）上に、ＣＶＤ
５ｊ０２層４をパッシベーション層として形成し、次に
電極３上のＣＶＤＳｉ０２層４にドライエンチングを施
し、開口部５を設ける際に、下地すなわち基体１がむき
出しになっている部分６にもドライエンチングを施し、
開口部７を作成し、エツチングが進行すると、ＣＶＤ５
ｉ０２層４から基体１へと処理面が進む。このＳｉ基体
１のエツチングが進むと表面が荒れるので、この荒れ具
合を顕微鏡で確認して、電極３上のドライエツチングの
終点を判定していた。
しかしながら、上記従来の終点検出方法では、素子自体
のバラツギにより、Ｓｉ基体に生じる荒れ状態が区々と
なり、またスクライブラインもラフなものである上、顕
微鏡による肉眼判定であるところから精度の高い判定が
なせず、判定ミスが起こりやすいという欠点があった。
のバラツギにより、Ｓｉ基体に生じる荒れ状態が区々と
なり、またスクライブラインもラフなものである上、顕
微鏡による肉眼判定であるところから精度の高い判定が
なせず、判定ミスが起こりやすいという欠点があった。
この発明の目的は、上記従来のドライエッチの終点検出
方法の欠点を解消し、肉眼視判定が不要であり、しかも
精度の高い終点検出が可能なパッシベーション・ドライ
エッチの終点検出方法を提供することである。
方法の欠点を解消し、肉眼視判定が不要であり、しかも
精度の高い終点検出が可能なパッシベーション・ドライ
エッチの終点検出方法を提供することである。
上記目的を達成するために、この発明は、電極層上にパ
ッシベーション層を形成する以前に、電極層に並設して
所定パターンのポリシリコン層を形成しておき、その後
前記電極層、ポリシリコン層上よりパッシベーション層
を形成し、続いてこのパッシベーション層にドライエツ
チングを施し、前記電極層への開口部を設ける際に、…
１記ポリシリコン層へのドライエツチングをも行う一方
、このポリシリコン層のドライエツチングによりポリシ
リコン層が２分されるのを電気的に検出するようにし、
この電気的検出出力によりドライエッチの終点を検出す
るようにしている。
ッシベーション層を形成する以前に、電極層に並設して
所定パターンのポリシリコン層を形成しておき、その後
前記電極層、ポリシリコン層上よりパッシベーション層
を形成し、続いてこのパッシベーション層にドライエツ
チングを施し、前記電極層への開口部を設ける際に、…
１記ポリシリコン層へのドライエツチングをも行う一方
、このポリシリコン層のドライエツチングによりポリシ
リコン層が２分されるのを電気的に検出するようにし、
この電気的検出出力によりドライエッチの終点を検出す
るようにしている。
以下、実施例により、この発明の詳細な説明する。
第２図はこの発明が実施される半導体素子の断面図であ
る。同図において１１はＳｔ基体、１２はＳｉＯ２層、
１３は第１のＣＶＤ （Ｓ ｉ ０２ ）層、１４はＡ
β（アルミ）で形成される電極層、１５はＳｉＯ２層１
２上に形成されるポリシリ・コン層である。１６はＣＶ
Ｄ５ ｉ ０２ 層すなわちパッシベーション層である
。なお１７はレジストパターンである。
る。同図において１１はＳｔ基体、１２はＳｉＯ２層、
１３は第１のＣＶＤ （Ｓ ｉ ０２ ）層、１４はＡ
β（アルミ）で形成される電極層、１５はＳｉＯ２層１
２上に形成されるポリシリ・コン層である。１６はＣＶ
Ｄ５ ｉ ０２ 層すなわちパッシベーション層である
。なお１７はレジストパターンである。
ここに示した半導体素子では、図で明らかなようにＣＶ
ＤＳｉ０２層１６を形成する以前に、ドライエツチング
モニタ用、すなわち終点検出用のポリシリコンＦｆ１５
を形成しており、マスク法によるドライエツチングによ
り、電極層１４上に、ＣＶＤ５ｉＯ２Ｊｉｉ１６を除去
して開口部１８を形成する際に、ポリシリコン層１５上
のＣＶＤ５４０２層１６も除去して開口部１９を形成す
るようにしている。そしてポリシリコン層１５及び開口
部１８の平面パターンは、第３図に示すように形成され
ている。なお１４ａ、１４ｂはポリシリコン層１５用の
電極、１４Ｃは他の半導体素子本来の電極である。
ＤＳｉ０２層１６を形成する以前に、ドライエツチング
モニタ用、すなわち終点検出用のポリシリコンＦｆ１５
を形成しており、マスク法によるドライエツチングによ
り、電極層１４上に、ＣＶＤ５ｉＯ２Ｊｉｉ１６を除去
して開口部１８を形成する際に、ポリシリコン層１５上
のＣＶＤ５４０２層１６も除去して開口部１９を形成す
るようにしている。そしてポリシリコン層１５及び開口
部１８の平面パターンは、第３図に示すように形成され
ている。なお１４ａ、１４ｂはポリシリコン層１５用の
電極、１４Ｃは他の半導体素子本来の電極である。
今、ＣＶＤＣＶＤＳ１０２Ｊ形成後のドライエツチング
を行う場合を考えると、電極ｆｆ１１４（１４ａ、１４
ｂ、１４ｃ）上のＣＶＤＳｉＯ２層１６の除去が進行し
、開口部１Ｂ（１８ａ、１８ｂ、１８ｃ）が徐々に形成
される。と同時に、ポリシリコン旧１５上のＣＶＤ５ｉ
０２眉１６．１３の除去も進行し、開口部１９も徐々に
形成される。
を行う場合を考えると、電極ｆｆ１１４（１４ａ、１４
ｂ、１４ｃ）上のＣＶＤＳｉＯ２層１６の除去が進行し
、開口部１Ｂ（１８ａ、１８ｂ、１８ｃ）が徐々に形成
される。と同時に、ポリシリコン旧１５上のＣＶＤ５ｉ
０２眉１６．１３の除去も進行し、開口部１９も徐々に
形成される。
エツチングによるＣＶＤ５ ｉ ０２１画１６．１３の
除去が進行して、エツチング面がそれぞれ電極層１４．
５ｉ０２１栖１２、ポリシリコン層１５に達すると、ド
ライエツチングのエツチングレートはポリシリコン＞５
ｉ０２＞Ａｎ！なので、ポリシリコン層１５のエツチン
グが急激に進行し、第３図に示したポリシリコン層１５
は左右に分断される。
除去が進行して、エツチング面がそれぞれ電極層１４．
５ｉ０２１栖１２、ポリシリコン層１５に達すると、ド
ライエツチングのエツチングレートはポリシリコン＞５
ｉ０２＞Ａｎ！なので、ポリシリコン層１５のエツチン
グが急激に進行し、第３図に示したポリシリコン層１５
は左右に分断される。
従って、通常エツチングが終了するとされる所定時間エ
ツチングを施した後、電極１４ａ、１４ｂの電気抵抗を
計測し、抵抗値が大となっていればドライエッチが終了
していると判定する。電気抵抗′を計測する代わりに、
電極１４ａ、１４ｂ間に電流を流し、この電流値を計測
してもよい。
ツチングを施した後、電極１４ａ、１４ｂの電気抵抗を
計測し、抵抗値が大となっていればドライエッチが終了
していると判定する。電気抵抗′を計測する代わりに、
電極１４ａ、１４ｂ間に電流を流し、この電流値を計測
してもよい。
第４図はこの発明を実施するためのＣＤＥ （ケミカル
、ドライ、エラチャ）装置の概略図である。
、ドライ、エラチャ）装置の概略図である。
前述した実施例では、所定時間をかｔノでのドライエツ
チングの後、ポリシリコン層のモニタ電極間の抵抗ある
いは電流等を計測して終点検出を行うものであるが、第
４図に示したＣＤＥ装置では、ドライエツチングの進行
と同時に終点検出をなし得るものである。
チングの後、ポリシリコン層のモニタ電極間の抵抗ある
いは電流等を計測して終点検出を行うものであるが、第
４図に示したＣＤＥ装置では、ドライエツチングの進行
と同時に終点検出をなし得るものである。
第４図においてＣＩ）Ｅ装置２０は、ドライエツチング
を進行する本体部２１とリアクトチャンバ２２とから構
成されており、リアクトチャンバ２２内には、モニタホ
ルダ（図示せず）が設けられて、モニタ用のポリシリコ
ン層を含むウェハ２３が収納されており、ポリシリコン
層の両電極が予めモニタホルダにより本体部２１に接続
されており、ドライエツチング開始と同時にポリシリコ
ン層に電流が流れるようになっている。
を進行する本体部２１とリアクトチャンバ２２とから構
成されており、リアクトチャンバ２２内には、モニタホ
ルダ（図示せず）が設けられて、モニタ用のポリシリコ
ン層を含むウェハ２３が収納されており、ポリシリコン
層の両電極が予めモニタホルダにより本体部２１に接続
されており、ドライエツチング開始と同時にポリシリコ
ン層に電流が流れるようになっている。
このＣＤＥ装置２０を用し）でドライエツチングを進め
ると、エツチング進行でポリシリコン層のパターンが切
断される。パターンが切断されると電流が流れなくなる
ので、これにより本体部２１の作動を停止し、ドライエ
ツチングを自動的に終了させる。
ると、エツチング進行でポリシリコン層のパターンが切
断される。パターンが切断されると電流が流れなくなる
ので、これにより本体部２１の作動を停止し、ドライエ
ツチングを自動的に終了させる。
なお、上記実施例のモニタ用のポリシリコン層は、ウェ
ハ内のモニタ用チップのみに設けてもよいし、また全て
のチップに設けてもよい。
ハ内のモニタ用チップのみに設けてもよいし、また全て
のチップに設けてもよい。
また上記実施例のポリシリコン層はＭＯ３ＩＣの場合ゲ
ート用にポリシリコン層を形成する工程があるので、ゲ
ート用とともにモニタ用のポリシリコン層のパターンを
形成できるので、特にモニタ用のポリシリコン層を形成
するための工程を増加する必要がない。
ート用にポリシリコン層を形成する工程があるので、ゲ
ート用とともにモニタ用のポリシリコン層のパターンを
形成できるので、特にモニタ用のポリシリコン層を形成
するための工程を増加する必要がない。
以上のように、この発明によれば、パッシベーション層
を形成する以前に、電極層とともにポリシリコン層を形
成しておき、電極層部への開口部をドライエツチングで
形成する際に、ポリシリコン層へのドライエツチングを
行い、エツチングの進行により、ポリシリコン層が２分
されるのを電気的に検出するものであるから、目視によ
る判断等を要せず、確実に終点を検出することができ、
エツチング不良の検出精度が向上する。
を形成する以前に、電極層とともにポリシリコン層を形
成しておき、電極層部への開口部をドライエツチングで
形成する際に、ポリシリコン層へのドライエツチングを
行い、エツチングの進行により、ポリシリコン層が２分
されるのを電気的に検出するものであるから、目視によ
る判断等を要せず、確実に終点を検出することができ、
エツチング不良の検出精度が向上する。
また従来方法では、パッシベーション層が一層の場合、
精度はともかく終点検出が可能であるが、多層配線素子
の場合には、眉間絶縁層とパッシベーション層とを５ｉ
Ｏ２Ｆｔで形成しなければならないが、Ｓｉ基体が一回
のドライエツチングで荒れてしまうので、２層目以上の
ｓ ｉ ０２ Ｍのエツチングについては、終点検出が
不可能であったが、この発明によれば、層毎にエツチン
グし切断するポリシリコン層を予め形成しておけば、実
現可能である。
精度はともかく終点検出が可能であるが、多層配線素子
の場合には、眉間絶縁層とパッシベーション層とを５ｉ
Ｏ２Ｆｔで形成しなければならないが、Ｓｉ基体が一回
のドライエツチングで荒れてしまうので、２層目以上の
ｓ ｉ ０２ Ｍのエツチングについては、終点検出が
不可能であったが、この発明によれば、層毎にエツチン
グし切断するポリシリコン層を予め形成しておけば、実
現可能である。
なお、２Ｎ配線素子では、眉間絶縁層が１層のみでよい
ためパッシベーション層のエツチングに対する終点検出
用ポリシリコン層も基体上に形成される５ｉｏ２層上に
形成してもよい。
ためパッシベーション層のエツチングに対する終点検出
用ポリシリコン層も基体上に形成される５ｉｏ２層上に
形成してもよい。
第１図は従来のバンシベーション・ドライエ・ノチの終
点検出方法を説明するための図、第２図はこの発明が実
施される半導体素子の断面図、第３図は同半導体素子の
ポリシリコン層等のパターン例を示す図、第４図はこの
発明の実施に使用されるケミカルドライエラチャ装置の
概略図である。 １２：ＳｉＯ２層、 １４：電極層、 １５：ポリシリコン層、 １６ ： ＣＶＤ５４０２層、 １８・１９：開口部、 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第１図 １ 第２図 第３図 第４図
点検出方法を説明するための図、第２図はこの発明が実
施される半導体素子の断面図、第３図は同半導体素子の
ポリシリコン層等のパターン例を示す図、第４図はこの
発明の実施に使用されるケミカルドライエラチャ装置の
概略図である。 １２：ＳｉＯ２層、 １４：電極層、 １５：ポリシリコン層、 １６ ： ＣＶＤ５４０２層、 １８・１９：開口部、 特許出願人 ローム株式会社 代理人 弁理士 中 村 茂 信 第１図 １ 第２図 第３図 第４図
Claims (1)
- （１）電極層上にパッシベーション層を形成する以前に
、電極層に並設して所定パターンのポリシリコン層を形
成しておき、その後前記電極層、ポリシリコン層上より
パッシベーション層を形成し、続いてこのパッシベーシ
ョン層にドライエツチングを施し、前記電極層への開口
部を設ける際に、前記ポリシリコン層への開口部をも形
成し、このポリシリコン層へのドライエツチングにより
、ポリシリコン層が２分されるのを電気的に検出するよ
うにし、この電気的な検出出力によりドライエツチング
の終点を検出するようにしたパッシベーション・ドライ
エッチの終点検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13166783A JPS6022323A (ja) | 1983-07-18 | 1983-07-18 | 絶縁層ドライエツチの終点検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13166783A JPS6022323A (ja) | 1983-07-18 | 1983-07-18 | 絶縁層ドライエツチの終点検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022323A true JPS6022323A (ja) | 1985-02-04 |
| JPH0464176B2 JPH0464176B2 (ja) | 1992-10-14 |
Family
ID=15063409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13166783A Granted JPS6022323A (ja) | 1983-07-18 | 1983-07-18 | 絶縁層ドライエツチの終点検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022323A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005001662A (ja) * | 2003-06-11 | 2005-01-06 | Campagnolo Spa | 自転車構成部品およびその製造方法 |
| US8707823B2 (en) | 2003-06-10 | 2014-04-29 | Campagnolo S.R.L. | Bicycle component and method for making such a component |
| US8863616B2 (en) | 2006-02-14 | 2014-10-21 | Campagnolo S.R.L. | Bicycle pedal crank, intermediate product and method for manufacturing such a pedal crank |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587437A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of detecting completion of dry etching |
| JPS5713745A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Detecting method for ion etching finishing point |
| JPS57118644A (en) * | 1981-01-16 | 1982-07-23 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1983
- 1983-07-18 JP JP13166783A patent/JPS6022323A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587437A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of detecting completion of dry etching |
| JPS5713745A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Detecting method for ion etching finishing point |
| JPS57118644A (en) * | 1981-01-16 | 1982-07-23 | Seiko Epson Corp | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8707823B2 (en) | 2003-06-10 | 2014-04-29 | Campagnolo S.R.L. | Bicycle component and method for making such a component |
| JP2005001662A (ja) * | 2003-06-11 | 2005-01-06 | Campagnolo Spa | 自転車構成部品およびその製造方法 |
| US8024993B2 (en) | 2003-06-11 | 2011-09-27 | Campagnolo, S.R.L. | Bicycle component and method for manufacturing such a component |
| US10105916B2 (en) | 2003-06-11 | 2018-10-23 | Campagnolo S.R.L. | Bicycle component and method for manufacturing such a component |
| US8863616B2 (en) | 2006-02-14 | 2014-10-21 | Campagnolo S.R.L. | Bicycle pedal crank, intermediate product and method for manufacturing such a pedal crank |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0464176B2 (ja) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1981000646A1 (en) | Device manufacture involving pattern delineation in thin layers | |
| JPS6022323A (ja) | 絶縁層ドライエツチの終点検出方法 | |
| JPH0590216A (ja) | 半導体装置の製造方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPH10270512A (ja) | 半導体装置の製造方法 | |
| JP2943399B2 (ja) | 半導体集積回路 | |
| JPS6057225B2 (ja) | 半導体装置の試験方法 | |
| JPS63115331A (ja) | ピンホールの検査方法 | |
| JPH0758082A (ja) | コンタクト構造のオーバエッチング量測定方法 | |
| JPS61242024A (ja) | エツチング終点検出方法 | |
| JP2003100831A (ja) | シリコンウエーハの評価方法 | |
| JPH113882A (ja) | コンタクトホール形成のための層間絶縁膜のエッチング方法 | |
| JPH06302767A (ja) | テストパターン | |
| KR100293828B1 (ko) | 반도체 소자의 패턴 손상 검출방법 | |
| US20030102474A1 (en) | Semiconductor device for detecting gate defects | |
| JP2003258048A (ja) | 電気的異物検出方法及び半導体装置 | |
| KR100204536B1 (ko) | 반도체 장치의 미세패턴 검사방법 | |
| KR19980067203A (ko) | 반도체 장치의 스페이서 형성방법 | |
| JP2000223543A (ja) | 半導体製造工程におけるＦｉｅｌｄパターン欠陥検出方法 | |
| JPH0810687B2 (ja) | 半導体装置の製造方法 | |
| JPS6282305A (ja) | 鍍膜厚測定用モニタパタ−ン | |
| JP2002324782A (ja) | 半導体装置のエッチング検査方法、およびエッチング検査装置 | |
| JPS63227032A (ja) | マスク合わせずれの検出方法 | |
| JPH08148467A (ja) | コンタクトホールの形成方法 |