JPH0463463A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0463463A JPH0463463A JP2176547A JP17654790A JPH0463463A JP H0463463 A JPH0463463 A JP H0463463A JP 2176547 A JP2176547 A JP 2176547A JP 17654790 A JP17654790 A JP 17654790A JP H0463463 A JPH0463463 A JP H0463463A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mounting surface
- wiring board
- semiconductor device
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 229920005989 resin Polymers 0.000 title claims abstract description 76
- 239000011347 resin Substances 0.000 title claims abstract description 76
- 239000008188 pellet Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000001721 transfer moulding Methods 0.000 claims description 22
- 230000002950 deficient Effects 0.000 abstract 2
- 239000012530 fluid Substances 0.000 description 18
- 238000007789 sealing Methods 0.000 description 18
- 230000007547 defect Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000009969 flowable effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置に関し、特に、実装面
に複数個の半導体ペレットを搭載する配線基板をトラン
スファモールド法で形成された樹脂で封止する樹脂封止
型半導体装置に適用して有効な技術に関するものである
。
に複数個の半導体ペレットを搭載する配線基板をトラン
スファモールド法で形成された樹脂で封止する樹脂封止
型半導体装置に適用して有効な技術に関するものである
。
実装密度を高める目的で、マルチチップモジュール構造
を採用する樹脂封止型半導体装置の研究開発が進められ
ている。この種の樹脂封止型半導体装置は実装面に裸の
半導体ペレットを複数個搭載した小型基板（ドータボー
ド）を樹脂で封止した構造で構成される。半導体ペレッ
トの素子形成面に配置された外部端子（ポンディングパ
ッド）は小型基板の実装面に配置された配線にボンディ
ングワイヤを介して電気的に接続される。小型基板はタ
ブ上に配置され、小型基板の実装面に配置された配線は
インナーリードにボンディングワイヤを介して電気的に
接続される。
を採用する樹脂封止型半導体装置の研究開発が進められ
ている。この種の樹脂封止型半導体装置は実装面に裸の
半導体ペレットを複数個搭載した小型基板（ドータボー
ド）を樹脂で封止した構造で構成される。半導体ペレッ
トの素子形成面に配置された外部端子（ポンディングパ
ッド）は小型基板の実装面に配置された配線にボンディ
ングワイヤを介して電気的に接続される。小型基板はタ
ブ上に配置され、小型基板の実装面に配置された配線は
インナーリードにボンディングワイヤを介して電気的に
接続される。
前記半導体ペレット、小型基板等を封止する樹脂はトラ
ンスファモールド法で形成される。トランスファモール
ド法は、半導体ペレットを搭載した小型基板、リードフ
レーム等を封止用金型のキャビティ内部に配置し、この
キャビティ内部にレジンゲートから流動性樹脂を注入し
、この流動性樹脂を硬化する封止方法である。
ンスファモールド法で形成される。トランスファモール
ド法は、半導体ペレットを搭載した小型基板、リードフ
レーム等を封止用金型のキャビティ内部に配置し、この
キャビティ内部にレジンゲートから流動性樹脂を注入し
、この流動性樹脂を硬化する封止方法である。
このように構成される樹脂封止型半導体装置はアウター
リードを介してプリント配線基板、マザーボード等の配
線基板の実装面上に実装される。
リードを介してプリント配線基板、マザーボード等の配
線基板の実装面上に実装される。
なお、前述の樹脂封止型半導体装置については、例えば
日経マイクロデバイセス、１９８９年１２号、第３２頁
乃至第４０頁に記載される。
日経マイクロデバイセス、１９８９年１２号、第３２頁
乃至第４０頁に記載される。
前述のマルチチップモジュール構造を採用する樹脂封止
型半導体装置の小型基板の外径（平面）サイズは樹脂の
外径（平面）サイズに近い大きな寸法で構成される。イ
ンナーリードの樹脂内での引き回しに比べて、小型基板
の実装面に配置される配線が微細加工や多層配線構造を
可能とし、配線自体の占有面積や配線長を低減し、浮遊
容量を低減できるので、高速性能に優れた点において、
前述の小型基板の外径サイズが大きく設定される６また
、小型基板は、同様な理由に基づき、多ピン化に優れた
点において、外径サイズが大きく設定される。このよう
に構成される樹脂封止型半導体装置は、トランスファモ
ールド法に基づく樹脂封止の際、レジンゲートを中心と
し、封止用金型のキャビティ内部の上側、下側の夫々の
間を実質的に小型基板で遮蔽し、樹脂注入時の流動性樹
脂の注入経路が２分割される。封止用金型の開発に際し
ては、封止用金型の上型と小型基板の実装面とで規定さ
れるキャビティ内部の上側、封止用金型の下型と小型基
板の裏面（タブ下面）とで規定されるキャビティ内部の
下側の夫々の樹脂の充填量（体積）を均一にする設計が
なされる。つまり、封止用金型は、キャビティ内部の上
側、下側の夫々の流動性樹脂の充填速度を均一化し、キ
ャビティ内部のボイドの発生を防止する目的で設計され
る。
型半導体装置の小型基板の外径（平面）サイズは樹脂の
外径（平面）サイズに近い大きな寸法で構成される。イ
ンナーリードの樹脂内での引き回しに比べて、小型基板
の実装面に配置される配線が微細加工や多層配線構造を
可能とし、配線自体の占有面積や配線長を低減し、浮遊
容量を低減できるので、高速性能に優れた点において、
前述の小型基板の外径サイズが大きく設定される６また
、小型基板は、同様な理由に基づき、多ピン化に優れた
点において、外径サイズが大きく設定される。このよう
に構成される樹脂封止型半導体装置は、トランスファモ
ールド法に基づく樹脂封止の際、レジンゲートを中心と
し、封止用金型のキャビティ内部の上側、下側の夫々の
間を実質的に小型基板で遮蔽し、樹脂注入時の流動性樹
脂の注入経路が２分割される。封止用金型の開発に際し
ては、封止用金型の上型と小型基板の実装面とで規定さ
れるキャビティ内部の上側、封止用金型の下型と小型基
板の裏面（タブ下面）とで規定されるキャビティ内部の
下側の夫々の樹脂の充填量（体積）を均一にする設計が
なされる。つまり、封止用金型は、キャビティ内部の上
側、下側の夫々の流動性樹脂の充填速度を均一化し、キ
ャビティ内部のボイドの発生を防止する目的で設計され
る。
しかしながら、キャビティ内部の上側は、流動性樹脂の
注入の際に、小型基板の実装面に搭載された半導体ペレ
ットが突起となり、流動性樹脂の注入経路の障害となる
ので、キャビティ内部の下側に比べて流動性樹脂の充填
速度が遅くなる。また、この種の樹脂封止型半導体装置
は顧客のニズに応じて内蔵する半導体ペレットの機種や
搭載数を変えることができるので、キャビティ内部の上
側は、半導体ペレットのサイズの変化や搭載数の変化に
したがって流動性樹脂の充填量が変化し、キャビティ内
部の下側に比べて、流動性樹脂の充填速度が変化する。
注入の際に、小型基板の実装面に搭載された半導体ペレ
ットが突起となり、流動性樹脂の注入経路の障害となる
ので、キャビティ内部の下側に比べて流動性樹脂の充填
速度が遅くなる。また、この種の樹脂封止型半導体装置
は顧客のニズに応じて内蔵する半導体ペレットの機種や
搭載数を変えることができるので、キャビティ内部の上
側は、半導体ペレットのサイズの変化や搭載数の変化に
したがって流動性樹脂の充填量が変化し、キャビティ内
部の下側に比べて、流動性樹脂の充填速度が変化する。
このため、樹脂封止型半導体装置は、流動性樹脂の注入
の際にキャビティ内部の上側、下側の夫々の流動性樹脂
の充填速度に差が生じ、この充填速度の遅い方に空気が
残リポイドが発生するので、不良が多発する。
の際にキャビティ内部の上側、下側の夫々の流動性樹脂
の充填速度に差が生じ、この充填速度の遅い方に空気が
残リポイドが発生するので、不良が多発する。
また、前述の樹脂封止型半導体装置は、小型基板の実装
面上にボンディングワイヤが配置されるので、流動性樹
脂の注入経路中にボンディングワイヤの全域が存在する
。このため、樹脂封止型半導体装置は、流動性樹脂の注
入の際に、流動性樹脂の主流でボンディングワイヤに応
力が生じ、隣接するボンディングワイヤ間が短絡するの
で、不良が多発する。
面上にボンディングワイヤが配置されるので、流動性樹
脂の注入経路中にボンディングワイヤの全域が存在する
。このため、樹脂封止型半導体装置は、流動性樹脂の注
入の際に、流動性樹脂の主流でボンディングワイヤに応
力が生じ、隣接するボンディングワイヤ間が短絡するの
で、不良が多発する。
本発明の目的は、マルチチップモジュール構造を採用す
る樹脂封止型半導体装置において、ボイドの発生に基づ
く不良を低減することが可能な技術を提供することにあ
る。
る樹脂封止型半導体装置において、ボイドの発生に基づ
く不良を低減することが可能な技術を提供することにあ
る。
本発明の他の目的は、マルチチップモジュール構造を採
用する樹脂封止型半導体装置において、前記目的を達成
すると共に、ワイヤ間の短絡に基づく不良を低減するこ
とが可能な技術を提供することにある。
用する樹脂封止型半導体装置において、前記目的を達成
すると共に、ワイヤ間の短絡に基づく不良を低減するこ
とが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
（１）実装面に複数個の半導体ペレットが搭載された配
線基板をトランスファモールド法で形成された樹脂で封
止する樹脂封止型半導体装置において、前記配線基板の
実装面に、この実装面からの深さが前記半導体ペレット
の厚さに比べて大きい凹部を構成し、この配線基板の実
装面の凹部に。
線基板をトランスファモールド法で形成された樹脂で封
止する樹脂封止型半導体装置において、前記配線基板の
実装面に、この実装面からの深さが前記半導体ペレット
の厚さに比べて大きい凹部を構成し、この配線基板の実
装面の凹部に。
前記半導体ペレットを搭載する。
（２）前記手段（１）の半導体ペレットの表面に形成さ
れる外部端子は、前記配線基板の実装面に形成された配
線にボンディングワイヤを介して電気的に接続される。
れる外部端子は、前記配線基板の実装面に形成された配
線にボンディングワイヤを介して電気的に接続される。
（３）実装面に複数個の半導体ペレットが搭載された配
線基板をトランスファモールド法で形成された樹脂で封
止する樹脂封止型半導体装置において、前記配線基板の
実装面に、この実装面から深さ方向に向って形成された
凹部を構成し、この配線基板の実装面の凹部内に、前記
半導体ペレットを搭載すると共に、この半導体ペレット
の表面に形成された外部端子と配線基板の配線とを電気
的に接続するボンディングワイヤを配置する。
線基板をトランスファモールド法で形成された樹脂で封
止する樹脂封止型半導体装置において、前記配線基板の
実装面に、この実装面から深さ方向に向って形成された
凹部を構成し、この配線基板の実装面の凹部内に、前記
半導体ペレットを搭載すると共に、この半導体ペレット
の表面に形成された外部端子と配線基板の配線とを電気
的に接続するボンディングワイヤを配置する。
上述した手段（１）によれば、前記配線基板の実装面に
比べて、この実装面の凹部に搭載された半導体ペレット
の表面を低い位置に設定し、この配線基板の実装面を実
質的に平担化できるので、この配線基板の実装面側、そ
れと対向する配線基板の裏面側の夫々においてトランス
ファモールド法で形成される樹脂の充填体積を均一化し
く樹脂の充填時の速度差を低減し）、ボイドの発生に基
づく樹脂封止型半導体装置の不良を低減できる。
比べて、この実装面の凹部に搭載された半導体ペレット
の表面を低い位置に設定し、この配線基板の実装面を実
質的に平担化できるので、この配線基板の実装面側、そ
れと対向する配線基板の裏面側の夫々においてトランス
ファモールド法で形成される樹脂の充填体積を均一化し
く樹脂の充填時の速度差を低減し）、ボイドの発生に基
づく樹脂封止型半導体装置の不良を低減できる。
上述した手段（２）によれば、前記配線基板の実装面に
比べて、この実装面の凹部に搭載された半導体ペレット
の表面を低い位置に設定し、前記ボンディングワイヤの
配線基板の実装面からの高さを低くできるので、トラン
スファモールド法で形成される樹脂の充填時に、この樹
脂の流れの中にボンディングワイヤが存在する割合を低
減し、ボンディングワイヤ間の短絡等に基づく樹脂封止
型半導体装置の不良を低減できる。
比べて、この実装面の凹部に搭載された半導体ペレット
の表面を低い位置に設定し、前記ボンディングワイヤの
配線基板の実装面からの高さを低くできるので、トラン
スファモールド法で形成される樹脂の充填時に、この樹
脂の流れの中にボンディングワイヤが存在する割合を低
減し、ボンディングワイヤ間の短絡等に基づく樹脂封止
型半導体装置の不良を低減できる。
上述した手段（３）によれば、前記配線基板の実装面の
位置とこの実装面の凹部に搭載された半導体ペレットの
表面の位置との差を低減し、この配線基板の実装面を実
質的に平担化できるので、この配線基板の実装面側、そ
れと対向する配線基板の裏面側の夫々においてトランス
ファモールド法で形成される樹脂の充填体積を均一化し
、ボイドの発生に基づく樹脂封止型半導体装置の不良を
低減できると共に、前記配線基板の実装面に比べて低い
位置にボンディングワイヤを設定し、トランスファモー
ルド法で形成される樹脂の充填時に、この樹脂の流れの
中にボンディングワイヤが存在する割合を低減できるの
で、ボンディングワイヤ間の短絡等に基づく樹脂封止型
半導体装置の不良を低減できる。
位置とこの実装面の凹部に搭載された半導体ペレットの
表面の位置との差を低減し、この配線基板の実装面を実
質的に平担化できるので、この配線基板の実装面側、そ
れと対向する配線基板の裏面側の夫々においてトランス
ファモールド法で形成される樹脂の充填体積を均一化し
、ボイドの発生に基づく樹脂封止型半導体装置の不良を
低減できると共に、前記配線基板の実装面に比べて低い
位置にボンディングワイヤを設定し、トランスファモー
ルド法で形成される樹脂の充填時に、この樹脂の流れの
中にボンディングワイヤが存在する割合を低減できるの
で、ボンディングワイヤ間の短絡等に基づく樹脂封止型
半導体装置の不良を低減できる。
以下、本発明の構成について、マルチチップモジュール
構造を採用する樹脂封止型半導体装置に本発明を適用し
た実施例とともに説明する。
構造を採用する樹脂封止型半導体装置に本発明を適用し
た実施例とともに説明する。
なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
（実施例Ｉ）
本発明の実施例■であるマルチチップモジュール構造を
採用する樹脂封止型半導体装置の構成を第１図（要部断
面図）及び第２図（上側を除去した状態での平面図）で
示す。
採用する樹脂封止型半導体装置の構成を第１図（要部断
面図）及び第２図（上側を除去した状態での平面図）で
示す。
第１図及び第２図に示すように、マルチチップモジュー
ル構造を採用する樹脂封止型半導体装置１は実装面に複
数個の半導体ペレット４を搭載した配線基板（ドーター
ボード）３Ａを樹脂６で封止する。配線基板３Ａはタブ
吊りリード２Ｄで支持されるタブ２Ａ上に固着される。
ル構造を採用する樹脂封止型半導体装置１は実装面に複
数個の半導体ペレット４を搭載した配線基板（ドーター
ボード）３Ａを樹脂６で封止する。配線基板３Ａはタブ
吊りリード２Ｄで支持されるタブ２Ａ上に固着される。
前記半導体ペレット４は、例えば単結晶珪素基板で形成
され、その上側の素子形成面には所定の回路システムが
搭載される。半導体ペレット４はマスクＲＯＭ、ＥＰＲ
ＯＭ、ＥＥＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ等の記憶回路
システム、或は論理回路システム、又はそれらを組合せ
た回路システムを搭載する。半導体ペレット４の素子形
成面上にはそれに搭載された回路システムに接続される
複数個の外部端子（ポンディングパッド）４Ｐが配列さ
れる。外部端子４Ｐは例えば回路システム内に引き回さ
れた配線と同一のアルミニウム合金膜で形成される。
され、その上側の素子形成面には所定の回路システムが
搭載される。半導体ペレット４はマスクＲＯＭ、ＥＰＲ
ＯＭ、ＥＥＰＲＯＭ、ＤＲＡＭ、ＳＲＡＭ等の記憶回路
システム、或は論理回路システム、又はそれらを組合せ
た回路システムを搭載する。半導体ペレット４の素子形
成面上にはそれに搭載された回路システムに接続される
複数個の外部端子（ポンディングパッド）４Ｐが配列さ
れる。外部端子４Ｐは例えば回路システム内に引き回さ
れた配線と同一のアルミニウム合金膜で形成される。
前記配線基板３Ａは、樹脂６の外径（平面）サイズに近
い大きい形状で構成され、樹脂６の外径形状に対して実
質的に相似形状の平面方形状で構成される。配線基板３
Ａの実装面上の半導体ペレット４の搭載領域には実装面
から深さ方向に向って形成された凹部（ザクリ部）３Ｂ
が複数個構成される。この凹部３Ｂ内には同第１図及び
同第２図に示すように半導体ペレット４が配置され、凹
部３Ｂの底面上に半導体ペレット４が搭載される。半導
体ペレット４の凹部３Ｂ内への搭載は、第１図において
符号を付けないが、接着層を介在して行われる。接着層
としては、例えばエポキシ系樹脂接着剤、シリコーン系
樹脂接着剤等の樹脂系接着剤を使用する。前記凹部３Ｂ
は半導体ペレット４の厚さの寸法に比べて深い寸法で構
成され、半導体ペレット４を搭載した際に半導体ペレッ
ト４の素子形成面は配線基板３Ａの実装面（第１図中上
側面）に比べて低く設定される。この配線基板３Ａの実
装面の凹部３Ｂは例えば機械加工やエツチング加工で形
成される。
い大きい形状で構成され、樹脂６の外径形状に対して実
質的に相似形状の平面方形状で構成される。配線基板３
Ａの実装面上の半導体ペレット４の搭載領域には実装面
から深さ方向に向って形成された凹部（ザクリ部）３Ｂ
が複数個構成される。この凹部３Ｂ内には同第１図及び
同第２図に示すように半導体ペレット４が配置され、凹
部３Ｂの底面上に半導体ペレット４が搭載される。半導
体ペレット４の凹部３Ｂ内への搭載は、第１図において
符号を付けないが、接着層を介在して行われる。接着層
としては、例えばエポキシ系樹脂接着剤、シリコーン系
樹脂接着剤等の樹脂系接着剤を使用する。前記凹部３Ｂ
は半導体ペレット４の厚さの寸法に比べて深い寸法で構
成され、半導体ペレット４を搭載した際に半導体ペレッ
ト４の素子形成面は配線基板３Ａの実装面（第１図中上
側面）に比べて低く設定される。この配線基板３Ａの実
装面の凹部３Ｂは例えば機械加工やエツチング加工で形
成される。
前記配線基板３Ａは本実施例においてはガラスエポキシ
系樹脂基板で形成する。この場合、配線基板３Ａは例え
ば１．１［ｍｍｌの厚さで構成し、配線基板３Ａの実装
面の凹部３Ｂは０．５［ｍｍｌの深さで構成される。ま
た、半導体ペレット４は例えば０．４［ｍｍｌの厚さで
構成される。この結果、半導体ペレット４の素子形成面
の位置は配線基板３Ａの実装面の位置に対して０．１［
ｍｍｌ程度低くなる。
系樹脂基板で形成する。この場合、配線基板３Ａは例え
ば１．１［ｍｍｌの厚さで構成し、配線基板３Ａの実装
面の凹部３Ｂは０．５［ｍｍｌの深さで構成される。ま
た、半導体ペレット４は例えば０．４［ｍｍｌの厚さで
構成される。この結果、半導体ペレット４の素子形成面
の位置は配線基板３Ａの実装面の位置に対して０．１［
ｍｍｌ程度低くなる。
前記配線基板３Ａの実装面上には配置ａ３Ｃが配置され
る。配線３Ｃは例えばＣｕ配線又はＡｕ配線で形成され
る。配線３Ｃの一端側は半導体ペレット４の外部端子４
Ｐに接続される。この接続はボンディングワイヤ５を介
して行われる。ボンディングワイヤ５は例えばＡｕワイ
ヤ、Ｃｕワイヤ、ＡＱ、ワイヤ等を使用する。配線３Ｃ
の他端側はインナーリード２Ｂに接続される。この接続
は同様にボンディングワイヤ５を介して行われる。
る。配線３Ｃは例えばＣｕ配線又はＡｕ配線で形成され
る。配線３Ｃの一端側は半導体ペレット４の外部端子４
Ｐに接続される。この接続はボンディングワイヤ５を介
して行われる。ボンディングワイヤ５は例えばＡｕワイ
ヤ、Ｃｕワイヤ、ＡＱ、ワイヤ等を使用する。配線３Ｃ
の他端側はインナーリード２Ｂに接続される。この接続
は同様にボンディングワイヤ５を介して行われる。
前記インナーリード２Ｂは樹脂６の外部に突出するアウ
ターリード２Ｃと一体に構成されそれと電気的に接続さ
れる。この構造に限定されないが、本実施例の樹脂封止
型半導体装置１はＤＩＰ構造で構成される。前記インナ
ーリード２Ｂ、アウターリード２Ｃ、タブ２Ａ及びタブ
吊りリード２Ｄは同一のリードフレームから形成される
。第１図及び第２図に示す樹脂封止型半導体装置１は、
その製造（組立）プロセスにおいて、リードフレームを
切断し成型した後の状態を示す。リードフレームは例え
ばＦｅ−Ｎｉ合金（４２［％コのＮｉ含有）、Ｃｕ系合
金等の金属材料で形成される。この場合。
ターリード２Ｃと一体に構成されそれと電気的に接続さ
れる。この構造に限定されないが、本実施例の樹脂封止
型半導体装置１はＤＩＰ構造で構成される。前記インナ
ーリード２Ｂ、アウターリード２Ｃ、タブ２Ａ及びタブ
吊りリード２Ｄは同一のリードフレームから形成される
。第１図及び第２図に示す樹脂封止型半導体装置１は、
その製造（組立）プロセスにおいて、リードフレームを
切断し成型した後の状態を示す。リードフレームは例え
ばＦｅ−Ｎｉ合金（４２［％コのＮｉ含有）、Ｃｕ系合
金等の金属材料で形成される。この場合。
リードフレームは例えば０．２５［ｍｍｌの厚さで形成
される。この構造に限定されないが、本実施例の樹脂封
止型半導体装置１はインナーリード２Ｂの位置に比べて
タブ２Ａの位置を低くした所謂タブ下げ構造を採用する
。タブ下げ構造は、インナーリード２Ｂのボンディング
位置と配線基板３Ａの実装面の配線３Ｃのボンディング
位置との差を低減し、ボンディング不良を低減する目的
で採用される。
される。この構造に限定されないが、本実施例の樹脂封
止型半導体装置１はインナーリード２Ｂの位置に比べて
タブ２Ａの位置を低くした所謂タブ下げ構造を採用する
。タブ下げ構造は、インナーリード２Ｂのボンディング
位置と配線基板３Ａの実装面の配線３Ｃのボンディング
位置との差を低減し、ボンディング不良を低減する目的
で採用される。
前記樹脂６は配線基板３Ａ、その実装面に搭載された半
導体ペレット４、タブ２Ａ、インナーリード２Ｂ等を封
止する。樹脂６はトランスファモールド法で形成される
。樹脂６は例えばフェノール硬化型エポキシ系樹脂で形
成される。
導体ペレット４、タブ２Ａ、インナーリード２Ｂ等を封
止する。樹脂６はトランスファモールド法で形成される
。樹脂６は例えばフェノール硬化型エポキシ系樹脂で形
成される。
樹脂６は配線基板３Ａの実装面側、タブ２Ａの下側の夫
々が実質的に同一体積で構成される。例えば、樹脂６は
、配線基板３Ａの実装面からその上面までの上側の厚さ
を １．Ｏ［ｍｍｌで形成し、タブ２Ａからその下面ま
での下側の厚さを同様に１．０［ｍｍ］で形成し、上側
、下側の夫々の厚さを均一化する。
々が実質的に同一体積で構成される。例えば、樹脂６は
、配線基板３Ａの実装面からその上面までの上側の厚さ
を １．Ｏ［ｍｍｌで形成し、タブ２Ａからその下面ま
での下側の厚さを同様に１．０［ｍｍ］で形成し、上側
、下側の夫々の厚さを均一化する。
前記樹脂封止型半導体装置１のトランスファモールド法
に基づく樹脂６の形成方法について、第３図（樹脂封止
工程での封止用金型の断面図）を使用し、ＷＭ単に説明
する。
に基づく樹脂６の形成方法について、第３図（樹脂封止
工程での封止用金型の断面図）を使用し、ＷＭ単に説明
する。
まず、第３図に示すように、樹脂封止型半導体装１［１
の製造プロセスにおいて、切断成型前のリードフレーム
（総括して符号２で示す）は封止用金型の上型１０、下
型１１で形成されるキャビティ１３の内部に配置される
。リードフレーム２のタブ２Ａ上には実装面に複数個の
半導体ペレット４を搭載する配線基板３Ａが固着された
状態にある。半導体ペレット４は配線基板３Ａの実装面
に形成された凹部３Ｂ内に搭載された状態にある。また
、半導体ペレット４の外部端子４Ｐ、配線基板３Ａの実
装面に配置された配線３Ｃの夫々はボンディングワイヤ
５で接続された状態にある。
の製造プロセスにおいて、切断成型前のリードフレーム
（総括して符号２で示す）は封止用金型の上型１０、下
型１１で形成されるキャビティ１３の内部に配置される
。リードフレーム２のタブ２Ａ上には実装面に複数個の
半導体ペレット４を搭載する配線基板３Ａが固着された
状態にある。半導体ペレット４は配線基板３Ａの実装面
に形成された凹部３Ｂ内に搭載された状態にある。また
、半導体ペレット４の外部端子４Ｐ、配線基板３Ａの実
装面に配置された配線３Ｃの夫々はボンディングワイヤ
５で接続された状態にある。
次に、封止用金型の上型１０、下型１１の夫々の間に形
成されたレジンゲート１２から流動性樹脂を注入する。
成されたレジンゲート１２から流動性樹脂を注入する。
キャビティ１３の内部は、レジンゲート１２を中心に、
配線基板３Ａ及びタブ２Ａで、配線基板３Ａの実装面側
の上側、タブ２Ａの下面側の夫々に流動性樹脂の注入経
路が実質的に２分割される。したがって、レジンゲート
１２からキャビティ１３の内部に注入された流動性樹脂
は、上型ｌＯ及び配線基板３Ａの実装面で規定されるキ
ャビティ１３の内部の上側、下型１１及びタブ２Ａで規
定されるキャビティ１３の内部の下側の夫々に分割され
夫々を充填する。第３図に示すように、半導体ペレット
４は、配線基板３Ａの実装面に形成された凹部３Ｂの内
部に搭載され、配線基板３Ａの実装面に比べて素子形成
面が低い位置にあるので、配線基板３Ａの実装面は見か
け上平担化され、キャビティ１３の内部の上側、下側の
夫々に流れる流動性樹脂はスムーズに流れる。しかも、
キャビティ１３の内部の上側、下側の夫々の流動性樹脂
の充填速度は均一化される。
配線基板３Ａ及びタブ２Ａで、配線基板３Ａの実装面側
の上側、タブ２Ａの下面側の夫々に流動性樹脂の注入経
路が実質的に２分割される。したがって、レジンゲート
１２からキャビティ１３の内部に注入された流動性樹脂
は、上型ｌＯ及び配線基板３Ａの実装面で規定されるキ
ャビティ１３の内部の上側、下型１１及びタブ２Ａで規
定されるキャビティ１３の内部の下側の夫々に分割され
夫々を充填する。第３図に示すように、半導体ペレット
４は、配線基板３Ａの実装面に形成された凹部３Ｂの内
部に搭載され、配線基板３Ａの実装面に比べて素子形成
面が低い位置にあるので、配線基板３Ａの実装面は見か
け上平担化され、キャビティ１３の内部の上側、下側の
夫々に流れる流動性樹脂はスムーズに流れる。しかも、
キャビティ１３の内部の上側、下側の夫々の流動性樹脂
の充填速度は均一化される。
次に、前記流動性樹脂は硬化され、樹脂６として形成さ
れ、この後、リードフレーム２の切断及び成型を行うこ
とにより、樹脂封止型半導体装置１は完成する。
れ、この後、リードフレーム２の切断及び成型を行うこ
とにより、樹脂封止型半導体装置１は完成する。
このように、実装面に複数個の半導体ペレット４が搭載
された配線基板３Ａをトランスファモールド法で形成さ
れた樹脂６で封止する樹脂封止型半導体装置１において
、前記配線基板３Ａの実装面に、この実装面からの深さ
が前記半導体ペレット４の厚さに比べて大きい凹部３Ｂ
を構成し、この配線基板３Ａの実装面の凹部３Ｂに、前
記半導体ペレット４を搭載する。この構成により、前記
配線基板３Ａの実装面に比べて、この実装面の凹部３Ｂ
に搭載された半導体ペレット４の表面を低い位置に設定
し、この配線基板３Ａの実装面を実質的に平担化できる
ので、この配線基板３Ａの実装面側、それと対向するこ
の配線基板３Ａの裏面側（タブ２Ａの下側）の夫々にお
いてトランスファモールド法で形成される樹脂６の充填
体積を均一化しく樹脂６の充填時の速度差を低減し）、
ボイドの発生に基づく樹脂封止型半導体装置１の不良を
低減できる。
された配線基板３Ａをトランスファモールド法で形成さ
れた樹脂６で封止する樹脂封止型半導体装置１において
、前記配線基板３Ａの実装面に、この実装面からの深さ
が前記半導体ペレット４の厚さに比べて大きい凹部３Ｂ
を構成し、この配線基板３Ａの実装面の凹部３Ｂに、前
記半導体ペレット４を搭載する。この構成により、前記
配線基板３Ａの実装面に比べて、この実装面の凹部３Ｂ
に搭載された半導体ペレット４の表面を低い位置に設定
し、この配線基板３Ａの実装面を実質的に平担化できる
ので、この配線基板３Ａの実装面側、それと対向するこ
の配線基板３Ａの裏面側（タブ２Ａの下側）の夫々にお
いてトランスファモールド法で形成される樹脂６の充填
体積を均一化しく樹脂６の充填時の速度差を低減し）、
ボイドの発生に基づく樹脂封止型半導体装置１の不良を
低減できる。
また、前記樹脂封止型半導体装置１において、半導体ペ
レット４の表面に形成される外部端子４Ｐは、前記配線
基板３Ａの実装面に形成された配線３Ｃにボンディング
ワイヤ５を介して電気的に接続される。この構成により
、前記配線基板３Ａの実装面に比べて、この実装面の凹
部３Ｂに搭載された半導体ペレット４の表面を低い位置
に設定し、前記ボンディングワイヤ５の配線基板３Ａの
実装面からの高さを低くできるので、トランスファモー
ルド法で形成される樹脂６の充填時に、この樹脂６の流
れの中にボンディングワイヤ５が存在する割合を低減し
、隣接するボンディングワイヤ５間の短絡等に基づく樹
脂封止型半導体装置１の不良を低減できる。
レット４の表面に形成される外部端子４Ｐは、前記配線
基板３Ａの実装面に形成された配線３Ｃにボンディング
ワイヤ５を介して電気的に接続される。この構成により
、前記配線基板３Ａの実装面に比べて、この実装面の凹
部３Ｂに搭載された半導体ペレット４の表面を低い位置
に設定し、前記ボンディングワイヤ５の配線基板３Ａの
実装面からの高さを低くできるので、トランスファモー
ルド法で形成される樹脂６の充填時に、この樹脂６の流
れの中にボンディングワイヤ５が存在する割合を低減し
、隣接するボンディングワイヤ５間の短絡等に基づく樹
脂封止型半導体装置１の不良を低減できる。
なお、本発明は、前記樹脂封止型半導体装置１の配線基
板３Ａを珪素基板、セラミック基板、金属基板等で形成
してもよい。
板３Ａを珪素基板、セラミック基板、金属基板等で形成
してもよい。
また、本発明は、前記樹脂封止型半導体装置１をＳＯＪ
構造、ＺＩＰ構造等で構成してもよい。
構造、ＺＩＰ構造等で構成してもよい。
（実施例■）
本実施例■は、前記マルチチップモジュール構造を採用
する樹脂封止型半導体装置において、ワイヤ間の短絡に
基づく不良をより低減した、本発明の第２実施例である
。
する樹脂封止型半導体装置において、ワイヤ間の短絡に
基づく不良をより低減した、本発明の第２実施例である
。
本発明の実施例■であるマルチチップモジュール構造を
採用する樹脂封止型半導体装置の構成を第４図（要部断
面図）で示す。
採用する樹脂封止型半導体装置の構成を第４図（要部断
面図）で示す。
本実施例■のマルチチップモジュール構造を採用する樹
脂封止型半導体装置１は、第４図に示すように、配線基
板３Ａの実装面に形成した凹部３Ｂ内に半導体ペレット
４及びボンディングワイヤ５を配置する。配線基板３Ａ
は、前記凹部３Ｂを簡単に構成する目的で、下側配線基
板上に半導体ペレット４の搭載領域（四部３Ｂに相当す
る）が開口された枠体を重ねて構成する。下側配線基板
、枠体の夫々は、例えば線膨張係数を一致させ反りを低
減する目的で同一樹脂系材料で形成し、シリコーン系接
着剤或はエポキシ系接着剤を介在し接着する。配線３Ｃ
は、配線基板３Ａの下側配線基板、枠体の夫々の間に配
置され、凹部３Ｂの底部に一端が延在する。
脂封止型半導体装置１は、第４図に示すように、配線基
板３Ａの実装面に形成した凹部３Ｂ内に半導体ペレット
４及びボンディングワイヤ５を配置する。配線基板３Ａ
は、前記凹部３Ｂを簡単に構成する目的で、下側配線基
板上に半導体ペレット４の搭載領域（四部３Ｂに相当す
る）が開口された枠体を重ねて構成する。下側配線基板
、枠体の夫々は、例えば線膨張係数を一致させ反りを低
減する目的で同一樹脂系材料で形成し、シリコーン系接
着剤或はエポキシ系接着剤を介在し接着する。配線３Ｃ
は、配線基板３Ａの下側配線基板、枠体の夫々の間に配
置され、凹部３Ｂの底部に一端が延在する。
このように、実装面に複数個の半導体ペレット４が搭載
された配線基板３Ａをトランスファモールド法で形成さ
れた樹脂６で封止する樹脂封止型半導体装置１において
、前記配線基板３Ａの実装面に、この実装面から深さ方
向に向って形成された凹部３Ｂを構成し、この配線基板
３Ａの実装面の凹部３Ｂ内に、前記半導体ペレット４を
搭載すると共に、この半導体ペレット４の表面に形成さ
れた外部端子４Ｐと配線基板３Ａの配線３Ｃとを電気的
に接続するボンディングワイヤ５を配置する。この構成
により、前記配線基板３Ａの実装面の位置とこの実装面
の凹部３Ｂに搭載された半導体ペレット４の表面の位置
との差を低減し、この配線基板３Ａの実装面を実質的に
平担化できるので、この配線基板３Ａの実装面側、それ
と対向する配線基板３Ａの裏面側の夫々においてトラン
スファモールド法で形成される樹脂６の充填体積を均一
化し、ボイドの発生に基づく樹脂封止型半導体装置１の
不良を低減できると共に、前記配線基板３Ａの実装面に
比へて低い位置にボンディングワイヤ５を設定し、トラ
ンスファモールド法で形成される樹脂６の充填時に、こ
の樹脂６の流れの中にボンディングワイヤ５が存在する
割合を低減できるので、ボンディングワイヤ５間の短絡
等に基づく樹脂封止型半導体装置１の不良を低減できる
。
された配線基板３Ａをトランスファモールド法で形成さ
れた樹脂６で封止する樹脂封止型半導体装置１において
、前記配線基板３Ａの実装面に、この実装面から深さ方
向に向って形成された凹部３Ｂを構成し、この配線基板
３Ａの実装面の凹部３Ｂ内に、前記半導体ペレット４を
搭載すると共に、この半導体ペレット４の表面に形成さ
れた外部端子４Ｐと配線基板３Ａの配線３Ｃとを電気的
に接続するボンディングワイヤ５を配置する。この構成
により、前記配線基板３Ａの実装面の位置とこの実装面
の凹部３Ｂに搭載された半導体ペレット４の表面の位置
との差を低減し、この配線基板３Ａの実装面を実質的に
平担化できるので、この配線基板３Ａの実装面側、それ
と対向する配線基板３Ａの裏面側の夫々においてトラン
スファモールド法で形成される樹脂６の充填体積を均一
化し、ボイドの発生に基づく樹脂封止型半導体装置１の
不良を低減できると共に、前記配線基板３Ａの実装面に
比へて低い位置にボンディングワイヤ５を設定し、トラ
ンスファモールド法で形成される樹脂６の充填時に、こ
の樹脂６の流れの中にボンディングワイヤ５が存在する
割合を低減できるので、ボンディングワイヤ５間の短絡
等に基づく樹脂封止型半導体装置１の不良を低減できる
。
（実施例■）
本実施例■は、前記実施例Ｈの樹脂封止型半導体装置の
配線基板を２Ｍ配線構造で構成した、本発明の第３実施
例である。
配線基板を２Ｍ配線構造で構成した、本発明の第３実施
例である。
本発明の実施例■であるマルチチップモジュール構造を
採用する樹脂封止型半導体装置の構成を第５図（要部断
面図）で示す。
採用する樹脂封止型半導体装置の構成を第５図（要部断
面図）で示す。
本実施例■のマルチチップモジュール構造を採用する樹
脂封止型半導体装置１は、第５図に示すように、配線基
板３Ａの配線３Ｃが２層構造で構成される。配線３Ｃは
配線基板３Ａの実装面上、配線基板３Ａの内部の夫々に
配置される。
脂封止型半導体装置１は、第５図に示すように、配線基
板３Ａの配線３Ｃが２層構造で構成される。配線３Ｃは
配線基板３Ａの実装面上、配線基板３Ａの内部の夫々に
配置される。
このように構成される樹脂封止型半導体装置１は、前述
の実施例■の樹脂封止型半導体装置１と実質的に同様の
効果を奏することができる。また、樹脂封止型半導体装
置１は、配線基板３Ａの配線構造を２層構造に構成した
ので、配線基板３Ａでの配線３Ｃの占有面積や配線長を
低減でき、高速性能や多ピン化を図ることができる。
の実施例■の樹脂封止型半導体装置１と実質的に同様の
効果を奏することができる。また、樹脂封止型半導体装
置１は、配線基板３Ａの配線構造を２層構造に構成した
ので、配線基板３Ａでの配線３Ｃの占有面積や配線長を
低減でき、高速性能や多ピン化を図ることができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
マルチチップモジュール構造を採用する樹脂封止型半導
体装置において、ボイドの発生に基づく不良を低減でき
る。
体装置において、ボイドの発生に基づく不良を低減でき
る。
マルチチップモジュール構造を採用する樹脂封止型半導
体装置において、前記効果を奏すると共に、ワイヤ間の
短絡に基づく不良を低減できる。
体装置において、前記効果を奏すると共に、ワイヤ間の
短絡に基づく不良を低減できる。
第１図は、本発明の実施例■であるマルチチップモジュ
ール構造を採用する樹脂封止型半導体装置の要部断面図
、 第２図は、前記樹脂封止型半導体装置の平面図、第３図
は、前記樹脂封止型半導体装置の製造プロセスにおける
樹脂封止工程での封止用金型の断面図、 第４図は、本発明の実施例■であるマルチチップモジュ
ール構造を採用する樹脂封止型半導体装置の要部断面図
、 第５図は、本発明の実施例■であるマルチチップモジュ
ール構造を採用する樹脂封止型半導体装置の要部断面図
である。 図中、１・・・樹脂封止型半導体装置、２Ａ・・・タブ
、２Ｂ・・・インナーリード、２Ｃ・・・アウターリー
ド、３Ａ・・・配線基板、３Ｂ・・・凹部、３Ｃ・・・
配線、４・・・半導体ペレット、４Ｐ・・・外部端子、
５・・・ボンディングワイヤ、６・・・樹脂、１０・・
・封止用金型の上型、１１・・・封止用金型の下型、１
２・・レジンゲート、１３・キャビティである。
ール構造を採用する樹脂封止型半導体装置の要部断面図
、 第２図は、前記樹脂封止型半導体装置の平面図、第３図
は、前記樹脂封止型半導体装置の製造プロセスにおける
樹脂封止工程での封止用金型の断面図、 第４図は、本発明の実施例■であるマルチチップモジュ
ール構造を採用する樹脂封止型半導体装置の要部断面図
、 第５図は、本発明の実施例■であるマルチチップモジュ
ール構造を採用する樹脂封止型半導体装置の要部断面図
である。 図中、１・・・樹脂封止型半導体装置、２Ａ・・・タブ
、２Ｂ・・・インナーリード、２Ｃ・・・アウターリー
ド、３Ａ・・・配線基板、３Ｂ・・・凹部、３Ｃ・・・
配線、４・・・半導体ペレット、４Ｐ・・・外部端子、
５・・・ボンディングワイヤ、６・・・樹脂、１０・・
・封止用金型の上型、１１・・・封止用金型の下型、１
２・・レジンゲート、１３・キャビティである。
Claims (1)
- 【特許請求の範囲】 １、実装面に複数個の半導体ペレットが搭載された配線
基板をトランスファモールド法で形成された樹脂で封止
する樹脂封止型半導体装置において、前記配線基板の実
装面に、この実装面からの深さが前記半導体ペレットの
厚さに比べて大きい凹部を構成し、この配線基板の実装
面の凹部に、前記半導体ペレットを搭載したことを特徴
とする樹脂封止型半導体装置。 ２、前記半導体ペレットの表面に形成される外部端子は
、前記配線基板の実装面に形成された配線にボンディン
グワイヤを介して電気的に接続されることを特徴とする
請求項１に記載の樹脂封止型半導体装置。 ３、実装面に複数個の半導体ペレットが搭載された配線
基板をトランスファモールド法で形成された樹脂で封止
する樹脂封止型半導体装置において、前記配線基板の実
装面に、この実装面から深さ方向に向って形成された凹
部を構成し、この配線基板の実装面の凹部内に、前記半
導体ペレットを搭載すると共に、この半導体ペレットの
表面に形成された外部端子と配線基板の配線とを電気的
に接続するボンディングワイヤを配置したことを特徴と
する樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176547A JPH0463463A (ja) | 1990-07-03 | 1990-07-03 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176547A JPH0463463A (ja) | 1990-07-03 | 1990-07-03 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0463463A true JPH0463463A (ja) | 1992-02-28 |
Family
ID=16015495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176547A Pending JPH0463463A (ja) | 1990-07-03 | 1990-07-03 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0463463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215461A (ja) * | 1990-12-14 | 1992-08-06 | Matsushita Electric Works Ltd | 半導体パッケージ |
-
1990
- 1990-07-03 JP JP2176547A patent/JPH0463463A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04215461A (ja) * | 1990-12-14 | 1992-08-06 | Matsushita Electric Works Ltd | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| US7141886B2 (en) | Air pocket resistant semiconductor package | |
| KR100604198B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| US6930380B2 (en) | Semiconductor device | |
| KR100202760B1 (ko) | 반도체장치 | |
| US20090134504A1 (en) | Semiconductor package and packaging method for balancing top and bottom mold flows from window | |
| JP5259369B2 (ja) | 半導体装置及びその製造方法 | |
| US6093958A (en) | Lead-on-chip type semiconductor device having thin plate and method for manufacturing the same | |
| KR100227120B1 (ko) | 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지 | |
| JPH04357858A (ja) | 半導体装置 | |
| JPH0463463A (ja) | 樹脂封止型半導体装置 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| US20060043612A1 (en) | Wire sweep resistant semiconductor package and manufacturing method thereof | |
| KR20050000972A (ko) | 칩 스택 패키지 | |
| JP4206177B2 (ja) | 半導体装置 | |
| JPH0653266A (ja) | 半導体装置 | |
| KR102026314B1 (ko) | 소량 생산용 반도체 패키지 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH06151648A (ja) | 半導体装置 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| KR100658894B1 (ko) | 리드프레임의 몰딩 방법 | |
| KR19980019661A (ko) | 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지 | |
| TW486790B (en) | Semiconductor packaging device having a pad guiding gap | |
| KR0156329B1 (ko) | 고밀도 실장을 위한 적층 패키지 |