JPH0461260A - 電子部品のパッケージ構造 - Google Patents
電子部品のパッケージ構造Info
- Publication number
- JPH0461260A JPH0461260A JP17353990A JP17353990A JPH0461260A JP H0461260 A JPH0461260 A JP H0461260A JP 17353990 A JP17353990 A JP 17353990A JP 17353990 A JP17353990 A JP 17353990A JP H0461260 A JPH0461260 A JP H0461260A
- Authority
- JP
- Japan
- Prior art keywords
- package
- soldered
- printed wiring
- wiring board
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title description 2
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 230000008602 contraction Effects 0.000 abstract description 5
- 239000012141 concentrate Substances 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 241000272168 Laridae Species 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 208000025599 Heat Stress disease Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はｓｏｐ等で代表される表面実装型の電子部品
のパッケージ構造に関するものである。
のパッケージ構造に関するものである。
第５図は従来の表面実装型電子部品である半導体素子の
パッケージの平面図、第６図は第５図のパッケージの右
側面図、第７図は第５図のパッケージ等をプリント配線
基板にはんだ付けした状態の平面図、第８図は第７図に
示すＡ−Ａにおける断面図である。図において、（１）
は半導体素子のバック゛−ジで、リードフレームに半導
体チップを接続したのち樹脂封止し、リード部（２）を
ガルウィング状に折り曲げたものである０（３）は封止
樹脂、（４）はプリント配線基板、（５）ははんだ付は
部である。
パッケージの平面図、第６図は第５図のパッケージの右
側面図、第７図は第５図のパッケージ等をプリント配線
基板にはんだ付けした状態の平面図、第８図は第７図に
示すＡ−Ａにおける断面図である。図において、（１）
は半導体素子のバック゛−ジで、リードフレームに半導
体チップを接続したのち樹脂封止し、リード部（２）を
ガルウィング状に折り曲げたものである０（３）は封止
樹脂、（４）はプリント配線基板、（５）ははんだ付は
部である。
次に動作について説明する。半導体素子（１）は第７図
に示すように回路構成されたプリント配線基板（４）等
にはんだ付けされて要求される電気損能を果たす。
に示すように回路構成されたプリント配線基板（４）等
にはんだ付けされて要求される電気損能を果たす。
また半導体素子（１）は第８図のようＫはんだ付けされ
ているためパッケージ（１）とプリント配線基板（４）
がはんだにより完全に固定されておシ、熱衝撃及び加熱
・冷却サイクルが加えられた時に、パッケージ（１）中
プリント配線基板（４）の熱膨張−収縮の影響が直接は
んだ付は部（５）Ｋ与えられていた。
ているためパッケージ（１）とプリント配線基板（４）
がはんだにより完全に固定されておシ、熱衝撃及び加熱
・冷却サイクルが加えられた時に、パッケージ（１）中
プリント配線基板（４）の熱膨張−収縮の影響が直接は
んだ付は部（５）Ｋ与えられていた。
従来の電子部品パッケージ構造は以上のように構成され
ているので、近年の高密度実装化に伴ってパッケージも
小形化する傾向ＫＴｏる中で、上記パッケージを第８図
のようにプリント配線基板等にはんだ付けした場合、は
んだ付は部の接合強度も低下し、熱衝撃、冷熱サイクル
等が加わると、パッケージ、プリント配線基板、はんだ
等の熱膨張係数の差より熱応力が生じ、はんだ付は部の
劣化を急速に引き起こし、信頼性の低下、寿命の短縮化
が生じるといった問題点があった。
ているので、近年の高密度実装化に伴ってパッケージも
小形化する傾向ＫＴｏる中で、上記パッケージを第８図
のようにプリント配線基板等にはんだ付けした場合、は
んだ付は部の接合強度も低下し、熱衝撃、冷熱サイクル
等が加わると、パッケージ、プリント配線基板、はんだ
等の熱膨張係数の差より熱応力が生じ、はんだ付は部の
劣化を急速に引き起こし、信頼性の低下、寿命の短縮化
が生じるといった問題点があった。
この発明は上記のような問題点を餌消するためＫなされ
たもので、パッケージをプリント配線基板等（Ｃはんだ
付けした後の耐熱疲労特性を高める電子部品のパッケー
ジ構造を得ることを目的とする０ 〔諌題を解決するための手段〕 この発明による電子部品のパッケージ構！！け、パッケ
ージのある一辺にリード部を集中させたものである。
たもので、パッケージをプリント配線基板等（Ｃはんだ
付けした後の耐熱疲労特性を高める電子部品のパッケー
ジ構造を得ることを目的とする０ 〔諌題を解決するための手段〕 この発明による電子部品のパッケージ構！！け、パッケ
ージのある一辺にリード部を集中させたものである。
この発明における電子部品のパッケージ構造はパッケー
ジのある一辺にリード部を集中しているので、熱衝撃及
び冷熱サイクルを受は士際プリント配線基板及びノζツ
ケージ自体の熱膨張係数の差による熱応力がはんだ付は
部に集中することを抑制でき、耐熱疲労特性を向上させ
ることができる。
ジのある一辺にリード部を集中しているので、熱衝撃及
び冷熱サイクルを受は士際プリント配線基板及びノζツ
ケージ自体の熱膨張係数の差による熱応力がはんだ付は
部に集中することを抑制でき、耐熱疲労特性を向上させ
ることができる。
第１図はこの発明に係る電子部品のバッター・ジ構造の
一実施例による半導体素子のパッケージを示す平面図１
．第２図は第１図のパッケージの右側面図。
一実施例による半導体素子のパッケージを示す平面図１
．第２図は第１図のパッケージの右側面図。
第３図は第１図のパッケージをプリント配線基板にはん
だ付けした状態のザ面図、＠４図は第３ダに示すＢ＝Ｂ
における断Ｉｎ１図を示す。
だ付けした状態のザ面図、＠４図は第３ダに示すＢ＝Ｂ
における断Ｉｎ１図を示す。
図において、（１）〜（５）は第５図ないし２第８図の
従来例に示しだものと同等であるので説明を省略するＯ 次に動作について訓、明する。パッケージ（１）は第３
図に示すように回路構成されたプリント配線基板（４）
等にはんだ付けさＦｌ、て要求される電気機能を果六す
。
従来例に示しだものと同等であるので説明を省略するＯ 次に動作について訓、明する。パッケージ（１）は第３
図に示すように回路構成されたプリント配線基板（４）
等にはんだ付けさＦｌ、て要求される電気機能を果六す
。
またパッケージ（１）は第４図のようにはんだ付けされ
でいるためはんだ付けが児、了した製品自体が加熱ある
いは冷却された場合、パッケージ（１）、フリント配４
！ｉ！基板（４）自体が膨張・収縮を起こｔが、片面の
みのはんだ付は固定のだめパッケージ（１）。
でいるためはんだ付けが児、了した製品自体が加熱ある
いは冷却された場合、パッケージ（１）、フリント配４
！ｉ！基板（４）自体が膨張・収縮を起こｔが、片面の
みのはんだ付は固定のだめパッケージ（１）。
プリント配線基板（４）等の膨張・収縮による熱応力が
はんだ付は部（５）に集中するのを抑制することができ
る。
はんだ付は部（５）に集中するのを抑制することができ
る。
なお、上記実施例ではガルウィング型リード部（２）の
形状について説明したが、リード部（２）の形状には制
約はない。
形状について説明したが、リード部（２）の形状には制
約はない。
以上のようにこの発明によれば、電子部品のパッケージ
構造においてパッケージのある一辺にリード部を集中さ
せたので、パッケージをはんだ付は後の熱衝撃、加熱冷
却サイクル時にパッケージ及びプリント配線基板の熱膨
張−収縮による熱応力がはんだ付は部に集中することを
抑制でき、熱疲労に強い電子部品のパッケージ構造が得
られる効果がめる。
構造においてパッケージのある一辺にリード部を集中さ
せたので、パッケージをはんだ付は後の熱衝撃、加熱冷
却サイクル時にパッケージ及びプリント配線基板の熱膨
張−収縮による熱応力がはんだ付は部に集中することを
抑制でき、熱疲労に強い電子部品のパッケージ構造が得
られる効果がめる。
第１図はこの発明に係る電子部品のパッケージ構造の一
実施例によるパッケージの＃Ｉｔ造を示す平面図、第２
図は第１図のパッケージの右側面図、第３図は第１図の
パッケージをプリント配線基板にはんだ付けした状態の
平面図、第４図は第３図に示すＢ−Ｂにおける断面図、
第５図＃−を従来のパッケージのｍａｔ示す平面図、第
６図は第５図のパッケージのるｆｌｌｌ而図、面７図は
第５図のパッケージをプリント配線基板にはんだ付けし
た状態の平面図、第８図は第７図に示ずＡ−Ａにおける
断面図をメＪ１す。 図において、（１）はバッター−ジ、（２）はリード部
、（３）は封正樹脂部、（４）はプリント配線基板、（
５）ははんだ例は部を示す。 なお、図中、同−省号は同−又は相当部分を示す。
実施例によるパッケージの＃Ｉｔ造を示す平面図、第２
図は第１図のパッケージの右側面図、第３図は第１図の
パッケージをプリント配線基板にはんだ付けした状態の
平面図、第４図は第３図に示すＢ−Ｂにおける断面図、
第５図＃−を従来のパッケージのｍａｔ示す平面図、第
６図は第５図のパッケージのるｆｌｌｌ而図、面７図は
第５図のパッケージをプリント配線基板にはんだ付けし
た状態の平面図、第８図は第７図に示ずＡ−Ａにおける
断面図をメＪ１す。 図において、（１）はバッター−ジ、（２）はリード部
、（３）は封正樹脂部、（４）はプリント配線基板、（
５）ははんだ例は部を示す。 なお、図中、同−省号は同−又は相当部分を示す。
Claims (1)
- 従来の表面実装型電子部品のパッケージのリード部を
パッケージの一辺のみに集中させたことを特徴とする電
子部品のパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17353990A JPH0461260A (ja) | 1990-06-28 | 1990-06-28 | 電子部品のパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17353990A JPH0461260A (ja) | 1990-06-28 | 1990-06-28 | 電子部品のパッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461260A true JPH0461260A (ja) | 1992-02-27 |
Family
ID=15962409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17353990A Pending JPH0461260A (ja) | 1990-06-28 | 1990-06-28 | 電子部品のパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420756A (en) * | 1992-06-19 | 1995-05-30 | Kabushiki Kaisha Toshiba | Memory card including stacked semiconductor memory elements located on a printed circuit board having a straight wiring pattern |
-
1990
- 1990-06-28 JP JP17353990A patent/JPH0461260A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420756A (en) * | 1992-06-19 | 1995-05-30 | Kabushiki Kaisha Toshiba | Memory card including stacked semiconductor memory elements located on a printed circuit board having a straight wiring pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1012790A (ja) | 半導体集積回路装置 | |
| JPS62202548A (ja) | 半導体装置 | |
| JPH0461260A (ja) | 電子部品のパッケージ構造 | |
| JPH0151058B2 (ja) | ||
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPH0479260A (ja) | 半導体装置 | |
| JP4128722B2 (ja) | 回路基板および電子機器 | |
| JPS63155734A (ja) | 半導体チツプの実装方法 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JP2766401B2 (ja) | 表面実装型半導体装置 | |
| JPS629722Y2 (ja) | ||
| JP3451516B2 (ja) | 電子部品およびその製造方法並びにろう付け方法 | |
| JPH01100957A (ja) | ハイブリッドｉｃ | |
| JP2000133920A (ja) | プリント配線板及び印刷ユニット構造 | |
| JPS62238684A (ja) | リ−ド接続方法 | |
| JPS63281451A (ja) | 半導体装置 | |
| JP2693115B2 (ja) | 半導体パッケージとその製造方法 | |
| JPH0380599A (ja) | 電子回路モジュール | |
| JPS5956788A (ja) | 電気回路部品 | |
| JPH03109755A (ja) | 樹脂封止型ｉｃ | |
| JP2796401B2 (ja) | 半導体集積回路装置 | |
| JPH0653628A (ja) | 表面実装素子を取り付けた回路基板 | |
| JPH0582697A (ja) | 半導体装置のリードフレーム | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH04170037A (ja) | 半導体装置 |